專利名稱：用于控制高清晰度音頻編碼解碼器的處理器中的音量的系統(tǒng)及方法
理器中的音量的系
統(tǒng)及方法 附圖簡述 通過閱讀以下詳細說明且參照附圖，本發(fā)明的其它目的與優(yōu)點會變得顯而易見。


圖1是說明根據(jù)一個實施例的一種系統(tǒng)的硬件結(jié)構(gòu)的功能框圖，該系統(tǒng)系具有包 含基于DSP的編碼解碼器的高清晰度音頻(HDA)架構(gòu)。 圖2是說明根據(jù)一個實施例的一個示例HDA編碼解碼器中的接口工具集的互連的 簡圖，該HDA編碼解碼器具有一集成的P麗控制器/放大器。 圖3是說明根據(jù)一個實施例的用于實施基于處理器的音量控制的一種編碼解碼 器架構(gòu)的簡圖。 圖4是說明根據(jù)一個實施例從一 HDA總線讀取動詞與數(shù)據(jù)、在一編碼解碼器的音 量/靜音寄存器中存儲音頻音量級、以及為寄存器設(shè)置狀態(tài)標記的流程圖。
圖5是說明根據(jù)一個實施例的用于檢查狀態(tài)標記、當必要時讀取音量/靜音寄存 器、以及更新DSP與P麗輸出計算引擎操作的一種方法的流程圖。 盡管本發(fā)明容易成為種種的修改與替代形式，但其特定實施例藉由舉例而在附圖 與伴隨的詳細說明中示出。然而，應(yīng)當理解的是附圖與詳細說明不旨在將本發(fā)明限制為已 經(jīng)描述的特別實施例。反之，此揭示內(nèi)容旨在涵蓋落入所附權(quán)利要求所界定的本發(fā)明的范 圍內(nèi)的所有修改、等價方案與替代方案。
詳細描述 以下描述了本發(fā)明的一個或多個實施例。應(yīng)當注意的是下文所述的這些與任何 其它實施例是示例性的，而且旨在說明本發(fā)明而非限制性質(zhì)。 如本文所述，本發(fā)明的多個實施例包含用于啟動被納入個人計算機(PC)中的高 清晰度音頻(HDA)系統(tǒng)的編碼解碼器中的處理器(諸如數(shù)字信號處理器(DSP))的系統(tǒng)及 方法，其中，DSP處理音量控制，以提供更高效及更高質(zhì)量的音頻。 在一個實施例中，一 HDA編碼解碼器包括耦合至諸如DSP之類的可編程處理器的 一個或多個常規(guī)HDA接口工具集(widget)。該DSP被配置成起D類P麗控制器的作用，以 產(chǎn)生P麗輸出信號。該編碼解碼器從耦合至編碼解碼器的HDA總線接收時分復(fù)用的數(shù)字音 頻信號與HDA動詞(verb)。該編碼解碼器中的接口工具集包括一轉(zhuǎn)換器，該轉(zhuǎn)換器從HDA 總線拉取時分復(fù)用的音頻數(shù)據(jù)和動詞，且將其轉(zhuǎn)換成適合于編碼解碼器內(nèi)部使用的格式。 當一音量控制動詞被該編碼解碼器接收時，與該動詞相關(guān)聯(lián)的音量級被儲存于DSP可存取 的寄存器中。該DSP讀取這些寄存器以確定編碼解碼器中的信道的音量級，并基于這些音 量級調(diào)整產(chǎn)生P麗輸出信號的方式。這可能不僅包括調(diào)整相應(yīng)信道的音量，而且包括調(diào)整 涉及產(chǎn)生P麗輸出信號的非音量參數(shù)。 替代的實施例可包括包含基于處理器的HDA編碼解碼器的PC系統(tǒng)、及用于通過基 于HDA音量控制動詞調(diào)整該處理器的操作來控制基于處理器的HDA編碼解碼器中的音量的 方法。 某于PC的音頻
4
隨著PC的激增與計算機技術(shù)的進步，已經(jīng)存在對具有愈來愈多的先進特征的PC 的需求。特別是購買多媒體PC與高端游戲PC的顧客要求優(yōu)質(zhì)的音頻質(zhì)量，以從他們的PC 實現(xiàn)終極的音頻/視覺體驗。該需求在某種程度上已經(jīng)被英特爾公司(Intel)提出的高清 晰度音頻規(guī)范所滿足。 當英特爾公司(Intel)的1997音頻編碼解碼器標準(AC' 97)提出時，PC用戶通 常聆聽僅具有立體聲音的音樂與電影。隨著諸如杜比(Dolby)數(shù)字與DTS之類的多信道的 音頻格式變得更加普及，用戶變得習慣這些音頻格式且開始在PC環(huán)境中預(yù)期運用這些格 式的完全環(huán)繞、多喇叭的聲音。盡管AC' 97技術(shù)最初能勝任，但已經(jīng)無法跟得上使PC能產(chǎn) 生更高質(zhì)量的音頻的較新的進展(例如較新的音頻與視頻編碼/解碼算法)。
隨著英特爾公司(Intel)的高清晰度音頻規(guī)范修訂版1. 0 (其通過引用而結(jié)合于 本文中)于2004年提出而開始，HDA接口已經(jīng)逐漸普及于PC領(lǐng)域。英特爾公司(Intel)規(guī) 范所定義的HDA架構(gòu)試圖滿足PC領(lǐng)域?qū)Ω哔|(zhì)量音頻的需求。此架構(gòu)定義了利用HDA控制 器將高保真音頻內(nèi)容從PC存儲器傳遞至一個或多個音頻編碼解碼器，該HDA控制器在HDA 總線上執(zhí)行音頻數(shù)據(jù)的直接存儲器存取(DMA)。在HDA總線上傳遞的音頻數(shù)據(jù)由編碼解碼 器的多個部件(在HDA規(guī)范中稱為"接口工具集")接收、處理、及輸出。
盡管HDA規(guī)范在PC的HDA系統(tǒng)設(shè)計中允許頗多靈活性，但當設(shè)計實施時該靈活性 喪失。舉例而言，盡管一HDA系統(tǒng)可能具有多個編碼解碼器以執(zhí)行對音頻數(shù)據(jù)的不同類型 的處理，但這些編碼解碼器硬連接而且他們的功能性無法改變。需要提供能保持HDA系統(tǒng) 的靈活性的系統(tǒng)和方法，包括允許在實現(xiàn)之后對系統(tǒng)功能的改變。 通過提供包含數(shù)字信號處理器(DSP)的HDA編碼解碼器而得以在一個系統(tǒng)中提供 該靈活性。DSP能對音頻信號進行智能處理，且可編程以通過對DSP編程而修改編碼解碼 器的功能。DSP可被編程為控制多種功能，包括諸如在常規(guī)HDA編碼解碼器中由單獨的HDA 接口工具集所處理的音量與靜音的功能。 高清晰度音頻(HDA) 隨著英特爾公司(Intel)的高清晰度音頻規(guī)范修訂版1. 0在2004年提出，HDA接 口已經(jīng)逐漸在PC領(lǐng)域中普及。特別是多媒體PC與高端的游戲PC的用戶要求優(yōu)質(zhì)的音頻 質(zhì)量，以從他們的PC中實現(xiàn)終極的音頻/視覺體驗。HDA架構(gòu)解決了從PC的存儲器系統(tǒng)向 HDA系統(tǒng)的音頻編碼解碼器傳遞高清晰度音頻內(nèi)容的困難。 HDA規(guī)范的主要目的是描述PC環(huán)境內(nèi)被設(shè)置成支持高質(zhì)量音頻的一種基礎(chǔ)結(jié)構(gòu)。 此基礎(chǔ)結(jié)構(gòu)提供一種用于經(jīng)由HDA總線從PC的存儲器系統(tǒng)向一個或多個音頻編碼解碼器 傳輸音頻數(shù)據(jù)的機制。典型而言，編碼解碼器將從存儲器接收的數(shù)字音頻數(shù)據(jù)轉(zhuǎn)換成模擬 信號，且將這些信號處理成可提供作為例如線路輸出、調(diào)制解調(diào)器輸出、或至放大器的輸出 的輸出信號。 參考圖l，示出了說明具有包含基于DSP的編碼解碼器的HDA架構(gòu)的系統(tǒng)的硬件結(jié) 構(gòu)的功能框圖。如此圖中所描繪，PC 100中的HDA架構(gòu)包括HDA控制器110、HDA總線120、 以及若干編碼解碼器130-132。(盡管圖1包括三個編碼解碼器，但在既定的實施例中可能 存在更多或更少編碼解碼器。)這些部件連同CPU 140與存儲器控制器150 —起構(gòu)造在PC 的主機板上。 HDA控制器110經(jīng)由諸如PCI總線之類的總線160或其它類型的系統(tǒng)總線耦合至存儲器控制器150。存儲器控制器150通過主總線161耦合至CPU 140。存儲器控制器150 還耦合至系統(tǒng)存儲器170。編碼解碼器130-132可連接至一個或多個轉(zhuǎn)換器，以將編碼解碼 器所處理的音頻數(shù)據(jù)轉(zhuǎn)換成適合的輸出格式，或?qū)⒕幋a解碼器所接收的輸入數(shù)據(jù)轉(zhuǎn)換成適 當?shù)母袷揭怨┚幋a解碼器使用。編碼解碼器的音頻處理由常規(guī)的接口工具集與諸如DSP之 類的可編程處理器的組合來執(zhí)行。這些轉(zhuǎn)換器所產(chǎn)生的輸出信號可被提供至諸如放大器、 喇叭、或頭戴式耳機之類的多種輸出裝置。 HDA控制器110作用PCI總線上的總線主控輸入/輸出(I/O)裝置。HDA控制器 IIO包括多個DMA引擎111-113。(雖然在圖中描述了三個DMA引擎，但在給定的實施例中 可能存在更多或更少的引擎。)DMA引擎111-113(經(jīng)由存儲器控制器150與總線160)控制 系統(tǒng)存儲器170與多個HDA編碼解碼器130-132之間的數(shù)據(jù)轉(zhuǎn)移。DMA引擎可將數(shù)據(jù)從編 碼解碼器轉(zhuǎn)移至系統(tǒng)存儲器，以及將數(shù)據(jù)從系統(tǒng)存儲器轉(zhuǎn)移至編碼解碼器。
HDA總線120被配置成支持HDA控制器110與編碼解碼器130-132之間的串行數(shù) 據(jù)傳輸。HDA總線120還用于將來自HDA控制器110的24MHz位線時鐘分配至編碼解碼器 130-132。該位線時鐘由該控制器與編碼解碼器使用以實現(xiàn)在HDA總線上的數(shù)據(jù)轉(zhuǎn)移。編 碼解碼器使用該位線時鐘以從HDA總線提取時分復(fù)用、串行化的數(shù)據(jù)。
典型而言，編碼解碼器130-132中的每一個將在HDA總線120上從時分復(fù)用數(shù)據(jù) 中提取數(shù)字數(shù)據(jù)流。此數(shù)字數(shù)據(jù)系將被轉(zhuǎn)換成模擬信號且由編碼解碼器處理。該處理可包 括執(zhí)行多種功能，諸如音量控制、靜音、混音等。如上所述，經(jīng)處理后的數(shù)據(jù)可被提供至轉(zhuǎn) 換器，該轉(zhuǎn)換器在必要時可轉(zhuǎn)換經(jīng)處理的該信號以產(chǎn)生輸出信號(例如，轉(zhuǎn)換器可將模擬 信號轉(zhuǎn)換成數(shù)字輸出信號)。除了處理音頻數(shù)據(jù)之外，編碼解碼器130-132可經(jīng)由HDA總線 120將控制數(shù)據(jù)提供至HDA控制器110。編碼解碼器亦可接收輸入信號(例如，來自話筒的 模擬輸入信號)、處理這些信號，并經(jīng)由HDA總線將這些信號提供給HDA控制器。
數(shù)據(jù)以"流(streams)"方式在系統(tǒng)存儲器170與編碼解碼器130-132之間傳輸。 在HDA規(guī)范中，流是編碼解碼器之一與系統(tǒng)存儲器中的緩沖器之間的邏輯連接。各個流由 HDA控制器中相應(yīng)的一個DMA引擎驅(qū)動。DMA引擎可僅驅(qū)動單個流，因此若該系統(tǒng)具有相比 DMA引擎而言更多的流，則這些流中的一個或多個必須保持為非現(xiàn)用(inactive)，直到DMA 引擎可用于驅(qū)動它們。流可為輸入流或輸出流，但不能同時為二者。輸出流被視為廣播流， 且可由編碼解碼器中的一個以上所接收。另一方面，輸入流僅與編碼解碼器中的單個相關(guān) 聯(lián)。 如上所述，這些流作為時分復(fù)用數(shù)據(jù)在HDA總線上傳輸。HDA總線在連續(xù)幀中傳 輸數(shù)據(jù)。幀率為48kHz，因此各幀為20.83微秒長。幀可分解為多個字段(field)，包括用 于命令及/或響應(yīng)數(shù)據(jù)的字段、以及用于一個或多個流中的各個的取樣字段。若所傳送的 流小于最大數(shù)目，則幀還可包括零空間。在數(shù)據(jù)流的各個取樣內(nèi)，通常存在對應(yīng)于二個信道 (例如左與右立體聲信道)的數(shù)據(jù)的字段。然而，應(yīng)當注意的是可傳送更多個信道(例 如左、右、左后、與右后)。此外，多個取樣字段可用于輸送具有大于48kHz幀率的數(shù)據(jù)率 的單個信道的數(shù)據(jù)。 HDA規(guī)范旨在定義一種架構(gòu)，其中編碼解碼器具有一種模塊式結(jié)構(gòu)。編碼解碼器利 用參數(shù)化的構(gòu)成部分(接口工具集)以形成可顯露且可配置的編碼解碼器。接口工具集以 及接口工具集的集合是HDA架構(gòu)中可唯一尋址的節(jié)點。因此，軟件驅(qū)動程序可標識并控制
6編碼解碼器的多個操作。 形成HDA編碼解碼器的接口工具集互連以形成編碼解碼器內(nèi)的功能群組。編碼解 碼器可含有一個以上功能群組。舉例而言，編碼解碼器可含有處理不同音頻信道的音頻數(shù) 據(jù)的數(shù)個音頻功能群組。常用于這些音頻功能群組的接口工具集包括音頻輸出轉(zhuǎn)換器接 口工具集、音頻輸入轉(zhuǎn)換器接口工具集、(i/o)(引腳)接口工具集、混音器接口工具集、選 擇器(多路復(fù)用器)接口工具集、電力狀態(tài)接口工具集、以及音量接口工具集。
儲斷本白悔頃制勺HDA ,鵬馬 通常，編碼解碼器中的接口工具集硬連接在一起。特定的編碼解碼器可被設(shè)計成 執(zhí)行多種功能，但這些功能是由具有確定功能的接口工具集所執(zhí)行，因此一旦其設(shè)計為已 經(jīng)建立且編碼解碼器為已經(jīng)構(gòu)成時，該編碼解碼器的功能亦確定。另一方面，此編碼解碼器 包含諸如數(shù)字信號處理器(DSP)之類的可編程處理器。 DSP提供執(zhí)行對音頻數(shù)據(jù)的智能處理的能力。在一個實施例中，DSP被編程為集成 至HDA編碼解碼器的D類脈寬調(diào)制(P麗)控制器的作用。P麗控制器接收數(shù)字音頻信號，且 產(chǎn)生可轉(zhuǎn)發(fā)至喇叭、頭戴式耳機、或放大器的P麗輸出信號。 參考圖2，示出了具有集成的P麗控制器/放大器的示例性HDA編碼解碼器的接口 工具集的互連的簡圖。在該示例中，編碼解碼器被配置成處理八個通道(四個立體聲對) 的音頻數(shù)據(jù)。各個立體聲對由DDC接口工具集(例如210)從輸入數(shù)字格式轉(zhuǎn)換成內(nèi)部數(shù) 字格式。因為HDA總線上的數(shù)據(jù)流是時分復(fù)用的，所以DDC接口工具集從總線拉取適當?shù)?音頻數(shù)據(jù)分組，且將該數(shù)據(jù)格式化為可在編碼解碼器中處理的數(shù)字流(例如I2S數(shù)據(jù)流)。 (在本實施例中，編碼解碼器以數(shù)字形式而非模擬形式來處理信號。)該數(shù)字信號接著由混 音器接口工具集(例如220)和引腳(pin)接口工具集(例如230)處理，混音器接口工具 集可將該信號與其它信號求和或控制該信號的音量，而引腳接口工具集可將信號靜音并將 該信號輸出至P麗控制器/放大器(例如240)。 應(yīng)當注意的是混音器接口工具集與引腳接口工具集可以是編碼解碼器的虛擬 (或邏輯)部件。盡管DDC接口工具集是從HDA總線拉取數(shù)據(jù)所必需的硬件部件，但混音 器與引腳接口工具集通常執(zhí)行可由DSP提供的功能。因此，混音器與引腳接口工具集可呈 現(xiàn)為硬件(其不須為使用)，或DSP可簡單地在邏輯上表示這些接口工具集。換言之，編碼 解碼器可如同其包括這些接口工具集而將自身呈現(xiàn)給HDA總線，從而將這些接口工具集的 節(jié)點ID映射至DSP。因此對這些接口工具集尋址的命令被轉(zhuǎn)發(fā)至DSP，這些命令以如同這 些接口工具集已經(jīng)實際存在的方式在DSP中被處理。舉例而言，在該混音器接口工具集通 ?？刂朴删幋a解碼器所處理的音頻信號的音量的情況下，DSP可因變于P麗控制器來控制 音量。同理，在該引腳接口工具集通?？刂旗o音與輸入/輸出功能的情況下，這些功能可在 P麗控制器中實現(xiàn)。 全數(shù)字式D類P麗控制器因為包含DSP而優(yōu)于其模擬的對應(yīng)物。DSP通過實施諸 如參數(shù)等化、幻覺(psycho-acoustic)音效、空間等化、虛擬的環(huán)繞聲音、低音增強、混音、 定制的濾波器等等音效處理而允許音頻定制。DSP也可被配置成執(zhí)行通常在編碼解碼器的 接口工具集中實現(xiàn)的功能，諸如音量控制(通常在混音器接口工具集中實現(xiàn))、靜音控制以 及I/O控制(通常在引腳接口工具集中實現(xiàn))。 音頻編碼解碼器的音量控制與靜音功能系可能看起來是必要但平凡的功能，可在音頻處理信道中的任何點處實現(xiàn)而對系統(tǒng)沒有顯著影響。然而，并非如此。在常規(guī)的HDA編 碼解碼器中，轉(zhuǎn)換器將從HDA總線接收的數(shù)字數(shù)據(jù)轉(zhuǎn)換成模擬信號，該模擬信號接著由編 碼解碼器中的其它接口工具集處理。舉例而言，混音器接口工具集通過降低信號的幅值來 控制模擬音頻信號的音量。這減小了信號的動態(tài)范圍從而降低了信號的質(zhì)量。另一方面， 在本系統(tǒng)中，音頻信號在其受處理時保持數(shù)字形式，因此在處理器期間無動態(tài)范圍喪失。當 P麗輸出脈沖產(chǎn)生時，音量由DSP與P麗計算引擎控制，從而產(chǎn)生較高質(zhì)量的輸出信號。
因為DSP能基于信號的音量級而智能地修改其操作，所以輸出信號的質(zhì)量也能被 提高。舉例而言，當音量級為高時，音頻信號的波形通常具有從零開始的寬的偏移(高的峰 對峰值)。為了使該信號的音頻失真為最小，高側(cè)與低側(cè)P麗信號之間的空載時間必須被最 小化。然而，最小化的空載時間可能增大P麗輸出級所抽取的電流，從而提高與音頻輸出相 關(guān)聯(lián)的功耗。反之，若音量級為低，高側(cè)與低側(cè)P麗信號之間的空載時間造成小許多的音頻 失真，因此能容許更多的空載時間?？諜n時間的增大會降低與音頻輸出相關(guān)聯(lián)的功耗。因 此，DSP可被配置成根據(jù)音量級調(diào)整空載時間，以降低失真且降低功耗。
DSP中的靜音(muting)控制還具有優(yōu)于引腳接口工具集中的常規(guī)控制的優(yōu)點。在 這兩種情形下，當該信道靜音，音量級為O，因此動態(tài)范圍的降低不成問題。然而，在常規(guī)的 HDA編碼解碼器中，音頻信號受到噪聲影響且可能產(chǎn)生一些非零的輸出信號。盡管這不是特 別有害，但對此0級(但可能有噪聲)信號的處理需要功率。此功率被無意義地消耗。另 一方面，在這些系統(tǒng)中，DSP可識別音量級為O，從而調(diào)整其操作(以及P麗輸出計算引擎的 操作)以暫停不必要的功能，否則降低功耗。當該通道不再靜音時，DSP可調(diào)整其操作以返 回至正常操作參數(shù)。 參考圖3，示出了說明用于實施基于處理器的音量控制的編碼解碼器架構(gòu)。在此實 施例中，在PC上執(zhí)行應(yīng)用程序。應(yīng)用程序向PC操作系統(tǒng)或向驅(qū)動程序310發(fā)送命令，以使 HDA控制器320在HDA總線330上發(fā)送音量控制動詞和相應(yīng)的數(shù)據(jù)至編碼解碼器340。編 碼解碼器340具有連接至HDA總線330的HDA接口 350。 HDA接口 350從HDA總線330拉 取動詞與數(shù)據(jù)。命令解碼器360從HDA接口 350接收動詞與數(shù)據(jù)且解碼這些動詞。當命令 解碼器360解碼一音量控制動詞時，它取得定義音量級的相關(guān)數(shù)據(jù)，并將此信息存儲于一 個或多個音量/靜音寄存器371-374中。音量控制動詞可應(yīng)用至由編碼解碼器所處理的一 個或多個音頻信道，因此在本實施例中提供了四個音量/靜音寄存器(四個立體聲信道對 中的每個各一個)以儲存不同信道的音量級。 DSP 391與P麗輸出計算引擎392連續(xù)處理編碼解碼器所接收的音頻數(shù)據(jù)。作為 其背景任務(wù)的一部分，DSP檢查音量/靜音寄存器。在一個實施例中，當寄存器中存儲的音 量數(shù)據(jù)被更新時，可為每個寄存器設(shè)置狀態(tài)標記。然后DSP可檢查狀態(tài)標記以確定特定信 道的音量是否需要調(diào)整。這樣可降低寄存器的讀取頻率。如果寄存器中的數(shù)據(jù)已經(jīng)改變， 則DSP可從該寄存器讀取音量級并根據(jù)新的音量級來修改P麗輸出計算引擎的操作。通常， 在HDA總線上接收的音量級以分貝(decibel)編碼，因此DSP在使用它來修改P麗輸出計 算引擎的操作之前可將該音量級轉(zhuǎn)換成線性值。 此系統(tǒng)的操作通過圖4和5的流程圖說明。圖4說明從HDA總線讀取動詞與數(shù)據(jù)、 在編碼解碼器的音量/靜音寄存器中存儲音量級、以及為寄存器設(shè)置狀態(tài)標記。圖5說明 DSP檢查狀態(tài)標記、在必要時讀取音量/靜音寄存器、以及按需更新DSP與P麗輸出計算引
8擎的操作。 應(yīng)當注意的是本文所使用的術(shù)語"PC"與"個人計算機"指的是由個體消費者所 一般購買及使用的大范圍的計算系統(tǒng)。此類系統(tǒng)可包括桌面型計算機、膝上型計算機、平板 計算機等等，且可為用于家庭、辦公室、移動或其它環(huán)境。還應(yīng)注意的是雖然上述實施例針 對包含DSP的編碼解碼器，其它實施例可使用除DSP之外的處理器類型(諸如通用處理 器、可編程微控制器等等)以實現(xiàn)通過將處理器用于HDA編碼解碼器而獲得的可編程能力、 可配置能力以及其它優(yōu)點。 以上已經(jīng)相關(guān)于特定的實施例描述了通過本發(fā)明可提供的好處和優(yōu)點。這些
好處和優(yōu)點、以及可致使其為存在或變得較明確的任何要素或限制不旨在被解釋為所附
權(quán)利要求中的任一項或所有項的關(guān)鍵、必需或基本特征。如本文所使用地，術(shù)語"包括
(comprises)"、"包括(comprising)"或其任何其它變型旨在被解讀為非排他式地包括這些
術(shù)語后跟隨的要素或限制。因此，包含一組要素的一種系統(tǒng)、方法、或其它實施例非僅受限
于這些要素，且可包括未明確列出或聲明要求保護的實施例所固有的其它要素。 盡管已經(jīng)參照特定實施例描述了本發(fā)明，但應(yīng)當理解的是，這些實施例僅僅是說
明性的，而且本發(fā)明的范圍不限于這些實施例。對上述實施例的多種變化、修改、添加以及
改進是可能的?？蓸?gòu)想這些變化、修改、添加以及改進落在所附權(quán)利要求所詳述的本發(fā)明的
范圍內(nèi)。
9
權(quán)利要求
一種HDA編碼解碼器，包括可編程處理器，所述可編程處理器被配置成接收一個或多個數(shù)字音頻信號，并基于接收到的數(shù)字音頻信號產(chǎn)生一個或多個脈寬調(diào)制(PWM)輸出信號；其中所述可編程處理器被配置成基于從HDA總線接收的音量控制動詞命令來確定一個或多個音量控制設(shè)定，且基于所述音量控制設(shè)定中相應(yīng)的那些設(shè)定來調(diào)整所述PWM輸出信號的音量。
2. 如權(quán)利要求l所述的HDA編碼解碼器，其特征在于，所述可編程處理器被配置成與耦 合至所述編碼解碼器中的可編程處理器的任何HDA接口工具集無關(guān)地調(diào)整所述脈寬調(diào)制 輸出信號的音量。
3. 如權(quán)利要求2所述的HDA編碼解碼器，其特征在于，所述一個或多個HDA接口工具集 包括轉(zhuǎn)換器接口工具集，所述轉(zhuǎn)換器接口工具集被配置成從所述HDA總線讀取時分復(fù)用的 音頻數(shù)據(jù)，并將所述時分復(fù)用的音頻數(shù)據(jù)轉(zhuǎn)換成內(nèi)部數(shù)字音頻數(shù)據(jù)流。
4. 如權(quán)利要求3所述的HDA編碼解碼器，其特征在于，所述編碼解碼器被配置成以數(shù)字 形式處理所述內(nèi)部數(shù)字音頻數(shù)據(jù)流以產(chǎn)生PWM輸出信號。
5. 如權(quán)利要求1所述的HDA編碼解碼器，其特征在于，還包括所述可編程處理器可存取 的一個或多個音量/靜音寄存器，其中在從所述HDA總線接收到音量控制動詞時，所述編碼 解碼器被配置成將關(guān)聯(lián)于所述音量控制動詞的一個或多個音量級存儲在所述一個或多個 音量/靜音寄存器中。
6. 如權(quán)利要求1所述的HDA編碼解碼器，其特征在于，所述編碼解碼器被配置成將混音 器接口工具集和引腳接口工具集中的至少一個的節(jié)點ID映射至所述可編 程處理器。
7. 如權(quán)利要求l所述的HDA編碼解碼器，其特征在于，所述可編程處理器包括數(shù)字信號 處理器(DSP)。
8. —種用于控制包含可編程處理器的高清晰度音頻(HDA)編碼解碼器中的音量的方 法，所述方法包括所述編碼解碼器接收一個或多個數(shù)字音頻信號；所述編碼解碼器接收一個或多個音量控制動詞和相關(guān)聯(lián)的音量級；以及 所述可編程處理器基于所接收的數(shù)字音頻信號和所述音量級而產(chǎn)生一個或多個脈寬 調(diào)制(P麗)輸出信號。
9. 如權(quán)利要求8所述的方法，其特征在于，基于所接收的數(shù)字音頻信號和所述音量級 而產(chǎn)生所述P麗輸出信號包括基于所述音量級調(diào)整所述P麗輸出信號的音量。
10. 如權(quán)利要求9所述的方法，其特征在于，基于所接收的數(shù)字音頻信號和所述音量級 而產(chǎn)生所述P麗輸出信號還包括基于所述音量級調(diào)整所述P麗輸出信號的至少一個非音量 參數(shù)。
11. 如權(quán)利要求8所述的方法，其特征在于，所述一個或多個數(shù)字音頻信號包括時分復(fù) 用的音頻數(shù)據(jù)，而且所述方法還包括將所述時分復(fù)用的音頻數(shù)據(jù)轉(zhuǎn)換成內(nèi)部數(shù)字音頻數(shù)據(jù) 流。
12. 如權(quán)利要求11所述的方法，其特征在于，還包括以數(shù)字方式修改所述內(nèi)部數(shù)字音 頻數(shù)據(jù)流以實現(xiàn)音效處理。
13. 如權(quán)利要求8所述的方法，其特征在于，還包括將接收到的音量級存儲在所述可編程處理器可存取的一個或多個音量/靜音寄存器中。
14. 如權(quán)利要求13所述的方法，其特征在于，還包括在將接收到的音量級存儲在所述 一個或多個音量/靜音寄存器中之后，設(shè)置對應(yīng)于所述一個或多個音量/靜音寄存器的一 個或多個狀態(tài)標記。
15. 如權(quán)利要求8所述的方法，其特征在于，還包括將混音器接口工具集的節(jié)點ID映射 至所述可編程處理器，并將與所述混音器接口工具集的節(jié)點ID相關(guān)聯(lián)的數(shù)據(jù)轉(zhuǎn)發(fā)至所述 可編程處理器。
16. 如權(quán)利要求15所述的方法，其特征在于，還包括將引腳接口工具集的節(jié)點ID映射 至所述可編程處理器，并將與所述引腳接口工具集的節(jié)點ID相關(guān)聯(lián)的數(shù)據(jù)轉(zhuǎn)發(fā)至所述可 編程處理器。
17. —種高清晰度音頻(HDA)系統(tǒng)，包括 HDA控制器；耦合至所述HDA控制器的HDA總線；以及耦合至所述HDA總線的HDA編碼解碼器，其中所述編碼解碼器內(nèi)包括可編程處理器，所 述可編程處理器被配置成起D類P麗控制器的作用，其中所述可編程處理器還被配置成響 應(yīng)于所述編碼解碼器經(jīng)由HDA總線接收到的HDA音量控制動詞來調(diào)節(jié)所述P麗輸出信號。
18. 如權(quán)利要求17所述的HDA系統(tǒng)，其特征在于，所述可編程處理器包括數(shù)字信號處理 器(DSP)。
19. 如權(quán)利要求17所述的HDA系統(tǒng)，其特征在于，所述可編程處理器被配置成與耦合至 所述編碼解碼器中的可編程處理器的任何HAD接口工具集無關(guān)地調(diào)整所述脈寬調(diào)制輸出 信號的音量。
20. 如權(quán)利要求19所述的HDA系統(tǒng)，其特征在于，所述一個或多個HDA接口工具集包括 轉(zhuǎn)換器接口工具集，所述轉(zhuǎn)換器接口工具集被配置成從所述HDA總線讀取時分復(fù)用的音頻 數(shù)據(jù)，并將所述時分復(fù)用的音頻數(shù)據(jù)轉(zhuǎn)換成內(nèi)部數(shù)字音頻數(shù)據(jù)流。
21. 如權(quán)利要求20所述的HDA系統(tǒng)，其特征在于，所述編碼解碼器被配置成以數(shù)字形式 處理所述內(nèi)部數(shù)字音頻數(shù)據(jù)流以產(chǎn)生所述P麗輸出信號。
22. 如權(quán)利要求17所述的HDA系統(tǒng)，其特征在于，還包括所述可編程處理器可存取的一 個或多個音量/靜音寄存器，其中在從所述HDA總線接收到音量控制動詞時，所述編碼解碼 器被配置成將與所述音量控制動詞相關(guān)聯(lián)的一個或多個音量級存儲在所述一個或多個音 量/靜音寄存器中。
23. 如權(quán)利要求17所述的HDA系統(tǒng)，其特征在于，所述編碼解碼器被配置成將混音器接 口工具集和引腳接口工具集中的至少一個的節(jié)點ID映射至所述可編程處理器。
全文摘要
本發(fā)明公開了用于控制具有諸如DSP之類的可編程處理器的高清晰度音頻HDA編碼解碼器的音頻信號的音量的系統(tǒng)及方法，其中該編碼解碼器通過HDA總線接收數(shù)字音頻信號和音量控制動詞，而且與音量控制動詞相關(guān)聯(lián)的音量級由處理器用于產(chǎn)生脈寬調(diào)制(PWM)的輸出信號，從而控制輸出信號的音量級。除了調(diào)整音量之外，該處理器還可被配置成基于音量級調(diào)整諸如PWM空載時間之類的非音量參數(shù)。該編碼解碼器可實現(xiàn)于實現(xiàn)包括HDA總線與HDA編碼解碼器的HDA系統(tǒng)的PC或其它系統(tǒng)中。
文檔編號H04S7/00GK101790842SQ200880105045
公開日2010年7月28日 申請日期2008年9月1日 優(yōu)先權(quán)日2007年9月1日
發(fā)明者丹尼爾·L·江, 杰佛瑞·M·克拉斯, 艾當薩哈瑞亞, 賴瑞·E·漢德, 道格拉斯·D·賈伐瑞 申請人:D2影音公司