專利名稱：使用扇出/扇入矩陣的錯誤捕獲ram支持的制作方法
使用扇出/扇入矩陣的錯誤捕獲RAM支持
背景技術：
自動化測試設備利用它的通道來向被測設備(DUT)驅動信號或者從其接收信號。 每個被測設備通常由地址PIN、控制PIN、和數(shù)據(jù)PIN組成。在過去，自動化測試設備已使用 了專門的PIN電子通道用于數(shù)據(jù)PIN。結果，在通道和被測設備上的數(shù)據(jù)PIN之間存在一 對一的關系。換言之，用于數(shù)據(jù)線的PIN電子通道不是由多個被測設備共享。結果，由于用 于每個被測設備的數(shù)據(jù)必須被串行讀取，測試(例如，晶片上的)多個設備所需的時間比較 長。盡管已經(jīng)嘗試利用相同的PIN電子通道來從多個被測設備讀取數(shù)據(jù)，但它們要求 從這些被測設備串行地讀取數(shù)據(jù)。因此，必須從第一被測設備執(zhí)行第一數(shù)據(jù)讀取，接著是第 二被測設備上的數(shù)據(jù)讀取，接著是從第三被測設備的第三數(shù)據(jù)讀取，等等。因此，以該串行 方式從多個設備執(zhí)行數(shù)據(jù)讀取的時間將測試時間增加了被測設備的數(shù)量的因數(shù)。例如，利 用相同的測試通道從四個被測設備讀取相比于從單個被測設備讀取數(shù)據(jù)需要四倍的時間。 結果，測試時間開銷(TT0)通常是不可接受的。因此，通常通過將測試設備的單個PIN 10 通道專用于被測設備上的單個數(shù)據(jù)PIN來執(zhí)行測試。在過去測試多個設備的另一個缺點是在從設備執(zhí)行數(shù)據(jù)讀取時缺乏設備之間的 電隔離。因此，例如當使用單個數(shù)據(jù)線以串行方式讀取兩個設備時，壞的被測設備可不必要 地造成另一被測設備看起來是損壞的或低質量的。例如，如果第一被測設備具有電短路，則 當從第二被測設備讀取時缺乏電隔離可造成第二被測設備不良地運轉。結果，第二被測設 備可歸類為不達標。

發(fā)明內容
根據(jù)本發(fā)明的一個實施例，提供了用于從多個設備獲得測試數(shù)據(jù)的設備。測試設 備可包括測試信號生成器，該測試信號生成器配置為從測試設備輸出第一測試信號，用于 并行輸入到至少兩個被測設備。測試設備還可包括響應信號接收器，該響應信號接收器配 置為向測試設備并行輸入至少兩個響應信號，響應于第一測試信號由其中一個被測設備產(chǎn) 生每個響應信號。此外，測試設備可包括存儲設備，例如配置為存儲并行接收的響應信號的 存儲器。串行輸出電路可配置為從存儲設備串行輸出響應信號。根據(jù)本發(fā)明的另一個實施例，從多個設備獲得測試數(shù)據(jù)的方法可通過以下來實 現(xiàn)從測試設備輸出第一測試信號和將測試信號并行輸入到至少兩個被測設備；向測試設 備并行輸入至少兩個響應信號，響應于第一測試信號由所述兩個被測設備之一產(chǎn)生每個響 應信號；在存儲設備中存儲并行接收的響應信號；和從存儲設備串行輸出響應信號以用于 測試分析。通過閱讀這里描述的說明書和附圖，將會理解本發(fā)明的另外實施例。


圖1根據(jù)本發(fā)明的一個實施例示出了多個被測設備的并行測試布置的框圖。
4
圖2示出了可用于實現(xiàn)圖1中示出的自動化測試設備的計算設備的框圖。圖3根據(jù)本發(fā)明的一個實施例示出了用于并行測試多個被測設備的自動化測試 設備的框圖。圖4根據(jù)本發(fā)明的一個實施例示出了可與圖3中示出的電路一起使用的時序圖的 示例。圖5根據(jù)本發(fā)明的一個實施例示出了說明并 行測試被測設備的方法的流程圖。圖6A和6B根據(jù)本發(fā)明的一個實施例示出了說明并行測試多個被測設備的方法的 流程圖。
具體實施例方式自動化測試設備可用于以串行方式測試多個設備；然而，這種測試對于測試過程 引入了很大的時間因數(shù)。結果，大多數(shù)測試設備配備有用于被測設備上的數(shù)據(jù)PIN的專用 PIN電子通道。因此，在這些測試方案中，通道專用于單個設備的PIN。根據(jù)本發(fā)明的一個 實施例，多個被測設備現(xiàn)在可用并行方式來測試。圖1示出了用于由自動化測試設備104 測試的多個設備1到N的耦合。圖1示出了其中自動化測試設備104與設備108、112、116、和120電耦合的電路 100。這些設備代表被測設備并且實質上可以是任何數(shù)量的設備，它們可并行配置以使得自 動化測試設備可分別向設備提供輸入和從其接收輸出。參考圖2，示出了可用于實現(xiàn)圖1中示出的自動化測試設備的系統(tǒng)需求的框圖 200。圖2概括地示出了可如何實現(xiàn)各個系統(tǒng)元件。系統(tǒng)200示出為包括經(jīng)由總線208電耦 合的硬件元件，包括處理器201、輸入設備202、輸出設備203、存儲設備204、計算機可讀存 儲介質讀取器205a、通信系統(tǒng)206、處理加速(例如DSP或專用處理器)207和存儲器209。 計算機可讀存儲介質讀取器205a還耦合到計算機可讀存儲介質205b，其組合廣泛地表示 遠程、本地、固定和/或可移除存儲設備加上存儲介質、存儲器等，用于臨時和/或更永久地 包含計算機可讀信息，其可包括存儲設備204、存儲器209和/或任何其它這種可訪問的系 統(tǒng)200資源。系統(tǒng)200還包括軟件元件(示出為正位于工作存儲器291內)，包括操作系統(tǒng) 292和其它代碼293，例如程序、applet、數(shù)據(jù)等。系統(tǒng)200具有很強的靈活性和可配置性。因此，例如，單個體系結構可用于實現(xiàn)一 個或多個服務器，服務器可根據(jù)當前期望的協(xié)議、協(xié)議變化、擴展等等來進一步配置。然而， 對于本領域技術人員來說將明顯的是，實施例可根據(jù)更具體的應用需求來很好地利用。例 如，一個或多個系統(tǒng)元件可實現(xiàn)為系統(tǒng)200的組件內(例如，在通信系統(tǒng)206內)的子元件。 還可利用定制的硬件，并且/或者特定元件可以硬件、軟件(包括所謂的“便攜式軟件”，例 如applet)或者兩者來實現(xiàn)。此外，盡管可使用到其它計算設備，例如網(wǎng)絡輸入/輸出設備 (未示出)的連接，要理解，也可利用到其它計算設備的有線、無線、光學、調制解調器和/或 其它一個或多個連接?，F(xiàn)在參考圖3，示出了系統(tǒng)300。圖3示出了可用于從多個被測設備以并行方式讀 取并且以高速串行方式跨越PIN電子通道中繼信息的系統(tǒng)。這允許單個通道用于向多個被 測設備的數(shù)據(jù)線驅動信息并且從其接收信息。此外，它允許同時(即并行)測試多個被測 設備，而不會增加測試時間開銷。
圖3示出了測試設備304，其中通道305與中間電路308耦合。電路308用于將設 備304所驅動的信號扇出(fan out)到多個被測設備，示出為設備312、316、和320。省略 號示出了可測試多個設備。再次參考框304，框324示出了可驅動和接收信號的PIN電子通 道的符號表示。示出了比較器，用于測試通道305上接收的信號的目的。另外，設備304還 示出為包括用于一旦從被測設備接收了測試數(shù)據(jù)則執(zhí)行數(shù)據(jù)分析的測試邏輯框332。此外， 框328示出了可用于存儲用于被測設備的測試信息的錯誤捕獲RAM(err0r catch RAM)。例 如，可測試RAM設備，以便創(chuàng)建被測RAM的位圖(bit map)。該信息可存儲在錯誤捕獲RAM 中，以便確定由于制造缺陷應當替換哪些行或列?？?08中示出的電路可根據(jù)本發(fā)明的一個實施例用于將單個PIN電子通道305扇 出到多個被測設備。在過去，單個PIN電子通道將會專用于被測設備的數(shù)據(jù)PIN，或者要求 到多個被測設備的串行電耦合。然而，框308中示出的電路允許PIN電子通道305針對多 個設備驅動和接收信號，同時以并行方式從設備讀取數(shù)據(jù)。這沒有引入測試時間開銷。在 過去，串行讀取產(chǎn)生了顯著的測試時間開銷并且因此阻礙了這種串行測試?？?08示出了 PIN電子通道305可通過利用緩沖器347將自動化測試電路304所 驅動的信號扇出到緩沖器354、355、和356，從而扇出該信號。這些緩沖器分別將信號驅動 到設備312、316、和320。當從被測設備讀取數(shù)據(jù)時，可以并行方式完成讀取。因此，在圖3中設備312、316、 和320的數(shù)據(jù)線示出為與比較器351、352和353電耦合。比較器通過將輸入電壓信號與基 準電壓信號比較來執(zhí)行電壓電平測試。比較器然后驅動鎖存器346、345、和344。這些鎖存 器被計時(clocked)以便在適當時間鎖住輸入信號。鎖存器的輸出然后與存儲器設備，例 如串行移位器336電耦合。然后可由串行移位器336完成信號的并行讀取。一旦串行移位 器336捕獲了它的輸入信號，就可通過利用定序器340來順序輸出數(shù)據(jù)，從而以串行方式輸 出信號。緩沖器348驅動信號跨越通道305直到PIN電子電路324，電子電路324再次對輸 入信號執(zhí)行電壓電平測試。電路308輸出的串行比特流然后可由測試邏輯332來操縱以將單獨的位與它對應 的被測設備相關聯(lián)。信號可與期望值相比較，以便確定設備是否正確地運轉。如果設備未 正確地運轉，則錯誤可存儲在錯誤捕獲RAM電路328中。可對串行流的每個比特執(zhí)行邏輯 測試，以便收集用于每個被測設備的測試數(shù)據(jù)。以該方式，不僅可利用單個PIN電子通道驅動和接收信息，還可利用其針對多個 設備驅動和接收信息。本實施例還允許測試設備執(zhí)行從這多個設備的并行數(shù)據(jù)讀取，而不 引入測試時間開銷。因為串行數(shù)據(jù)流可傳送全部的所收集數(shù)據(jù)量，然后才執(zhí)行后續(xù)讀取操 作并且將其載入鎖存器，所以沒有引入測試時間開銷。圖3還示出了電路308在讀取操作期間在被測設備之間提供了電隔離。每個被測 設備僅僅耦合到它關聯(lián)的比較器并且未與其他被測設備的數(shù)據(jù)線電耦合。因此，如果一個 被測設備故障，其它設備不受該故障影響。因此，人們可以可靠地測試其它設備，而不必擔 心出故障的被測設備對那些其它設備的影響。用于將數(shù)據(jù)發(fā)送回測試設備電路304的時間分割方法依賴于這樣的事實測試器 通道通常可比在那時被測設備運轉得更快速。例如，通常能夠以600或SOOMbs的速度在 PIN電子通道中接收數(shù)據(jù)，而通常的非易失性存儲器在50Mbs以下運轉。
由定序器340和串行移位器336執(zhí)行的串行傳送可在隨后的被測設備目標之間在 后臺進行。這例如在圖4中示出的示例時序圖中示出。在圖4中示出的時序圖中，利用了四個被測設備。當STBCLK和CMPLE為真時鎖存 器鎖住比較器的結果。此后，時序圖示出了通過使用STBCLK的兩個沿，按順序排好來自相 關聯(lián)的四個設備的全部四個比特，以將錯誤捕獲RAM數(shù)據(jù)(ECRD)發(fā)送回測試設備電路304。圖4中示出的ECRDS信號選擇將通過高速串行移位器發(fā)送出哪個比特。當ECRDS 為3時，這將經(jīng)由CMPLE使能串行移位器，以使得在下一個選通(strobe)，鎖住來自比較器 的新的一組電平檢測輸出。然后將為每個比較周期重復該順序。圖3將STBCLK信號示出為提供了初始前沿，該初始前沿啟動從電路308輸出到測 試設備304的數(shù)據(jù)的計時。該初始前沿可由測試電路304生成，而隨后的STBCLK的跳變對 后續(xù)比特從串行移位器的輸出進行計時。信號DRV/RCV示出了用于當通道以驅動或接收模 式運轉時的定時信號。如之前所述，信號ECRDS提供了值來表示應當從串行移位器輸出哪 個比特。信號CMPLE提供了用于比較鎖存器使能的信號。因此，信號ECRD示出了何時鎖住 比較器A到D。圖4中剩下的三個時序圖示出了將信息傳送到測試設備電路304。表示為TESTER IO的信號示出了通道305在驅動周期或者接收周期中運轉的時候。它還示出了從驅動周期 到接收周期和從接收周期到驅動周期的轉變。此外，它將從被測設備讀取的數(shù)據(jù)的順序傳 輸示出為產(chǎn)生以下數(shù)據(jù)序列ECRAA、ECRAB、ECRAC、ECRAD、ECRBA、ECRBB、ECRBC、ECRBD。信 號PE IO表示了具有跨越通道305的傳輸延遲所引入的時間延遲的先前信號。最后，信號 DATA_STB表示了數(shù)據(jù)選通信號，該數(shù)據(jù)選通信號可用于對從ΡΕ_Ι0信號的用于由邏輯測試 電路使用的數(shù)據(jù)捕獲進行計時。可調節(jié)該數(shù)據(jù)選通信號以便使其落入數(shù)據(jù)流的中間部分， 以便產(chǎn)生信息的高速數(shù)據(jù)流的最可靠讀取?，F(xiàn)在參考圖5，可根據(jù)本發(fā)明的一個實施例看到說明利用圖3中示出的電路的方 法的流程圖500?？?04示出了從測試設備驅動諸如第一測試信號之類的輸出，以用于并行 輸入到多個被測設備?？?08示出了可進行從被測設備的并行讀取，以使得響應于測試設 備所驅動的第一測試信號來讀取被測設備所產(chǎn)生的每個響應信號。在框512，響應信號存儲 在存儲設備中。并且，在框516中，所存儲的響應信號從存儲設備串行輸出。例如，串行輸 出發(fā)送到邏輯電路，以用于創(chuàng)建錯誤捕獲RAM中的條目。圖6A和6B示出了說明本發(fā)明另一個實施例的流程圖600。在框604中，第一測試 信號從測試設備輸出，以用于并行輸入到至少兩個被測設備。在框608中，測試設備接收并 行輸入到測試設備的響應信號，例如至少兩個響應信號，其中每個響應信號由其中一個被 測設備響應于先前的測試信號而產(chǎn)生。在框612中，用專用比較器測試每個響應信號。此 夕卜，在框616中，利用專用鎖存器鎖住每個響應信號。在框620中，并行接收響應信號并且 將其存儲在存儲設備中。例如，框624示出了響應信號可并行讀入到串行移位器，在串行移 位器中存儲響應信號并且串行移位器用作存儲設備。在框628中，響應信號以串行方式從 存儲設備輸出。例如，框632示出了可通過將所存儲響應信號驅動到邏輯電路來完成串行 輸出，所述邏輯電路然后可將錯誤信息存儲在錯誤捕獲RAM中。 因此，根據(jù)本發(fā)明的各個實施例，可獲得不同的利益。例如，根據(jù)本發(fā)明的一個實 施例，能夠從多個被測設備進行并行讀取，具有錯誤捕獲RAM支持。這在使用扇出/扇入測試方法測試多個設備中顯著地減少了測試時間開銷。另外，本發(fā)明的一個實施例使得用戶不僅能夠跨越多個設備充分地共享地址和控 制PIN電子設備，而且能夠共享用作數(shù)據(jù)I/O的測試器通道。這可增加現(xiàn)有測試器的并行 性。此外，因為使用有源元件完成扇出/扇入，因此當設備出故障時，它允許隔離故障 設備。因此，故障設備可關斷，而其它設備的測試繼續(xù)。由于晶片類型不能重新測試受故障 設備影響的設備的困難，這在晶片類型中尤其重要。另外，一個實施例允許共享測試器和示出為圖3中的電路308的新電路之間的單 個線路。沿著該線路的串行通信減少了測試器和被測設備之間所需的線路總數(shù)量。能夠捕獲存儲器設備中的單個錯誤例如對于其中人們有興趣使用該數(shù)據(jù)來執(zhí)行 修復或分析的應用是有價值的。這是允許使用內建于設備中的冗余行和/或列的單元修補 的非易失性存儲器設備的通常測試。沒有捕獲設備錯誤圖的能力，人們不能執(zhí)行這種修補。盡管已將本發(fā)明的各個實施例描述為用于實現(xiàn)本發(fā)明的方法或裝置，應當理解， 可通過耦合到計算機的代碼實現(xiàn)本發(fā)明，例如駐留在計算機上或者可由計算機訪問的代 碼。例如，可利用軟件和數(shù)據(jù)庫來實現(xiàn)上述的許多方法。因此，除了由硬件實現(xiàn)本發(fā)明的實 施例，還要注意，這些實施例可通過使用制品來實現(xiàn)，所述制品包括其中包含計算機可讀程 序代碼的計算機可用介質，所述計算機可讀程序代碼使得允許本描述中所公開的功能。因 此，期望本發(fā)明的實施例還被認為也在它們的程序代碼方式中由本專利所保護。此外，本 發(fā)明的實施例可體現(xiàn)為實際上任何種類的計算機可讀存儲器中存儲的代碼，計算機可讀存 儲器包括但不限于RAM、ROM、磁介質、光介質、或者磁光介質。甚至更一般地，本發(fā)明的實施 例可以軟件、或者以硬件、或者其任意組合來實現(xiàn)，包括但不限于運行在通用處理器上的軟 件、微代碼、PLA、或ASIC。還預想到，本發(fā)明的實施例可實現(xiàn)為載波中包含的計算機信號，以及通過傳輸介 質傳播的信號(例如電子和光學)。因此，上述的各種信息可以例如數(shù)據(jù)結構的結構來格式 化，并且通過傳輸介質作為電信號來發(fā)送或者存儲在計算機可讀介質上。還要注意，這里所述的許多結構、材料、和行為可敘述為用于執(zhí)行功能的裝置或者 用于執(zhí)行功能的步驟。因此，應當理解，這些語言有權覆蓋本說明書內公開的所有這些結 構、材料或者動作及其等同物。可想到，根據(jù)本說明書將會理解本發(fā)明的實施例的裝置和方法及其伴隨的優(yōu)點。 盡管上面是本發(fā)明特定實施例的完整描述，不應當將上面描述理解為限制如權利要求所定 義的本發(fā)明的范圍。
權利要求
一種從多個被測設備獲得測試數(shù)據(jù)的方法，所述方法包括從測試設備輸出第一測試信號，用于并行輸入到至少兩個被測設備；向所述測試設備并行輸入至少兩個響應信號，每個響應信號是響應于所述第一測試信號由所述至少兩個被測設備之一產(chǎn)生的；在存儲設備中存儲并行接收的所述響應信號；從所述存儲設備串行輸出所述響應信號。
2.根據(jù)權利要求1所述的方法，其中所述的將所述至少兩個響應信號并行輸入到所述 測試設備包括用專用鎖存器鎖住每個響應信號。
3.根據(jù)權利要求1所述的方法，其中所屬的將所述至少兩個響應信號并行輸入到所述 測試設備包括用專用比較器測試每個響應信號； 用專用鎖存器鎖住每個響應信號。
4.根據(jù)權利要求1所述的方法，其中所述存儲并行接收的所述響應信號包括 將所述響應信號并行讀取到串行移位器。
5.根據(jù)權利要求1所述的方法，其中所述的從所述存儲設備串行輸出所述響應信號包括將所述存儲的響應信號串行輸出到邏輯測試器。
6.根據(jù)權利要求1所述的方法，其中所述的從所述存儲設備串行輸出所述響應信號包括將所述存儲的響應信號串行輸出到錯誤捕獲RAM。
7.根據(jù)權利要求1所述的方法，其中所述的從所述測試設備輸出所述第一測試信號， 用于并行輸入到所述至少兩個被測設備包括；生成所述第一測試信號；提供具有相同電路結構的多個被測設備；將所述第一測試信號并行輸入到每個被測設備的相同位置。
8.一種用于從多個被測設備獲得測試數(shù)據(jù)的設備，所述設備包括測試信號生成器，配置為從測試設備輸出第一測試信號以并行輸入到至少兩個被測設備；響應信號接收器，配置為向所述測試設備并行輸入至少兩個響應信號，每個響應信號 是響應于所述第一測試信號由所述至少兩個被測設備之一產(chǎn)生的； 存儲設備，配置為存儲并行接收的所述響應信號； 串行輸出電路，配置為從所述存儲設備串行輸出所述響應信號。
9.根據(jù)權利要求8所述的設備，其中用于向所述測試設備并行輸入所述至少兩個響應 信號的所述響應信號接收器包括多個鎖存器，每個所述鎖存器專用于鎖住所述響應信號之一。
10.根據(jù)權利要求8所述的設備，其中配置為并行輸入所述至少兩個響應信號的響應 信號接收器包括多個比較器，每個所述比較器專用于測試所述響應信號之一；多個鎖存器，每個所述鎖存器專用于所述響應信號之一。
11.根據(jù)權利要求8所述的設備，其中所述存儲設備包括串行移位器。
12.根據(jù)權利要求8所述的設備，其中所述存儲設備與配置為測試所述存儲的響應信 號的邏輯測試器耦合。
13.根據(jù)權利要求8所述的設備，其中所述存儲設備與錯誤捕獲RAM耦合。
14.根據(jù)權利要求8所述的設備，其中所述測試信號生成器配置為 生成所述第一測試信號；與具有相同電路結構的多個被測設備耦合；將所述第一測試信號并行輸入到每個被測設備上的相同位置。
15.一種用于從多個被測設備獲得測試數(shù)據(jù)的設備，所述設備包括 用于生成第一測試信號以并行輸入到至少兩個被測設備的裝置；用于從至少兩個響應信號并行接收輸入的裝置，每個響應信號是響應于所述第一測試 信號由所述至少兩個被測設備之一產(chǎn)生的； 用于存儲并行接收的所述響應信號的裝置； 用于從所述用于存儲的裝置串行輸出所述響應信號的裝置。
16.根據(jù)權利要求15所述的設備，其中所述用于接收的裝置包括 多個鎖存器，每個所述鎖存器專用于鎖住所述響應信號之一。
17.根據(jù)權利要求15所述的設備，其中所述用于接收的裝置包括 多個比較器，每個所述比較器專用于測試所述響應信號之一；多個鎖存器，每個所述鎖存器專用于所述響應信號之一。
18.根據(jù)權利要求15所述的設備，其中所述用于存儲的裝置包括串行移位器。
19.根據(jù)權利要求15所述的設備，其中所述用于存儲的裝置與配置為測試所述存儲的 響應信號的邏輯測試器耦合。
20.根據(jù)權利要求15所述的設備，其中所述用于存儲的裝置與錯誤捕獲RAM耦合。
全文摘要
根據(jù)本發(fā)明的一個實施例，提供了一種從多個被測設備獲得測試數(shù)據(jù)的方法和設備。根據(jù)一個實施例，這可通過以下實現(xiàn)從測試設備輸出測試信號，用于并行輸入到至少兩個被測設備；向所述測試設備并行輸入至少兩個響應信號，每個響應信號是由所述至少兩個被測設備之一產(chǎn)生的；在存儲設備中存儲并行接收的所述響應信號；并且從所述存儲設備串行輸出所述響應信號。
文檔編號H04B3/46GK101809883SQ200880104187
公開日2010年8月18日 申請日期2008年8月20日 優(yōu)先權日2007年8月24日
發(fā)明者愛德馬度·德·拉·帕恩特 申請人:惠瑞捷(新加坡)私人有限公司