專利名稱：用于高清數(shù)字視頻接口的自校準(zhǔn)電纜的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在電子設(shè)備之間的承載串行編碼差分信號的高速電纜，以及具體地， 涉及用于互連音頻-視頻設(shè)備的具有嵌入的增強(qiáng)裝置(boostdevice)的多導(dǎo)體電纜。
背景技術(shù)：
電視信號的發(fā)布(distribution)日益增加地基于數(shù)字方法和數(shù)字編碼形式的視 頻和音頻信號。與此同時，在市場上已經(jīng)可以獲得更高的清晰度(高清TV)，其與更大尺寸 和更高清晰度的顯示裝置相稱。為了滿足對于互連具有數(shù)字信號源的(諸如數(shù)字多功能盤 (DVD)播放器)這樣的高清顯示裝置與用于數(shù)字衛(wèi)星和視頻資料的數(shù)字電纜發(fā)布的接收器 和解碼器的需要，開發(fā)出了稱為高清多媒體接口 (HDMI)的數(shù)字接口標(biāo)準(zhǔn)?？梢詮?hdmi. org"網(wǎng)站獲得HDMI的詳細(xì)規(guī)范。當(dāng)前可得并用于本申請的HDMI規(guī)范為2006年6月22日 的HDMI規(guī)范版本1. 3，通過引用將其并入到這里?？梢圆捎迷揌DMI標(biāo)準(zhǔn)通過承載多個數(shù)字 信號和時鐘信號的電纜將數(shù)字視頻源連接到數(shù)字視頻接收機(jī)(digital video sink)。
諸如用于承載HDMI信號的高速差分信號電纜的固有特性和制造的不理想性會對 電纜承載的高速信號產(chǎn)生不利影響。 例如，任何電纜都具有有限的帶寬，由此可以作為低通濾波器。電纜的帶寬與其長 度有關(guān)，電纜越長，過濾效應(yīng)越顯著，其帶寬越低。結(jié)果，通過電纜的高頻信號會衰減，其邊 緣變得不那么尖銳。這會增加在電纜的接收器端曲解接收的數(shù)據(jù)的風(fēng)險，尤其對于長的電 纜和高速數(shù)據(jù)而言。 申請人:先前提交的專利申請，即，均是在2008年7月18日提交的11/826， 713 "A High-Speed Cable With Embedded Power Control，，、 11/826， 716 "A Programmable High-Speed Cable With Boost Device，，、 11/826， 710"A Programmable High-Speed Cable With Printed CircuitBoard And Boost Device，，、 11/826， 711 "A Programmable Cable WithDeskew And Performance Analysis Circuits"、以及11/826， 712"System AndMethod For Calibrating A High-Speed Cable"已經(jīng)描述了包括增強(qiáng)裝置的HDMI電纜。
圖1示出了現(xiàn)有技術(shù)的包括改善的HDMI電纜20的HDMI系統(tǒng)10。 H匿I系統(tǒng)10 包括HDMI發(fā)射機(jī)Tx (HDMI源裝置)、HDMI接收器Rx (HDMI接收機(jī)裝置)以及將Tx連接到 Rx的改善的HDMI電纜20。 改善的HDMI電纜20包括嵌入的增強(qiáng)裝置30和基礎(chǔ)(無源)HDMI電纜40。增強(qiáng) 裝置30鄰近改善的HDMI電纜20最靠近HDMI接收器RX的端部。改善的HDMI電纜20可 以用于例如將DVD播放器連接到電視屏幕，或一般地將任意HDMI源裝置連接到HDMI接收機(jī)裝置。 圖2示出了包括在現(xiàn)有技術(shù)的圖1的HDMI系統(tǒng)10的增強(qiáng)裝置30中的電路的框 圖。增強(qiáng)裝置30包括多個通道增強(qiáng)電路100和參數(shù)存儲器102。典型地，增強(qiáng)裝置30包括 四(4)個通道增強(qiáng)電路IOO，其每一個增強(qiáng)TMDS通道0、TMDS通道1、TMDS通道2以及時鐘 通道中的一個的信號。這四個通道是如HDMI規(guī)范中所述的高速數(shù)字通道。
每一個通道增強(qiáng)電路100包括HDMI輸入電路106和HDMI輸出電路108。每一個 通道增強(qiáng)電路IOO還包括差分(對內(nèi)(intra-pair))去扭斜電路110，用于調(diào)整通過基礎(chǔ) HDMI電纜40和均衡器電路112傳播的兩個極性的差分?jǐn)?shù)據(jù)信號的存在的時間扭斜，以補(bǔ)償 基礎(chǔ)HDMI電纜40的有線帶寬的特定。由此，每一個通道增強(qiáng)電路提供了從各HDMI輸入到 對應(yīng)的HDMI輸出的傳遞函數(shù)，并具有設(shè)計用于補(bǔ)償基礎(chǔ)電纜40中的對應(yīng)差分對的劣化的 特性。 可以由多個不同長度的基礎(chǔ)(無源)HDMI電纜40中的任一個來制造包括四個增 強(qiáng)電路的改善的HDMI電纜20。為了補(bǔ)償每一個單獨(dú)的電纜的差分扭斜和頻率響應(yīng)，在上述 先前的專利申請11/826， 712"System AndMethod For Calibrating A High-Speed Cable" 中已經(jīng)提出了通過存儲在參數(shù)存儲器102中的數(shù)字參數(shù)來校準(zhǔn)差分去扭斜電路110和均衡 器電路112的方法?？梢栽谥圃煸摳纳频腍DMI電纜20時，為參數(shù)存儲器102加載參數(shù)值。
已經(jīng)提出了三種用于校準(zhǔn)參數(shù)的可選的方法實(shí)時校準(zhǔn)方法；頻域校準(zhǔn)方法；以 及時域校準(zhǔn)方法。因?yàn)閷?shí)體電纜是相當(dāng)穩(wěn)定的，因此一旦初始設(shè)定了這些參數(shù)便不再需要 現(xiàn)場動態(tài)調(diào)整這些參數(shù)，雖然實(shí)時校準(zhǔn)方法當(dāng)然也適于現(xiàn)場動態(tài)調(diào)整。 頻域和時域校準(zhǔn)方法需要昂貴的外部測試設(shè)備，而實(shí)時校準(zhǔn)方法附加地依賴于外 部HDMI數(shù)據(jù)產(chǎn)生器和在增強(qiáng)裝置30中構(gòu)建的復(fù)雜的性能分析電路。 圖3示出了用于現(xiàn)有技術(shù)的頻域和時域校準(zhǔn)方法的通用測試裝配200。通用測試 裝配200包括改善的HDMI電纜(參見圖1) 、PC202、以及測試設(shè)備204 (VNA(矢量網(wǎng)絡(luò)分析 儀)或TDR (時域反射計))。PC202附著到基礎(chǔ)HDMI電纜40的控制總線(SDA+SCL)。測試設(shè) 備204在電纜兩端被連接到差分通道，即，承載增強(qiáng)信號的四差分通道輸入(8個布線)208 和四差分通道輸出(8個布線)210。 PC202通過標(biāo)準(zhǔn)PC接口 206控制測試設(shè)備204，以將剌激(stimulus)信號發(fā)送到 電纜輸入(208)并從電纜輸出(210)接收測量結(jié)果。通過標(biāo)準(zhǔn)PC接口 206將結(jié)果返回到 PC 202以進(jìn)行評估。 作為VNA或TDR的測試設(shè)備204有可能獲得電纜的頻率衰減和延遲特性兩者，雖 然需要公知的數(shù)學(xué)變換以在分別由VNA或TDR獲得的頻率和時域結(jié)果之間進(jìn)行轉(zhuǎn)換。
圖4示出了在現(xiàn)有技術(shù)的實(shí)時電纜校準(zhǔn)方法中使用的實(shí)時配置300。實(shí)時配置300 包括實(shí)時測試設(shè)備302和圖1的改善的HDMI電纜20，該改善的HDMI電纜20包括擴(kuò)展的 增強(qiáng)裝置304。擴(kuò)展的增強(qiáng)裝置304包括增強(qiáng)裝置30(圖2)和用于分析增強(qiáng)的信號(210) 并提供到控制總線(SDA+SCL)的接入的附加電路。 實(shí)時測試設(shè)備302包括用于向電纜提供電力的+5V電源；數(shù)據(jù)圖形產(chǎn)生器，用于產(chǎn) 生供給到差分通道輸入(208)的符合HDMI的差分?jǐn)?shù)據(jù)和時鐘信號；以及控制計算機(jī)(PC)， 用于控制將由數(shù)據(jù)圖形產(chǎn)生器輸出的數(shù)據(jù)圖形，并通過控制總線(SDA+SDL)與電纜中的擴(kuò) 展的增強(qiáng)裝置304通訊。包括典型的差分終端電路組的終端裝置"Term"被連接到差分通道輸出210。 為了校準(zhǔn)電纜(每一個電纜在生產(chǎn)時被單獨(dú)校準(zhǔn))，實(shí)時校準(zhǔn)方法包括以下步驟
-PC中的控制程序命令數(shù)據(jù)圖形產(chǎn)生器將HDMI數(shù)據(jù)圖形發(fā)送到電纜的差分通道 輸入208 ; -PC中的控制程序使用控制總線(SDA+SDL)將去扭斜和均衡參數(shù)發(fā)送到擴(kuò)展的增 強(qiáng)裝置304 ;-擴(kuò)展的增強(qiáng)裝置304執(zhí)行由設(shè)定參數(shù)確定的去扭斜和均衡步驟；
-擴(kuò)展的增強(qiáng)裝置304分析去扭斜并均衡后的信號的質(zhì)量；
-擴(kuò)展的增強(qiáng)裝置304通過控制總線(SDA+SDL)將質(zhì)量結(jié)果報告給PC ;
-針對每個差分通道并利用不同參數(shù)重復(fù)以上步驟；-確定最優(yōu)的設(shè)定，并將其永久設(shè)定到增強(qiáng)裝置30內(nèi)的參數(shù)存儲器12中。
圖5示出了現(xiàn)有技術(shù)的擴(kuò)展的增強(qiáng)裝置304的簡化框圖，其包括增強(qiáng)裝置30、控制 接口 306、以及性能分析電路308。在圖5中僅示出了四通道增強(qiáng)電路100中的代表性的一 個，應(yīng)該理解，三個差分TMDS通道和差分時鐘通道中的每一個由各通道增強(qiáng)電路100處理。
控制接口 306通過控制總線SDA+SCL與圖4的實(shí)時測試設(shè)備302通訊，并通過參 數(shù)設(shè)置鏈路310與參數(shù)存儲器102 (在增強(qiáng)裝置30中)通訊。 性能分析電路308僅在擴(kuò)展的增強(qiáng)裝置304正被校準(zhǔn)時是激活的(在控制接口 306的控制下上電)。 性能分析電路308包括差分到單端i央(Differential-to-Single-Endedblock) 31 2、線性相位補(bǔ)償器314、過采樣和重新計時塊316、以及訓(xùn)練功能塊318。訓(xùn)練功能塊318的 輸出通過控制鏈路320被連接到控制接口 306的輸入。訓(xùn)練功能塊318的兩個可選的輸出 (參數(shù)鏈路322)被連接到通道增強(qiáng)電路100的去扭斜和均衡參數(shù)輸入324和326，旁路繞 過參數(shù)存儲器102。 在圖5中未示出常規(guī)時鐘恢復(fù)電路，其用于從任一差分通道恢復(fù)時鐘，并產(chǎn)生多 相時鐘信號(時鐘相位PHO到ffl23)。可以使用用于產(chǎn)生多相時鐘的多種已有技術(shù)中的任 何一種，通過鎖相環(huán)來實(shí)現(xiàn)多相時鐘信號的產(chǎn)生。 當(dāng)四個通道增強(qiáng)電路100中的每一個將要通過實(shí)時電纜校準(zhǔn)方法來校準(zhǔn)時，通道 增強(qiáng)電路100的"增強(qiáng)的信號"對124被分接并連接到性能分析電路308。
注意，可以共享使用單個共同的性能分析電路308來依次校準(zhǔn)四個通道增強(qiáng)電路 100。替代地，可以在擴(kuò)展的增強(qiáng)裝置304中包括多個性能分析電路308，這允許并行校準(zhǔn)通 道增強(qiáng)電路100。 在性能分析電路308中，"增強(qiáng)的信號"對124被連接到差分到單端塊312，塊312 將增強(qiáng)的信號124轉(zhuǎn)換為單端信號328，單端信號328被輸入到線性相位補(bǔ)償器314，線性 相位補(bǔ)償器314還可以接收多相時鐘信號的PHO相位并產(chǎn)生相位對準(zhǔn)的信號330作為輸 出。 過采樣和重新計時塊316接收相位對準(zhǔn)的信號330以及多相時鐘信號的24個相 位(PHO到PH23)，以產(chǎn)生24-樣本數(shù)字樣本信號332，然后24-樣本數(shù)字樣本信號332被輸 入到訓(xùn)練功能塊318。 在差分到單端塊312中被轉(zhuǎn)換為單端信號328之后，數(shù)據(jù)準(zhǔn)備好被采樣(轉(zhuǎn)換為
7數(shù)字信號)。為了限定板上時鐘(多相時鐘的ra0)與數(shù)據(jù)(單端信號328)之間的相位關(guān) 系，使用模擬相位檢測器(在線性相位補(bǔ)償器314中)。數(shù)據(jù)和恢復(fù)的時鐘的頻率是相等的， 因?yàn)槎叩臅r序源自同一個源，即，傳送的時鐘，因此不需要頻率調(diào)整。線性相位補(bǔ)償器314 可以基于Afshin Rezayee禾口 Ken Martin的題目為"A 10_Gb/s Clock RecoveryCircuit with Linear Phase Detector and Coupled Two-stage RingOscillator，，的文章。通過 引用將該文章并入到這里，并且該文章發(fā)表在2002年意大利佛羅倫薩的"European Solid State Circuits Conference(SSCIRC)"第419-422頁。 相位對準(zhǔn)的(數(shù)據(jù))信號330為軌到軌模擬信號，該軌到軌模擬信號仍包含碼間 干擾(ISI)、失真、噪聲和其他缺損。在過采樣和重新計時塊316中，以12倍信號的時鐘速率 的速率有效地采樣該信號，即，在每一個位周期期間，以12個等間距的間隔采樣數(shù)據(jù)信號， 以產(chǎn)生12個數(shù)字樣本。因?yàn)樾盘柕母咚俣?典型地1.65Gb)，用高12倍的時鐘信號進(jìn)行信 號采樣是不實(shí)際的。相反，用時鐘信號的12個等間距的相位進(jìn)行信號采樣可以實(shí)現(xiàn)相同的 效果，每一個時鐘相位產(chǎn)生一個數(shù)字樣本，由此12個樣本表示一個數(shù)據(jù)位。如在上述專利 申請11/826， 713和11/826， 716中所描述的，使用24個時鐘相位(多相時鐘信號的PH0到 PH23)不僅用來在12個采樣相位俘獲一個數(shù)據(jù)位，還以6個采樣相位俘獲前一數(shù)據(jù)位的后 半部并以另6個采樣相位俘獲下一數(shù)據(jù)位的前半部。使用常規(guī)數(shù)字寄存器邏輯和流水線來 由此觀測"未來"。 由此，通過輸出24-樣本數(shù)字樣本信號332，過采樣和重新計時塊316以位時鐘速 率產(chǎn)生24個樣本("24-樣本字")。 圖6以圖表100示例了在圖5的過采樣和重新計時塊316中的過采樣的實(shí)例。圖 6中的圖400示出了示例性波形402、延遲的波形404、采樣時鐘組406、24_樣本字408以及 指示了位周期、前一個位和下一個位的標(biāo)度。 示例性波形402表示在相位對準(zhǔn)之前的單端信號328 (圖5)的實(shí)例。注意，信號 呈現(xiàn)為在i-o轉(zhuǎn)換附近的"l"位具有一些失真(噪聲或ISI)，因此其沒有與指示的位周期 對準(zhǔn)。延遲的波形404表示在通過線性相位補(bǔ)償器314進(jìn)行延遲之后的對應(yīng)的相位對準(zhǔn)的 信號的330。注意，現(xiàn)在該信號近似對準(zhǔn)指示的位周期，但仍包括失真。在過采樣和重新計 時塊316中以采樣時鐘組406所指示的多相位時鐘的24相位(PH0到PH23)采樣該信號， 產(chǎn)生24-樣本字408。該24-樣本字408包括來自前一位周期的六個樣本(000000)、來自 該位周期的十二個樣本(111111111100)以及來自下一位周期的另六個樣本(000000)。
過采樣和重新計時塊316輸出該24-樣本字408作為到訓(xùn)練功能318的24-樣本 數(shù)字樣本信號332。 訓(xùn)練功能318 (圖5)通過評估該24-樣本數(shù)字樣本信號332 (其是24-樣本字的 流，如圖6的24-樣本字408所示例)向?qū)崟r測試設(shè)備302(圖4)提供反饋。以該方式，實(shí) 時測試設(shè)備302能夠調(diào)節(jié)當(dāng)前正被校準(zhǔn)的通道增強(qiáng)電路100的可調(diào)整參數(shù)。
在另一方法中，訓(xùn)練功能318系統(tǒng)地檢查這些參數(shù)設(shè)定的每一個可能的排列 (permutation)，觀察并測量預(yù)處理信號(被過采樣為24-樣本數(shù)字樣本信號332的單端信 號328)的質(zhì)量，以獲得形式為"質(zhì)量指數(shù)"的質(zhì)量測量，并在參數(shù)存儲器102中保存可以產(chǎn) 生最佳質(zhì)量指數(shù)的設(shè)定(圖5)。 雖然實(shí)時校準(zhǔn)方法能夠在PC的逐步控制下進(jìn)行，但是以下這樣是有利的，S卩，允許訓(xùn)練功能318旁路繞過參數(shù)存儲器102并自主實(shí)施設(shè)定參數(shù)的試驗(yàn)值的重復(fù)步驟，并僅 僅向?qū)?最佳"設(shè)定裝載到參數(shù)存儲器102中的PC報告用于每一個通道的最終結(jié)果。
替代地，僅使用PC來開始實(shí)時校準(zhǔn)，在沒有PC干涉的情況下，最終結(jié)果("最佳設(shè) 定")被自主裝載到參數(shù)存儲器。 在上述現(xiàn)有技術(shù)的校準(zhǔn)方法中，用于控制校準(zhǔn)過程(包括在增強(qiáng)裝置中設(shè)定參
數(shù))的對增強(qiáng)裝置的訪問，典型地從控制計算機(jī)(PC)通過控制總線提供，該控制總線包括
"串行數(shù)據(jù)"(SDA)和"串行時鐘"(SCL)。此外，需要形式為矢量網(wǎng)絡(luò)分析儀、時域反射計、
或高速數(shù)據(jù)圖形產(chǎn)生器的測試設(shè)備來激勵差分高速HDMI通道用于校準(zhǔn)。并且在實(shí)時校準(zhǔn)
方法中，在擴(kuò)展的增強(qiáng)裝置304中構(gòu)建復(fù)雜的高速過采樣電路和質(zhì)量評估電路。 需要用于增強(qiáng)的HDMI電纜的在校準(zhǔn)設(shè)備成本和設(shè)定校準(zhǔn)過程的時間方面更經(jīng)濟(jì)
的校準(zhǔn)方法。

發(fā)明內(nèi)容
因此，本發(fā)明的一個目標(biāo)為提供一種用于高清數(shù)字視頻接口的改善的自校準(zhǔn)電纜 以及校準(zhǔn)所述電纜的方法。 根據(jù)本發(fā)明的一個方面，提供了一種用于校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的系 統(tǒng)，所述高速電纜包括多個高速通道、低速控制總線、輸入連接器以及輸出連接器，所述系 統(tǒng)包括 校準(zhǔn)固定裝置，包括用于將所述高速通道從所述輸出連接器環(huán)接到所述輸入連接 器的饋通連接；以及 校準(zhǔn)控制裝置，被連接到所述低速控制總線，用于校準(zhǔn)所述高速通道。
優(yōu)選地，所述高速電纜為高清多媒體接口 (HDMI)電纜。
所述增強(qiáng)裝置包括 多個通道電路，每一個用于增強(qiáng)所述高速通道中的對應(yīng)的一個，每一個通道電路 包括圖形產(chǎn)生器和響應(yīng)于可編程的參數(shù)的可編程增強(qiáng)電路； 低速控制總線接口，聯(lián)結(jié)所述低速控制總線用于控制每一個通道電路的所述圖形 產(chǎn)生器； 采樣電路，用于采樣所述可編程增強(qiáng)電路的輸出；以及 采樣控制電路，用于監(jiān)視所述采樣電路和設(shè)定所述可編程的參數(shù)。 在上述系統(tǒng)中，每一個通道電路包括多路復(fù)用器，所述多路復(fù)用器用于擇一選擇
任務(wù)模式下所述可編程增強(qiáng)電路的輸出或校準(zhǔn)模式下所述圖形產(chǎn)生器的輸出，所述任務(wù)模
式對應(yīng)于所述高速電纜的正常使用，所述校準(zhǔn)模式保留用于校準(zhǔn)所述增強(qiáng)裝置。 在本發(fā)明的實(shí)施例的系統(tǒng)中，所述采樣電路包括 可編程延遲器，用于延遲所述可編程增強(qiáng)電路中的第一選擇的可編程增強(qiáng)電路的 輸出； 采樣電路部件，用于在所述第一選擇的可編程增強(qiáng)電路的延時的輸出的時控下， 從所述可編程增強(qiáng)電路中的第二選擇的可編程增強(qiáng)電路的輸出產(chǎn)生樣本，其中所述樣本具 有"0"和"l"的值；以及 用于確定N個產(chǎn)生的樣本的平均值的裝置；并且
所述采樣控制電路包括 裝置，用于以預(yù)定的延遲步長改變所述可編程延遲器并為每一個延遲步長確定N 個產(chǎn)生的樣本的平均值；以及 存儲器，用于在每一個延遲步長之后存儲所述平均值。 所述校準(zhǔn)控制裝置包括用于使用所述存儲的平均值在所述預(yù)定的延遲步長之間 內(nèi)插的裝置。 有利地，所述校準(zhǔn)控制裝置為微控制器或現(xiàn)場可編程陣列。 根據(jù)本發(fā)明的另一方面，提供了一種耦合到高速電纜的增強(qiáng)裝置，所述高速電纜 包括多個高速通道和低速控制總線，所述增強(qiáng)裝置包括 多個通道電路，每一個用于增強(qiáng)所述高速電纜的對應(yīng)的高速通道，每一個通道電
路包括圖形產(chǎn)生器和響應(yīng)于可編程的參數(shù)的可編程增強(qiáng)電路； 低速控制總線接口，用于控制每一個通道電路的所述圖形產(chǎn)生器； 采樣電路，用于采樣所述可編程增強(qiáng)電路的輸出；以及 采樣控制電路，用于監(jiān)視所述采樣電路和設(shè)定所述可編程的參數(shù)。 在上述增強(qiáng)裝置中，每一個通道電路包括多路復(fù)用器，所述多路復(fù)用器用于擇一
地選擇任務(wù)模式下的所述可編程增強(qiáng)電路的輸出或校準(zhǔn)模式下的所述圖形產(chǎn)生器的輸出，
所述任務(wù)模式對應(yīng)于所述高速電纜的正常使用，所述校準(zhǔn)模式保留用于校準(zhǔn)所述增強(qiáng)裝置。 在所述增強(qiáng)裝置中，所述采樣電路包括 可編程延遲器，用于延遲所述可編程增強(qiáng)電路中的第一選擇的可編程增強(qiáng)電路的 輸出； 采樣電路部件，用于在所述第一選擇的可編程增強(qiáng)電路的延時的輸出的時控下， 從所述可編程增強(qiáng)電路中的第二選擇的可編程增強(qiáng)電路的輸出產(chǎn)生樣本，其中所述樣本具 有"0"和"l"的值；以及 用于確定N個產(chǎn)生的樣本的平均值的裝置；并且
所述采樣控制電路包括 裝置，用于以預(yù)定的延遲步長改變所述可編程延遲器并為每一個延遲步長確定N 個產(chǎn)生的樣本的平均值；以及 存儲器，用于在每一個延遲步長之后存儲所述平均值。 根據(jù)本發(fā)明的另一方面，提供了一種用于校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的方 法，所述高速電纜承載多個高速通道和低速控制總線，并包括輸入連接器和輸出連接器，所 述方法包括以下步驟 (a)將所述高速通道從所述輸出連接器環(huán)接到所述輸入連接器；
(b)從所述高速通道中選擇測試通道；
(c)從剩余的高速通道中選擇采樣通道；
(d)校準(zhǔn)所述測試通道；以及 (e)重復(fù)步驟(b)到(d)直到校準(zhǔn)所有的高速通道。
校準(zhǔn)所述測試通道包括以下步驟
(f)選擇并設(shè)定所述增強(qiáng)裝置的參數(shù)組；
(g)用所選擇的參數(shù)組測試所述測試通道以獲得指示所述增強(qiáng)裝置的性能的脈沖 寬度誤差，較低的誤差指示較佳的性能；
(h)選擇不同的參數(shù)組；以及 (i)重復(fù)步驟(g)和(h)直到最小化所述脈沖寬度誤差。
測試所述測試通道包括以下步驟 (j)通過所述測試通道發(fā)送包括傳送的脈沖的重復(fù)的測試圖形；
(k)通過所述采樣通道發(fā)送與所述重復(fù)的測試圖形同步的重復(fù)的采樣圖形；
(1)通過環(huán)接的電纜從所述測試通道和所述采樣通道分別接收接收的測試圖形和 接收的采樣圖形； (m)用所接收的采樣圖形采樣所述接收的測試圖形以獲得所述接收的測試圖形的 接收的脈沖的上升和下降邊沿的相對時間； (n)通過所述相對時間的差來計算所述接收的脈沖的脈沖寬度；以及 (o)計算脈沖寬度誤差作為所述傳送的脈沖與所述接收的脈沖的脈沖寬度之間的
絕對差。 所述步驟(m)包括以下步驟 (p)通過可編程延遲器來延遲所述接收的采樣圖形以獲得延遲的采樣脈沖；
(q)用所述延遲的采樣脈沖N次采樣所述接收的測試圖形以根據(jù)所述接收的測試 圖形的電平產(chǎn)生"O"和"l"樣本；
(r)計數(shù)所述"1"樣本； (S)在存儲器中存儲所述"l"樣本的計數(shù)和所述延遲；
(t)對于不同的延遲，重復(fù)所述步驟(p)到(S); (u)通過存儲的延遲和存儲的樣本計數(shù)來計算上升和下降邊沿的相對時間。
根據(jù)本發(fā)明的另一方面，提供了一種通過使用采樣脈沖來估計接收的信號中的脈 沖邊沿的位置的方法，包括以下步驟 (1)通過可編程延遲器來延遲所述采樣脈沖以獲得延遲的采樣脈沖； (2)用所述延遲的采樣脈沖N次采樣接收的信號以根據(jù)所述接收的信號的電平產(chǎn)
生"0"禾P "l"樣本； (3)計數(shù)所述"l"樣本； (4)在存儲器中存儲所述"l"樣本的計數(shù)和所述延遲；
(5)對于不同的延遲，重復(fù)所述步驟(1)到(5); (6)通過存儲的延遲和存儲的樣本計數(shù)來計算所述脈沖邊沿的時間。


現(xiàn)在將通過實(shí)例并參考附圖描述本發(fā)明的實(shí)施例，其中 圖1示出了現(xiàn)有技術(shù)的包括改善的HDMI電纜20的HDMI系統(tǒng)10 ; 圖2示出了在現(xiàn)有技術(shù)的圖1的HDMI系統(tǒng)10的增強(qiáng)裝置30中包括的電路的框
圖； 圖3示出了用于現(xiàn)有技術(shù)的頻域和時域校準(zhǔn)方法的通用測試裝配200 ; 圖4示出了在現(xiàn)有技術(shù)的實(shí)時電纜校準(zhǔn)方法中使用的實(shí)時配置300 ;
圖5示出了現(xiàn)有技術(shù)的圖4的擴(kuò)展的增強(qiáng)裝置304的簡化框圖；
圖6通過圖表400示例了圖5的過采樣和重新計時塊316中的過采樣的實(shí)例；
圖7示出了包括自校準(zhǔn)HDMI電纜502和校準(zhǔn)固定裝置(CalibrationFixture) 504 的自校準(zhǔn)裝配500 ; 圖8示出了圖7的自校準(zhǔn)裝配500的自校準(zhǔn)(SC)增強(qiáng)裝置512與基礎(chǔ)電纜506、
校準(zhǔn)控制器514以及饋通連接518的框圖600 ; 圖9示出了圖8的校準(zhǔn)電路604的部件的更詳細(xì)的框圖； 圖10示出了時序圖800，其示例了自校準(zhǔn)增強(qiáng)裝置512的波形實(shí)例； 圖11示出了邊沿采樣圖850，其示例了圖10的波形的經(jīng)放大的部分； 圖12示出了圖7的自校準(zhǔn)裝配500的校準(zhǔn)過程的總流程圖900 ; 圖13示出了圖12的步驟906 :"校準(zhǔn)選擇的測試通道"的擴(kuò)展圖； 圖14示出了圖13的步驟1006 :"測試選擇的測試通道"的擴(kuò)展圖；以及 圖15示出了通道測試1200的流程圖，其是圖14的步驟1104"進(jìn)行通道測試并獲
得Tl"和1108 "進(jìn)行通道測試并獲得T2"中的每一個的擴(kuò)展。
具體實(shí)施例方式
簡而言之，本發(fā)明的一個目的為修改增強(qiáng)裝置，以便通過將電纜從其輸出環(huán)接到 其輸入來實(shí)施自校準(zhǔn)方法，同時通過僅附著到低速HDMI控制總線的非常簡單的裝置來進(jìn) 行參數(shù)選擇的控制。為了理解其中不需要外部高速測試設(shè)備的本發(fā)明的簡單性，已經(jīng)相當(dāng) 詳細(xì)地描述了校準(zhǔn)具有嵌入的增強(qiáng)裝置的HDMI電纜的現(xiàn)有技術(shù)解決方案(圖3到6)。
圖7示出了自校準(zhǔn)裝配500，其包括自校準(zhǔn)HDMI電纜502和校準(zhǔn)固定裝置504。自 校準(zhǔn)HDMI電纜502包括基礎(chǔ)(無源)電纜506、輸入連接器508、以及包括自校準(zhǔn)(SC)增 強(qiáng)裝置512的輸出連接器510。校準(zhǔn)固定裝置504包括校準(zhǔn)控制器514，其可以通過微控制 器或現(xiàn)場可編程門陣列(FPGA)實(shí)現(xiàn)。校準(zhǔn)控制器514通過鏈路516被連接到SC增強(qiáng)裝置 512。鏈路516可以通過HDMI控制總線(SDA+SDL)方便地實(shí)現(xiàn)，HDMI控制總線還稱為I2C 總線。校準(zhǔn)固定裝置504還包括用于到自校準(zhǔn)HDMI電纜502的物理連接的設(shè)備(未清楚 示出)；饋通連接518，用于將四個高速HDMI通道(8線)從輸出連接器510通過校準(zhǔn)固定 裝置504環(huán)接到自校準(zhǔn)HDMI電纜502的輸入連接器508 ;以及電源(未示出)，為自校準(zhǔn) HDMI電纜502和校準(zhǔn)控制器514提供電力。 簡要地，該布置的一個目的為，當(dāng)自校準(zhǔn)HDMI電纜502被插入到校準(zhǔn)固定裝置504 時一提供電力，就可以自動校準(zhǔn)自校準(zhǔn)HDMI電纜502 。
這通過下列步驟實(shí)現(xiàn) (a)將四個高速通道中的一個通道激活作為測試通道，另一個作為時鐘或采樣通 道。在HDMI電纜和增強(qiáng)裝置中存在四個相同的高速通道，其中一個通道通常(S卩，在HDMI 應(yīng)用中)被用作時鐘通道，而其他三個通道承載視頻信號。在校準(zhǔn)電纜時，將所有四個通道 考慮為是相同的，因此需要校準(zhǔn)所有四個通道。由此，在校準(zhǔn)期間借助于用作采樣通道的其 他通道中的一個通道來校準(zhǔn)測試通道，并同樣對該其他通道中的每一個通道重復(fù)該校準(zhǔn)過 程。 (b)用可編程的均衡器參數(shù)組編程測試通道的增強(qiáng)電路的均衡器。為了校準(zhǔn)每一
12個通道，通過循環(huán)檢查可編程均衡器參數(shù)組的所有排列，對于每一個排列測試通道的質(zhì)量， 以及在每次發(fā)現(xiàn)更優(yōu)的通道質(zhì)量時將當(dāng)前的排列加載到參數(shù)存儲器，來尋找到最佳可編程 的均衡器參數(shù)組。除了均衡器參數(shù)之外，可編程參數(shù)還可以包括其他參數(shù)，例如，對間去扭 斜參數(shù)(如果增強(qiáng)電路包括可編程對間去扭斜塊)。 (c)增強(qiáng)電路中的簡單的圖形產(chǎn)生器將測試通道上的重復(fù)測試圖形發(fā)送到電纜 中，測試圖形以M位的測試圖形循環(huán)重復(fù)。測試圖形應(yīng)包括分離的"0"位和分離的"1"位 以產(chǎn)生電纜在最差情況下的碼間干擾(ISI)。以該方式，"最佳"參數(shù)設(shè)定將顯現(xiàn)出來。
(d)對增強(qiáng)電路的采樣通道中的圖形產(chǎn)生器進(jìn)行編程以將時鐘通道上的時鐘圖形 發(fā)送到電纜，即，以測試圉形速率簡單交替的"l/0"圖形。由此可以用測試圖形或采樣圖形 便利地編程單獨(dú)的可編程圖形產(chǎn)生器。 (e)在通過電纜的往返之后，在電纜端部的增強(qiáng)裝置中接收回測試圖形和采樣圖 形作為接收的數(shù)據(jù)位和接收的采樣時鐘。 (f)通過可編程的可變延遲來延遲接收的采樣時鐘，并以該經(jīng)延遲的接收的采樣 時鐘的邊沿采樣接收的測試圖形的波形。通過測試圖形的重復(fù)循環(huán)，可以多次(例如，N次) 采樣相對于測試圖形的開始時刻的同樣的時間切片。如果在采樣點(diǎn)接收的測試位的波形為 可靠的(solid) "0"或"1"，則N個樣本中的每一個將分別為邏輯"0"或"1"。但是如果采 樣點(diǎn)鄰近測試圖形的位邊沿，抖動(jitter)和噪聲將導(dǎo)致采樣電路產(chǎn)生的邏輯"O"與"l" 的混合。當(dāng)在N個樣本的周期期間計數(shù)"1"的數(shù)目時，可靠的"1"或"0"將分別產(chǎn)生N或 0的計數(shù)；但是當(dāng)采樣鄰近位邊沿或采樣了噪聲信號時，會獲得在0與N之間的中間計數(shù)。 從單采樣點(diǎn)獲得的實(shí)際觀察的計數(shù)C被轉(zhuǎn)變?yōu)楸硎驹摬蓸狱c(diǎn)的信號清楚性的測量，其指示 了分別相對于希望的N或0的值的接近程度，即使不知道在該點(diǎn)處希望"l"還是希望"O"。
(g)通過變化經(jīng)延時的接收的時鐘的延遲，便可以確定測試圖形全部或一部分的 質(zhì)量。有效地，在計數(shù)每N個樣本之后變化該延遲，可以產(chǎn)生信號質(zhì)量的數(shù)值圖像(numeric picture)。此外，簡單地積累在測試圖形的一個位或多個位的周期中獲得的信號清楚性測 量C的值，可以給出信號質(zhì)量Q的估計。 (h)然而，在本發(fā)明的優(yōu)選實(shí)施例中，僅僅分析接收的測試圖形的分離的單個位的 邊沿，這允許確定位的持續(xù)時間(即，接收的脈沖寬度)，當(dāng)與傳送的測試圖形中相同位的 傳送的脈沖寬度相比時，便可以給出均衡性質(zhì)量的指示。 (i)對于增強(qiáng)電路的參數(shù)組的每一個排列，重復(fù)步驟(f)和(g)，并在增強(qiáng)電路的 參數(shù)存儲器中保持產(chǎn)生最佳匹配的脈沖寬度的參數(shù)設(shè)定，由此完成一個通道的校準(zhǔn)。
(j)對于每一個通道重復(fù)步驟(b)到(i)，直到校準(zhǔn)完增強(qiáng)裝置的所有四個高速通 道。 因?yàn)榭梢远啻蔚刂貜?fù)測試圖形并可以設(shè)定該可編程的延時以采樣測試圖形的相 同部分，在本發(fā)明的電纜校準(zhǔn)過程中隨時間進(jìn)行有效的過采樣，而不必在相同的位時間幀 (time frame)中產(chǎn)生許多過采樣時鐘相位。使用所提出的僅僅測量或評估脈沖寬度的方案 的該新方法比例如圖5的性能分析電路308更簡單，并需要更少的高速電路。圖5的性能 分析電路308的過采樣和重新計時電路316產(chǎn)生實(shí)時表示每一個接收的數(shù)據(jù)位的24-樣本 數(shù)字樣本信號332，而本發(fā)明提出的有效過采樣在時間上被伸長，使用頻閃(stroboscope) 原理在整個測試圖形的每一個重復(fù)期間僅獲得一個樣本。取代在訓(xùn)練功能318中并行評估
1324-樣本數(shù)字樣本信號332，可以在微控制器或FPGA中通過在小存儲器中記錄的樣本計數(shù) 來更緩慢地完成樣本評估。這利用了緊密間隔的延遲步驟和鄰近測試圖形和采樣時鐘的位 邊沿的固有抖動和噪聲來產(chǎn)生基于統(tǒng)計的計數(shù)，通過該計數(shù)可以容易地內(nèi)插實(shí)際的位邊沿 位置。 圖8示出了圖7的自校準(zhǔn)裝配500的自校準(zhǔn)(SC)增強(qiáng)裝置512與基礎(chǔ)電纜506、 校準(zhǔn)控制器514以及饋通連接518的框圖600。 SC增強(qiáng)裝置512包括四個相同的通道電路 602和校準(zhǔn)電路604。如圖8所示，選擇并激活通道電路602中的一個作為采樣通道606。 選擇并激活通道電路602中的另一個作為測試通道608。通道電路602中的任何一個可以 作為采樣通道606，并且每一個通道電路602可以被選擇為測試通道608。為了描述的目的， 圖8示出了幾個可能的配置中的一個作為實(shí)例。在校準(zhǔn)控制器514的控制下，所有的通道 電路602能夠被分別選擇為采樣通道606和測試通道608?？驁D600示出了每一個通道電 路602，以包括具有一個輸入和一個輸出的可編程增強(qiáng)電路612、具有一個輸出的圖形產(chǎn)生 器614、具有第一和第二輸入以及一個輸出的多路復(fù)用器616、以及具有一個輸入和一個輸 出的傳送電路618。校準(zhǔn)電路604包括具有一個輸入的采樣控制器620、具有一個輸出的 采樣電路622、采樣輸入624、以及測試數(shù)據(jù)輸入626、測試振蕩器(0SC)628以及具有雙向輸 入/輸出的12(:接口 630。為了清楚起見，在框圖600中沒有示出所有電路框的所有輸入和 輸出。 每一個通道電路602的傳送電路618的輸出通過饋通連接518被連接到基礎(chǔ)電纜 506的一端。基礎(chǔ)電纜506的另一端被連接到每一個通道電路602的可編程增強(qiáng)電路612 的輸入，該電纜提供了從每一個傳送電路618的輸出到同一通道電路602中的相應(yīng)的可編 程增強(qiáng)電路612的輸入的環(huán)回(loop-back)路徑。 在每一個通道電路602內(nèi)，可編程增強(qiáng)電路612的輸出被連接到多路復(fù)用器616 的第一輸入；圖形產(chǎn)生器614的輸出被連接到多路復(fù)用器616的第二輸入；多路復(fù)用器616 的輸出被連接到傳送電路618的輸入。 采樣接頭632(在當(dāng)前被激活作為采樣通道606的通道電路602的可編程增強(qiáng)電 路612的輸出上)被連接到采樣電路622的采樣輸入624。相似地，數(shù)據(jù)接頭634(在當(dāng)前 被激活作為測試通道608的通道電路602的可編程增強(qiáng)電路612的輸出上)被連接到采樣 電路622的測試數(shù)據(jù)輸入626。采樣電路622的輸出被連接到采樣控制器620的輸入。如 所示，采樣接頭632和數(shù)據(jù)接頭634分別被附著在采樣通道606和測試通道608中，以指示 可以用于校準(zhǔn)測試通道608的一個配置。當(dāng)校準(zhǔn)SC增強(qiáng)裝置512時，必須將每一個通道電 路602依次激活為測試通道608并校準(zhǔn)，而將其余的通道電路602中的任一個選擇為采樣 通道606。注意，用作采樣通道606的通道電路602不需要已經(jīng)被校準(zhǔn)，因?yàn)榧词乖陔娎|被 校準(zhǔn)之前，它也將承載足以用于校準(zhǔn)測試通道608的采樣時鐘。 使用多路復(fù)用器616選擇將通過每一個通道電路602的傳送電路618傳送的信 號。在圖8示出的校準(zhǔn)模式中，通過多路復(fù)用器616選擇圖形產(chǎn)生器614的輸出，并將其切 換到傳送電路618的輸入，如圖中的虛線所示。以該方式，對于當(dāng)前存在采樣接頭或數(shù)據(jù)接 頭(632或634)的這兩個通道電路602，增強(qiáng)的信號路徑從圖形產(chǎn)生器614，經(jīng)過多路復(fù)用 器616、傳送電路618、饋通連接518、基礎(chǔ)電纜506、可編程增強(qiáng)電路612延伸到達(dá)采樣電路 622。在將其激活為要校準(zhǔn)的測試通道608或作為采樣通道606之前，不考慮其他的通道電路602。 當(dāng)在任務(wù)模式時(圖8未示出)，S卩，當(dāng)使用自校準(zhǔn)HDMI電纜502將HDMI源連接 到HDMI接收機(jī)時，在與圖1相似的配置中，在每一個通道電路602中多路復(fù)用器616選擇 可編程增強(qiáng)電路612的輸出并將其切換到對應(yīng)的傳送電路618的輸入，由此提供從每個可 編程增強(qiáng)電路612的輸入延伸到對應(yīng)的傳送電路618的輸出的增強(qiáng)信號路徑。
圖9示出了圖8的校準(zhǔn)電路604的部件的更詳細(xì)的框圖，與圖8相同的參考標(biāo) 號表示相同的項(xiàng)目。采樣控制器620包括參數(shù)存儲器700、延時步長計數(shù)器(delay st印 counter) 702、 N計數(shù)器704、具有地址(A)和數(shù)據(jù)(D)輸入的小存儲器706、以及圖形長度 計數(shù)器708。采樣電路622包括可編程延遲器710，其作為二元控制延遲電路，并具有信號 輸入712，延遲的采樣脈沖輸出714、以及延遲編程輸入716 ;實(shí)施為采樣雙穩(wěn)態(tài)多諧振蕩器 (FF)的采樣電路部件718 ;以及實(shí)施為l-計數(shù)器的用于確定N個產(chǎn)生的樣本的值的平均值 的裝置720。 振蕩器628具有連接到通道電路602中的圖形產(chǎn)生器614和傳送電路618的時鐘 輸入(未示出)的輸出722。振蕩器628還被連接到以圖形長度計數(shù)器708為開始的計數(shù) 器鏈。振蕩器628驅(qū)動圖形長度計數(shù)器708的時鐘輸入。圖形長度計數(shù)器708的輸出(可 以為進(jìn)位輸出(carry-output)或最重要的位)驅(qū)動N分計數(shù)器(Divide-By-N Counter) (N-Counter)704的時鐘輸入。N分計數(shù)器704的輸出(可以為進(jìn)位輸出(carry-output) 或最重要的位)驅(qū)動延遲步長計數(shù)器702(用于改變可編程的延遲的裝置)的時鐘輸入以 及存儲器706的時控寫輸入。延遲步長計數(shù)器702的輸出驅(qū)動可編程延遲器710的延遲編 程輸入716、以及存儲器706的地址輸入(A)。 可編程延遲器710的信號輸入712從激活的采樣通道606中的采樣接頭632接收 采樣時鐘信號，通過該時鐘信號，可編程延遲器710產(chǎn)生延遲的采樣脈沖714，用于驅(qū)動采 樣FF718的時鐘輸入和1-計數(shù)器720的時鐘輸入。采樣FF718的D輸入從激活的測試通道 608中的數(shù)據(jù)接頭634接收數(shù)據(jù)信號。在圖9中未示出采樣接頭和數(shù)據(jù)接頭激活器(選擇 器)，該激活器用于在校準(zhǔn)控制器514(用于在延遲步長之間內(nèi)插的裝置)的控制下將相應(yīng) 的接頭附著到適宜的通道電路602。采樣FF718的Q輸出驅(qū)動1_計數(shù)器720的使能(EN) 輸入，并且當(dāng)受到N-計數(shù)器704的輸出的時控時，l-計數(shù)器720的二元內(nèi)容(l計數(shù))作為 數(shù)據(jù)被發(fā)送到存儲器706。由延遲步長計數(shù)器702的輸出尋址存儲器706，由此為每一個延 遲步長存儲1計數(shù)，以便隨后用于校準(zhǔn)控制器514分析。 fC接口 630提供連接到校準(zhǔn)控制器514(圖8)的雙向I2C總線516與內(nèi)部控制 總線724之間的鏈接。內(nèi)部控制總線724提供到自校準(zhǔn)增強(qiáng)裝置512的控制訪問以編程通 道電路602中的圖形產(chǎn)生器614，和通過參數(shù)存儲器700到可編程增強(qiáng)電路612的控制訪 問。在圖9中未示出同樣經(jīng)過內(nèi)部控制總線724到達(dá)的計數(shù)器(702、704、706、720)和存儲 器706的復(fù)位信號。存儲器706的輸出被耦合到內(nèi)部控制總線724。 為了有助于描述自校準(zhǔn)增強(qiáng)裝置512及其校準(zhǔn)電路604的描述，引入了時序圖組 和流程圖組。 圖10示出了時序圖800，其示例了自校準(zhǔn)增強(qiáng)裝置512的波形實(shí)例，包括的波形 有包括傳送的單獨(dú)的"l"位814的傳送的測試圖形802、傳送的采樣圖形804、分別包括接 收的單獨(dú)的"l"位816和該位的上升邊沿與下降邊沿Tl和T2的接收的測試圖形8Q6、接收的采樣圖形808、延時的采樣時鐘810的部分序列、以及延時的采樣時鐘810的序列的緊湊 表不(compact representation) 812。 傳送的測試圖形802表示由測試圖形產(chǎn)生器614產(chǎn)生并由測試通道608傳送的信 號。傳送的測試圖形802被設(shè)計為使圖形平衡，并通過至少兩個連續(xù)的"0"位分離單獨(dú)的 "1"位814，使得在電纜中引入的任何碼間干擾(ISI)可以對單獨(dú)的"1"位814產(chǎn)生強(qiáng)的影 響。在校準(zhǔn)測試通道608時，調(diào)節(jié)可編程增強(qiáng)電路612直到接收的單獨(dú)的"1"位816的形 狀盡可能地接近傳送的單獨(dú)的"l"位814的形狀，由此最優(yōu)地補(bǔ)償ISI或由基礎(chǔ)電纜506 引入的其他損害。 傳送的采樣圖形804為由測試圖形產(chǎn)生器614產(chǎn)生并在采樣通道606中傳送的信 號的另一表示。傳送的采樣圖形804被設(shè)計為模仿這樣的簡單方波，該簡單方波具有與傳 送的測試圖形802的單獨(dú)的"l"位的邊沿一致或近似的上升邊沿。 傳送的測試圖形802和傳送的采樣圖形804僅僅為由校準(zhǔn)控制器514編程到測試 圖形產(chǎn)生器614中的圖形的實(shí)例。 接收的測試圖形806的波形表示在測試通道608中的數(shù)據(jù)接頭634處接收的信 號，接收的采樣圖形808表示在采樣通道606中的采樣接頭632處接收的信號。后一信號 (808)出現(xiàn)在可編程延遲器710的信號輸入712處(圖9)。在圖10中未示出發(fā)送和接收的 信號之間的精確的時序關(guān)系。雖然近乎同步地發(fā)出傳送的測試和采樣圖形802和804(由 公共時鐘(振蕩器628，圖8)產(chǎn)生)，但由于傳輸通過電纜的結(jié)果，接收的測試和采樣圖形 806和808被延遲并且彼此間是扭斜的。 延遲的采樣時鐘810的序列中的每一個示出了，對于采樣時鐘圖形808的N個連 續(xù)重復(fù)，可編程的延遲器710的延時的采樣脈沖714(圖9)的不同的代表性相位。雖然在 這里的同一個圖中一起示出，但延遲的采樣時鐘的810并不在同一個時間幀中；而是，在被 另一個相位取代之前，每一個都重復(fù)N次。 延遲的采樣時鐘810的序列的緊湊表示812僅示出了延遲的采樣時鐘810的激活 (正)邊沿。這示例了在一段時長內(nèi)發(fā)生的相同的(重復(fù))測試圖形的真實(shí)過采樣。
圖11示出了邊沿采樣圖850，其示例了圖10的波形的經(jīng)放大的部分，也就是包括 具有前緣T1的接收的單獨(dú)的"1"位816的接收的測試圖形806，以及包括采樣脈沖"a"到 "e"的延時的采樣時鐘810的序列的緊湊表示812。邊沿采樣圖850還包括同樣標(biāo)示為"a" 到"e"的鐘形曲線序列852。鐘形曲線852a到852e中的每一個示例了，對應(yīng)的延遲采樣時 鐘810a到852e中的每一個由于抖動和噪聲而典型地隨時間擴(kuò)展。鐘形曲線還包括由采樣 雙穩(wěn)態(tài)多諧振蕩器(FF)718(圖9)稍微不精確地采樣接收的單獨(dú)的"l"位816而造成的類 似的效果。因?yàn)樯婕案哳l，每一個鐘形曲線852的寬度在該圖中表現(xiàn)為很大。接收的單獨(dú) 的"l"位816的時長典型地為約500皮秒(pS)的量級，延遲的采樣時鐘的810的間隔，即， 可編程的延遲器710的分辨率為約10到50pS的量級。邊沿采樣圖850還包括采樣計數(shù)表 854。用"a"到"e"標(biāo)記水平軸，并且豎直軸代表從0到N的標(biāo)度。采樣計數(shù)圖854中的 實(shí)心方塊表示分別以每一個采樣脈沖"a"到"e" N次采樣接收的單獨(dú)的"1"位816之后的 l-計數(shù)器720(圖9)的內(nèi)容。"a"的"l"采樣計數(shù)為0(零)，由于在接收的測試圖形806 的波形仍為邏輯"O"時進(jìn)行采樣(在接收的單獨(dú)的"1"位816之前)；相似地，"e"的"l" 采樣計數(shù)為N，由于在接收的單獨(dú)的"1"位816的波形為邏輯"l"時進(jìn)行采樣；而采樣計數(shù)"b"、"c"以及"d"每一個都具有在0與N之間的中間值，因?yàn)檠亟邮盏膯为?dú)的"l"位816的 上升邊沿的斜坡采樣該接收的單獨(dú)的"1"位816的波形。例如，"c"的鐘形曲線示出了統(tǒng)計 上略小于一半的樣本將報告"O"(低于采樣雙穩(wěn)態(tài)多諧振蕩器(FF)718的假設(shè)的"0"/ "1" 閾值)由此不被計數(shù)，而略多于一半的樣本將報告"l"。相應(yīng)地，"c"的"l"計數(shù)是中間的。 每一個"1"計數(shù)表示在可編程延遲器710的延遲步長處的信號電平的平均測量。通過沿斜 坡內(nèi)插"1"計數(shù)，可以在鄰近斜坡采樣接收的單獨(dú)的"1"位816的波形之后估計斜坡T1的 實(shí)際邊沿。 由此，可以通過確定在"O"- "l"過渡(圖11示出的T1)時的相對位置，相似地
確定在"l"- "O"過渡(T2)時的相對位置，并減去二者，來估計該接收的單獨(dú)的"1"位816
的脈沖寬度。在失真時，該信號寬度不等于傳送的單獨(dú)的"1"位814的(已知的)脈沖寬
度。校準(zhǔn)的任務(wù)只是簡單地改變可編程增強(qiáng)電路612的參數(shù)直到二者盡可能接近或相同。 圖12示出了圖7的自校準(zhǔn)裝配500的校準(zhǔn)過程的總流程圖900，包括以下步驟 902 :"選擇第一測試通道"； 904 :"選擇采樣通道"； 906 :"校準(zhǔn)選擇的測試通道"； 908 :確定是否是"最后的測試通道？"；以及 910 :"選擇下一個測試通道"。 上層流程圖900反映了這樣的事實(shí)，在自校準(zhǔn)HDMI電纜502中存在將校準(zhǔn)的四個 高速通道。在步驟902 "選擇第一測試通道"中任意選擇第一通道電路602作為測試通道 608之后，在步驟904 "選擇采樣通道"中將不同的通道電路602選擇為采樣通道606。在 接下來的步驟906 "校準(zhǔn)選擇的測試通道"中校準(zhǔn)測試通道608。只要該通道不是最后的測 試通道(來自下面的步驟908 "最后的測試通道？"的結(jié)果為"否")，在步驟910 "選擇下 一個測試通道"中選擇下一個測試通道。重復(fù)步驟904到910，直到校準(zhǔn)完所有的通道電路 602 (來自步驟908 "最后的測試通道？"的結(jié)果為"是")。
圖13示出了圖12的步驟906 :"校準(zhǔn)選擇的測試通道"的擴(kuò)展，包括以下步驟 1002 :"設(shè)定最佳誤差=max，并選擇第一參數(shù)組" 1004 :"設(shè)定當(dāng)前參數(shù)"； 1006 :"測試選擇的測試通道"； 1008 :確定是否"PW誤差小于最佳誤差"； 1010 :"設(shè)定最佳參數(shù)=當(dāng)前參數(shù)，并設(shè)定最佳誤差=PW誤差"；
1012 :確定是否這是"最后的參數(shù)組？"；
1014 :"在參數(shù)存儲器中存儲最佳參數(shù)"；以及
1016 :"選擇下一個參數(shù)組"。
—個通道(選擇的測試通道)的校準(zhǔn)集中在通過設(shè)定可編程增強(qiáng)電路612的參
數(shù)將脈沖寬度(PW)誤差減小到最小值。PW誤差被定義為傳送的位(傳送的單獨(dú)的"l"位
814)的已知脈沖寬度與接收的單獨(dú)的"1"位816的脈沖寬度之間的絕對差。 在步驟1002 "設(shè)定最佳誤差=max，并選擇第一參數(shù)組"中初始化一個通道(選擇
的測試通道)的校準(zhǔn)時，限定"最佳誤差"并將其設(shè)定到高值，以及將可編程增強(qiáng)電路612的
第一組參數(shù)設(shè)定為當(dāng)前參數(shù)。道，即，確定接收的單獨(dú) 的"1"位816的脈沖寬度誤差。脈沖寬度誤差表示可編程增強(qiáng)電路612在均衡性或補(bǔ)償其 他電纜缺陷方面的性能。如果發(fā)現(xiàn)PW誤差小于預(yù)先建立的最佳誤差(來自步驟1008 "PW 誤差小于最佳誤差"的結(jié)果為"是")，在步驟IOIO "設(shè)定最佳參數(shù)=當(dāng)前參數(shù)，并設(shè)定最佳 誤差=PW誤差"中將當(dāng)前參數(shù)記錄為"最佳參數(shù)"并將PW誤差記錄為最佳誤差，否則跳過 步驟1010。如果確定已經(jīng)使用了所有參數(shù)組(來自步驟1012 "最后的參數(shù)組？"的結(jié)果為 "是")，在步驟1014 "在參數(shù)存儲器中存儲最佳參數(shù)"中將最佳參數(shù)永久地存儲在參數(shù)存儲 器中，完成該通道的校準(zhǔn)，否則(來自步驟1012的結(jié)果為"否")在步驟1016 "選擇下一個 參數(shù)組"中選擇下一個參數(shù)組，以上述的步驟1004開始用新的當(dāng)前參數(shù)測試通道。優(yōu)選地， 通過校準(zhǔn)固定裝置504的校準(zhǔn)控制器514(圖7和8)執(zhí)行步驟1014"在參數(shù)存儲器中存儲 最佳參數(shù)"，校準(zhǔn)控制器504通過鏈路516和I2C接口 630 (圖8和9)訪問參數(shù)存儲器700。
圖14示出了圖13的步驟1006 :"測試選擇的測試通道"的擴(kuò)展，其包括以下步驟
1102 :"將采樣通道的圖形產(chǎn)生器設(shè)定到第一位置"；
1104 :"進(jìn)行通道測試并獲得Tl"; 1106 :"將采樣通道的圖形產(chǎn)生器設(shè)定到第二位置"；
1108 :"進(jìn)行通道測試并獲得T2";以及
1110 :"計算PW誤差"。 測試選擇的測試通道608等價于用當(dāng)前的設(shè)定參數(shù)獲得脈沖寬度(PW)誤差。在 第一步驟1102 "將采樣通道的圖形產(chǎn)生器設(shè)定到第一位置"中，如此編程采樣通道606(圖 8)的圖形產(chǎn)生器614，使得傳送的采樣圖形804的采樣(正向)邊沿出現(xiàn)在傳送的單獨(dú)的 "1"位814的上升邊沿之前。這是圖10中示出的位置，并允許延遲的采樣時鐘810覆蓋接 收的單獨(dú)的"1"位816的上升邊沿(在Tl)。 在接下來的步驟1104 "進(jìn)行通道測試并獲得Tl"中，測試通道(下面的圖15)以 獲得接收的單獨(dú)的"1"位816的上升邊沿的相對時間Tl的估計。 在步驟1106 "將采樣通道的圖形產(chǎn)生器設(shè)定到第二位置"中，如此編程采樣通道 606 (圖8)的圖形產(chǎn)生器614，使得傳送的采樣圖形804的采樣(正向)邊沿出現(xiàn)在傳送的 單獨(dú)的"1"位814的下降邊沿之前。該位置允許延遲的采樣時鐘810覆蓋接收的單獨(dú)的"1" 位816的下降邊沿(在T1)。如果可編程延遲器710的范圍足以覆蓋兩個邊沿T1和T2，便 不需要步驟1106。 在接下來的步驟1104"進(jìn)行通道測試并獲得T2"中，重新測試通道，這時可以獲得 接收的單獨(dú)的"1"位816的下降邊沿的相對時間T2的估計。然后，在步驟1110 "計算PW 誤差"中，用傳送的單獨(dú)的"l"位814的已知的傳送的脈沖寬度(TPW)減去Tl與T2的差， 來簡單地計算脈寬誤差，即，PW誤差二 (TPW-(T2-T1))的絕對值。 圖15示出了通道測試1200的流程圖，其是圖14的步驟1104"進(jìn)行通道測試并獲
得Tl"和1108 "進(jìn)行通道測試并獲得T2"中的每一個的擴(kuò)展，包括以下步驟 1202 :"選擇第一延遲步長"； 1204 :"設(shè)定延遲步長"； 1206 :"采樣測試通道N次并計數(shù)1"; 1208 :"存儲計數(shù)[延遲步長]";
1210 :確定當(dāng)前延遲步長是否為"最后的延遲步長？"；
1212 :"計算邊沿位置"；以及
1214 :"選擇下一個延遲步長"。 在通道測試1200中，如下確定接收的單獨(dú)的"l"位816的邊沿的位置 在步驟1202 "選擇第一延遲步長"中將延遲步長計數(shù)器702 (圖9)初始化到第一
延遲步長； 在步驟1204 "設(shè)定延遲步長"中通過延遲步長計數(shù)器702設(shè)定可編程延遲器710 的延遲； 在步驟1206 "采樣測試通道N次并計數(shù)1 "中，采樣雙穩(wěn)態(tài)多諧振蕩器718以可編 程延遲器710的延遲的采樣脈沖714采樣接收的測試圖形806。在測試圖形(在圖形長度 計數(shù)器708中計數(shù)圖形長度)的N個連續(xù)循環(huán)中獲得多個N樣本，并在N循環(huán)中的每一個 循環(huán)中如果樣本為邏輯"l"，便遞增1-計數(shù)器720 ; 在根據(jù)N-計數(shù)器704的確定已經(jīng)收集了 N個樣本之后，在步驟1208 "存儲計數(shù) [延遲步長]"中，將在1-計數(shù)器720中積累的"l"計數(shù)存儲在存儲器706中的由延遲步長 索引的地址處。 如果接下來確定了已經(jīng)應(yīng)用了所有延遲步長(來自步驟1210"最后的延遲步長？"
的結(jié)果為"是")，通過由每一個延遲步長獲得的并位于存儲器706中的"1"計數(shù)來計算邊
沿位置。否則(來自步驟1210 "最后的延遲步長？"的結(jié)果為"否")，在步驟1214 "選擇
下一個延遲步長"中通過遞增延遲步長計數(shù)器702來選擇下一個延遲步長。 優(yōu)選地，通過校準(zhǔn)固定裝置504的校準(zhǔn)控制器514(圖7和8)執(zhí)行邊沿位置的計
算，校準(zhǔn)控制器504通過鏈路516和I2C接口 630 (圖8和9)訪問存儲器706。 本發(fā)明的實(shí)施例與現(xiàn)有技術(shù)中使用的現(xiàn)有方法相比具有下列優(yōu)點(diǎn)。它提供了增強(qiáng)
的HDMI電纜的自校準(zhǔn)方法而不需要外部高速測試設(shè)備，因?yàn)樵谠鰪?qiáng)裝置中構(gòu)建了測試圖
形產(chǎn)生和檢測，通過微控制器或FPGA執(zhí)行的簡單的控制電路足以通過相對低速的I2C總線
(其是HDMI規(guī)范的一部分)進(jìn)行校準(zhǔn)過程。因此可以獲得顯著的經(jīng)濟(jì)性。 雖然參照增強(qiáng)的HDMI電纜描述了本發(fā)明的實(shí)施例，但根據(jù)其他標(biāo)準(zhǔn)的增強(qiáng)的高
速電纜同樣可以從本發(fā)明獲益。 雖然詳細(xì)描述了本發(fā)明的實(shí)施例，但對本領(lǐng)域的技術(shù)人員顯而易見的是，在下列 權(quán)利要求的范圍內(nèi)可以對實(shí)施例進(jìn)行改變和修改。
權(quán)利要求
一種用于校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的系統(tǒng)，所述高速電纜包括多個高速通道、低速控制總線、輸入連接器以及輸出連接器，所述系統(tǒng)包括校準(zhǔn)固定裝置，包括用于將所述高速通道從所述輸出連接器環(huán)接到所述輸入連接器的饋通連接；校準(zhǔn)控制裝置，被連接到所述低速控制總線，用于校準(zhǔn)所述高速通道。
2. 根據(jù)權(quán)利要求l的系統(tǒng)，其中所述高速電纜為高清多媒體接口 (HDMI)電纜。
3. 根據(jù)權(quán)利要求1的系統(tǒng)，其中所述增強(qiáng)裝置包括多個通道電路，每一個用于增強(qiáng)所述高速通道中的對應(yīng)的一個，每一個通道電路包括圖形產(chǎn)生器和響應(yīng)于可編程的參數(shù)的可編程增強(qiáng)電路；低速控制總線接口 ，聯(lián)結(jié)所述低速控制總線用于控制每一個通道電路的所述圖形產(chǎn)生器；采樣電路，用于采樣所述可編程增強(qiáng)電路的輸出；以及采樣控制電路，用于監(jiān)視所述采樣電路和設(shè)定所述可編程的參數(shù)。
4. 根據(jù)權(quán)利要求3的系統(tǒng)，其中每一個通道電路包括多路復(fù)用器，所述多路復(fù)用器用于擇一地選擇任務(wù)模式下所述可編程增強(qiáng)電路的輸出或校準(zhǔn)模式下所述圖形產(chǎn)生器的輸出，所述任務(wù)模式對應(yīng)于所述高速電纜的正常使用，所述校準(zhǔn)模式保留用于校準(zhǔn)所述增強(qiáng)裝置。
5. 根據(jù)權(quán)利要求4的系統(tǒng)，其中所述采樣電路包括可編程延遲器，用于延遲所述可編程增強(qiáng)電路中的第一選擇的可編程增強(qiáng)電路的輸出；采樣電路部件，用于在所述第一選擇的可編程增強(qiáng)電路的延時的輸出的時控下從所述可編程增強(qiáng)電路中的第二選擇的可編程增強(qiáng)電路的輸出產(chǎn)生樣本，其中所述樣本具有"O"和"l"的值；以及用于確定N個產(chǎn)生的樣本的平均值的裝置；以及其中所述采樣控制電路包括裝置，用于以預(yù)定的延遲步長改變所述可編程延遲器并為每一個延遲步長確定N個產(chǎn)生的樣本的平均值；以及存儲器，用于在每一個延遲步長之后存儲所述平均值。
6. 根據(jù)權(quán)利要求5的系統(tǒng)，其中所述校準(zhǔn)控制裝置包括用于使用所述存儲的平均值在所述預(yù)定的延遲步長之間內(nèi)插的裝置。
7. 根據(jù)權(quán)利要求l的系統(tǒng)，其中所述校準(zhǔn)控制裝置為微控制器。
8. 根據(jù)權(quán)利要求l的系統(tǒng)，其中所述校準(zhǔn)控制裝置為現(xiàn)場可編程陣列。
9. 一種耦合到高速電纜的增強(qiáng)裝置，所述高速電纜包括多個高速通道和低速控制總線，所述增強(qiáng)裝置包括多個通道電路，每一個用于增強(qiáng)所述高速電纜的對應(yīng)的高速通道，每一個通道電路包括圖形產(chǎn)生器和響應(yīng)于可編程的參數(shù)的可編程增強(qiáng)電路；低速控制總線接口，用于控制每一個通道電路的所述圖形產(chǎn)生器；采樣電路，用于采樣所述可編程增強(qiáng)電路的輸出；以及采樣控制電路，用于監(jiān)視所述采樣電路和設(shè)定所述可編程的參數(shù)。
10. 根據(jù)權(quán)利要求9的增強(qiáng)裝置，其中每一個通道電路包括多路復(fù)用器，所述多路復(fù)用器用于擇一地選擇任務(wù)模式下所述可編程增強(qiáng)電路的輸出或校準(zhǔn)模式下所述圖形產(chǎn)生器的輸出，所述任務(wù)模式對應(yīng)于所述高速電纜的正常使用，所述校準(zhǔn)模式保留用于校準(zhǔn)所述增強(qiáng)裝置。
11. 根據(jù)權(quán)利要求io的增強(qiáng)裝置，其中，所述采樣電路包括可編程延遲器，用于延遲所述可編程增強(qiáng)電路中的第一選擇的可編程增強(qiáng)電路的輸出；采樣電路部件，用于在所述第一選擇的可編程增強(qiáng)電路的延時的輸出的時控下從所述可編程增強(qiáng)電路中的第二選擇的可編程增強(qiáng)電路的輸出產(chǎn)生樣本，其中所述樣本具有"O"和"l"的值；以及用于確定N個產(chǎn)生的樣本的平均值的裝置；以及所述采樣控制電路包括裝置，用于以確定的延遲步長改變所述可編程延遲器并為每一個延遲步長確定N個產(chǎn)生的樣本的平均值；以及存儲器，用于在每一個延遲步長之后存儲所述平均值。
12. —種用于校準(zhǔn)嵌入在高速電纜中的增強(qiáng)裝置的方法，所述高速電纜承載多個高速通道和低速控制總線，并包括輸入連接器和輸出連接器，所述方法包括以下步驟(a) 將所述高速通道從所述輸出連接器環(huán)接到所述輸入連接器；(b) 從所述高速通道中選擇測試通道；(C)從剩余的高速通道中選擇采樣通道；(d) 校準(zhǔn)所述測試通道；以及(e) 重復(fù)所述步驟(b)到(d)直到校準(zhǔn)所有的高速通道。
13. 根據(jù)權(quán)利要求12的方法，其中校準(zhǔn)所述測試通道包括以下步驟(f) 選擇并設(shè)定所述增強(qiáng)裝置的參數(shù)組；(g) 用所選擇的參數(shù)組測試所述測試通道以獲得指示所述增強(qiáng)裝置的性能的脈沖寬度誤差，較低的誤差指示較佳的性能；(h) 選擇不同的參數(shù)組；以及(i) 重復(fù)所述步驟(g)和(h)直到最小化所述脈沖寬度誤差。
14. 根據(jù)權(quán)利要求13的方法，其中測試所述測試通道包括以下步驟(j)通過所述測試通道發(fā)送包括傳送的脈沖的重復(fù)的測試圖形；(k)通過所述采樣通道發(fā)送與所述重復(fù)的測試圖形同步的重復(fù)的采樣圖形；(1)通過環(huán)接的電纜從所述測試通道和所述采樣通道分別接收接收的測試圖形和接收的采樣圖形；(m)用所述接收的采樣圖形采樣所述接收的測試圖形以獲得所述接收的測試圖形的接收的脈沖的上升和下降邊沿的相對時間；(n)通過所述相對時間的差來計算所述接收的脈沖的脈沖寬度；以及(o)計算所述脈沖寬度誤差作為所述傳送的脈沖與所述接收的脈沖的脈沖寬度之間的絕對差。
15. 根據(jù)權(quán)利要求14的方法，其中所述步驟(m)包括以下步驟(P)通過可編程延遲器來延遲所述接收的采樣圖形以獲得延遲的采樣脈沖；(q)用所述延遲的采樣脈沖N次采樣所述接收的測試圖形以根據(jù)所述接收的測試圖形的電平產(chǎn)生"0"和"l"樣本；(r)計數(shù)所述"l"樣本；(s)在存儲器中存儲所述"l"樣本的計數(shù)和所述延遲；(t)對于不同的延遲，重復(fù)所述步驟(p)到(S);(U)通過所存儲的延遲和所存儲的樣本計數(shù)來計算上升和下降邊沿的相對時間。
16. —種通過使用采樣脈沖來估計接收的信號中的脈沖邊沿的位置的方法，包括以下步驟(1) 通過可編程延遲器來延遲所述采樣脈沖以獲得延遲的采樣脈沖；(2) 用所述延遲的采樣脈沖N次采樣所述接收的信號以根據(jù)所述接收的信號的電平產(chǎn)生"0"禾P "l"樣本；(3) 計數(shù)所述"l"樣本；(4) 在存儲器中存儲所述"l"樣本的計數(shù)和所述延遲；(5) 對于不同的延遲，重復(fù)所述步驟(1)到(5);(6) 通過所存儲的延遲和所存儲的樣本計數(shù)來計算所述脈沖邊沿的時間。
全文摘要
HDMI電纜會呈現(xiàn)依賴頻率的信號衰減、碼間干擾以及對間扭斜。與電纜集成的增強(qiáng)裝置可以補(bǔ)償電纜的該缺陷。描述了具有增強(qiáng)裝置的自校準(zhǔn)電纜，其中在自校準(zhǔn)過程中最優(yōu)地設(shè)置控制所述增強(qiáng)裝置的響應(yīng)的參數(shù)，其中所述自校準(zhǔn)過程包括通過包含校準(zhǔn)控制裝置的校準(zhǔn)固定裝置將所述增強(qiáng)的電纜環(huán)接到其自身。所述增強(qiáng)裝置包括圖形產(chǎn)生器和采樣電路。在用作采樣通道的其他通道中的一個通道的幫助下，單獨(dú)測試和校準(zhǔn)電纜的每一個高速通道。
文檔編號H04L1/20GK101765994SQ200880100471
公開日2010年6月30日 申請日期2008年7月25日 優(yōu)先權(quán)日2007年7月25日
發(fā)明者G·D·古斯里, J·A·基恩, J·M·霍蘭 申請人:雷德米爾技術(shù)有限公司