專利名稱：一種雙ip接口的視頻監(jiān)控多路編解碼系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種雙IP接口的視頻監(jiān)控多路編解碼系統(tǒng)，屬于網(wǎng)絡(luò) 數(shù)字視頻監(jiān)控技術(shù)領(lǐng)域。
背景技術(shù)：
隨著計(jì)算機(jī)技術(shù)、網(wǎng)絡(luò)技術(shù)和多媒體技術(shù)的發(fā)展，視頻監(jiān)控系統(tǒng)正朝 著數(shù)字化、網(wǎng)絡(luò)化的方向發(fā)展，數(shù)字化視頻監(jiān)控系統(tǒng)逐漸占據(jù)了市場(chǎng)，數(shù) 字視頻監(jiān)控技術(shù)也得到迅猛發(fā)展，同時(shí)伴隨以太網(wǎng)傳輸帶寬的增加，人們
對(duì)數(shù)字視頻編解碼設(shè)備提出了更高的要求，包括多路視頻接入(或輸出)； 千兆以太網(wǎng)接入；單點(diǎn)或組播發(fā)送方式；可靠靈活的控制和信息反饋。
視頻監(jiān)控的實(shí)時(shí)性決定了必須以流媒體技術(shù)實(shí)現(xiàn)視頻傳輸服務(wù)，關(guān)鍵 是解決數(shù)字視頻壓縮、編碼和傳輸技術(shù)問(wèn)題。數(shù)字視頻編解碼的目標(biāo)是實(shí) 現(xiàn)高壓縮比、適應(yīng)從窄帶到寬帶的網(wǎng)絡(luò)寬度、低延遲和高質(zhì)量。
目前現(xiàn)有的絕大多數(shù)網(wǎng)絡(luò)數(shù)字視頻監(jiān)控設(shè)備每傳輸一路視頻信號(hào)需 要交換機(jī)提供一個(gè)以太網(wǎng)接口 ，如果需要幾十路的視頻信號(hào)輸出就需要連 接幾十路交換機(jī)接口，所需的交換機(jī)數(shù)量非常多，導(dǎo)致成本增加、維護(hù)困 難；如果要實(shí)現(xiàn)大范圍的遠(yuǎn)程監(jiān)控，硬件成本更是高昂。
另外，在現(xiàn)有的視頻監(jiān)控設(shè)備所采用的單機(jī)單板的方式往往還會(huì)造成 系統(tǒng)模塊化程度不夠，系統(tǒng)控制和配置不夠靈活方便，給維護(hù)和檢修帶來(lái) 困難；再有，其控制部分都是與視頻流共用同一 IP通道不利于控制命令 的及時(shí)響應(yīng)，那么在^L頻業(yè)務(wù)流傳輸量大的情況下，對(duì)控制流的響應(yīng)會(huì)延 時(shí)甚至丟失，使可靠性下降，對(duì)視頻監(jiān)控的可控、可管理、大規(guī)模運(yùn)營(yíng)是 非常不利的。
發(fā)明內(nèi)容
本實(shí)用新型的主要目的是針對(duì)現(xiàn)有技術(shù)的不足提出一種具有雙IP接 口多路視頻監(jiān)控編解碼系統(tǒng)，通過(guò)視頻編碼模塊接入多路模擬視頻信號(hào)， IP主控模塊將接收的視頻流經(jīng)過(guò)時(shí)分復(fù)用打包，將打包后的數(shù)據(jù)通過(guò)一個(gè)IP 口將視頻數(shù)據(jù)發(fā)送到以太網(wǎng)；根據(jù)用戶指令，IP主控模塊將從以太 網(wǎng)接收數(shù)據(jù)，反向分離解析出多路視頻流后，經(jīng)視頻解碼模塊解壓還原成 模擬視頻信號(hào)至顯示設(shè)備。
本實(shí)用新型的目的是通過(guò)如下技術(shù)方案實(shí)現(xiàn)的 一種雙IP接口的視頻 監(jiān)控多路編解碼系統(tǒng)，包括
至少一視頻編碼模塊，用于將模擬視頻信號(hào)壓縮編碼成數(shù)字視頻信 號(hào)；至少一視頻解碼模塊，用于將數(shù)字視頻信號(hào)解壓縮還原成模擬視頻信 號(hào)；
一雙IP主控模塊連接于所述視頻編碼模塊，其包含一多路數(shù)字視頻 流復(fù)用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP接 口 ，從而使圖像流與控制流在物理和邏輯上彼此獨(dú)立地通過(guò)上述第一和二 IP接口分別傳輸；
另一雙IP主控模塊連接于所述視頻解碼模塊，其包含一多路數(shù)字視 頻流解復(fù)用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP 接口 ，從而使圖像流與控制流在物理和邏輯上彼此獨(dú)立地通過(guò)上述第一和 二 IP接口分別傳輸。
所述命令解析模塊支持WEB方式訪問(wèn)。
所述第一 IP接口為千兆以太網(wǎng)接口、百兆以太網(wǎng)接口或十兆以太網(wǎng) 接口 ；所述第二 IP接口為百兆以太網(wǎng)接口或十兆以太網(wǎng)接口 。 一種適用于視頻監(jiān)控的雙IP接口多路視頻編碼系統(tǒng)，包括 至少一視頻編碼模塊，用于將模擬視頻信號(hào)壓縮編碼成數(shù)字視頻信
號(hào)；
一雙IP主控模塊連接于所述視頻編碼模塊，其包含一多路數(shù)字視頻 流復(fù)用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP接 口 ，從而使圖像流與控制流在物理和邏輯上彼此獨(dú)立地通過(guò)上述第一和二 IP接口分別傳輸。
所述命令解析模塊支持WEB方式訪問(wèn)。
所述第一 IP "l妄口為千兆以太網(wǎng)^t妄口 、百兆以太網(wǎng)"^妾口或十兆以太網(wǎng) 接口；所述第二 IP接口為百兆以太網(wǎng)接口或十兆以太網(wǎng)接口。 一種適用于視頻監(jiān)控的雙IP接口多路視頻解碼系統(tǒng)，包括 至少一視頻解碼模塊，用于將數(shù)字視頻信號(hào)解壓縮還原成模擬視頻信
號(hào)；一雙IP主控模塊連接于所述視頻解碼模塊，其包含一多路數(shù)字視頻 流解復(fù)用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP 接口 ，從而使圖像流與控制流在物理和邏輯上彼此獨(dú)立地通過(guò)上述第一和 二 IP接口分別傳輸。
所述命令解析模塊支持WEB方式訪問(wèn)。
所述第一 IP接口為千兆以太網(wǎng)接口 、百兆以太網(wǎng)接口或十兆以太網(wǎng) 接口；所述第二 IP"^妄口為百兆以太網(wǎng)接口或十兆以太網(wǎng)4妄口 。
本實(shí)用新型將接收到的模擬視頻數(shù)據(jù)經(jīng)過(guò)多路復(fù)用壓縮打包后，再通 過(guò)IP接口傳送到互聯(lián)網(wǎng)，多路接入只需要兩個(gè)交換機(jī)接口 ，大量節(jié)省硬 件成本，同時(shí)本實(shí)用新型的主控模塊中將視頻業(yè)務(wù)流和控制流分開(kāi)處理， 并分別使用兩個(gè)IP 口，使視頻流和控制流在物理和邏輯上彼此獨(dú)立增加 了系統(tǒng)的穩(wěn)定性、可靠性和靈活性。


圖1是本實(shí)用新型多路視頻編解碼系統(tǒng)的結(jié)構(gòu)框圖2是本實(shí)用新型雙IP接口多路視頻編碼子系統(tǒng)的結(jié)構(gòu)框圖3是本實(shí)用新型雙IP接口多路視頻解碼子系統(tǒng)的結(jié)構(gòu)框圖4是本實(shí)用新型雙IP主控模塊的千兆主控模塊的結(jié)構(gòu)框圖；以及
圖5是本實(shí)用新型雙IP主控模塊的百兆主控模塊的結(jié)構(gòu)框圖。
具體實(shí)施方式
以下結(jié)合實(shí)施例詳細(xì)描述本實(shí)用新型的技術(shù)方案。
圖1是本實(shí)用新型多路視頻編解碼系統(tǒng)的結(jié)構(gòu)框圖，如圖1所示，本實(shí)用 新型用于視頻監(jiān)控的多路^L頻編解碼系統(tǒng)包括兩個(gè)子系統(tǒng)，雙IP接口視頻編碼 子系統(tǒng)1和雙IP^"口^L頻解碼子系統(tǒng)2，該兩個(gè)子系統(tǒng)可通過(guò)外部千兆以太網(wǎng)互 連。
圖2是本實(shí)用新型雙IP接口多路視頻編碼子系統(tǒng)的結(jié)構(gòu)框圖，如圖2所 示，視頻編碼子系統(tǒng)由視頻編碼模塊3，背板4,雙IP接口主控模塊5組成。視 頻編碼模塊3由復(fù)數(shù)個(gè)—見(jiàn)頻編碼單元6組成，用于將才莫擬;視頻信號(hào)壓縮編 碼成數(shù)字視頻信號(hào)，本實(shí)施例中最多為15個(gè)視頻編碼單元，可連接15 路模擬視頻信號(hào)，視頻編碼單元6把模擬視頻信號(hào)經(jīng)數(shù)字壓縮編碼后通過(guò) 背板4將數(shù)字視頻流傳送至雙IP接口主控模塊5,雙IP接口主控模塊5接收控制命令并將接收到的多路數(shù)字視頻流封裝復(fù)用后經(jīng)IP接口輸出至 以太網(wǎng)。
圖3是本實(shí)用新型雙IP接口多路視頻解碼子系統(tǒng)的結(jié)構(gòu)框圖，如圖3所 示，多路視頻解碼子系統(tǒng)由視頻解碼模塊9、背板8和雙IP接口主控模塊7組成。 視頻解碼模塊9由復(fù)數(shù)個(gè)視頻解碼單元IO組成，用于將數(shù)字視頻信號(hào)解壓縮 還原成模擬視頻信號(hào)，本實(shí)施例中最多為15個(gè)視頻解碼單元，可連接15 路^L頻信號(hào)，雙IP接口主控模塊7接收控制命令并從以太網(wǎng)IP流中分離解析 出多路數(shù)字視頻流后經(jīng)背板8傳送至各視頻解碼單元10，各視頻解碼單元10將 數(shù)字視頻信號(hào)解壓縮后還原出模擬視頻信號(hào)輸出至顯示設(shè)備。
圖4和圖5顯示了本實(shí)用新型雙IP主控模塊的結(jié)構(gòu)，雙IP主控模塊由 千兆主控板和百兆主控板兩部分組成，它們之間通過(guò)64針板間連接器28相連成 一體。圖4是本實(shí)用新型雙IP主控模塊的千兆主控模塊的結(jié)構(gòu)框圖，圖5 是本實(shí)用新型雙IP主控模塊的百兆主控模塊的結(jié)構(gòu)框圖。
如圖4所示，所述的千兆主控板由FPGA芯片22,千兆以太網(wǎng)MAC芯 片23,千兆以太網(wǎng)PHY芯片24， 第一 IP接口 25，存儲(chǔ)通用芯片組26， 板間連接器27, 64針板間連接器28組成。其中
FPGA芯片22，內(nèi)嵌軟核CPU構(gòu)造，它通過(guò)板間連接器27與背板相連， 板間連接器27 —實(shí)施例為80針，芯片22通過(guò)64針板間連接器28與百 兆ARM主控芯片29互連，接收和響應(yīng)百兆ARM主控板傳來(lái)的配置參數(shù)和 控制命令；該FPGA芯片22可根據(jù)百兆ARM主控芯片29傳來(lái)的控制命令 將背板傳來(lái)的串行TS流數(shù)據(jù)任選四路傳送至百兆ARM主控芯片29，由百 兆ARM主控芯片29處理后通過(guò)該第一 IP接口發(fā)送至以太網(wǎng)。FPGA芯片 22采用ALTERA公司型號(hào)為EP2C50F672C8芯片。
千兆以太網(wǎng)MAC芯片23，與FPGA芯片22接口。在多路視頻編碼子 系統(tǒng)中，將FPGA芯片22送來(lái)的TS流數(shù)據(jù)作MAC封裝后發(fā)送至千兆以太 網(wǎng)PHY芯片24;在多路視頻解碼子系統(tǒng)中接收千兆以太網(wǎng)PHY芯片24收 到的數(shù)據(jù)進(jìn)行處理后，再將TS流數(shù)據(jù)傳送給FPGA芯片22處理。千兆以 太網(wǎng)MAC芯片23釆用ASIX公司型號(hào)為AX88180芯片。
千兆以太網(wǎng)PHY芯片24，為千兆以太網(wǎng)物理層接口芯片，完成物理 層格式數(shù)據(jù)的收發(fā)。千兆以太網(wǎng)PHY芯片24釆用Marvell公司型號(hào)為 88E1111芯片。
第一 IP接口 25是RJ45電接口或千兆光接口 ，為通用標(biāo)準(zhǔn)接口 。
7存儲(chǔ)通用芯片組26,包括FLASH、 SDRAM和SRAM,用作板上程序存儲(chǔ)、 工作數(shù)據(jù)存儲(chǔ)等功能，F(xiàn)LASH采用AMD公司型號(hào)為AM29LV128MH94RE芯片， SDRAM采用MICRON公司型號(hào)為MT48LC8M32芯片，SRAM釆用CYPRESS公司 型號(hào)為CY7C1 380-167AC芯片。
板間連接器27，為80針連接器(陽(yáng))連至背板80針插座(陰)。 64針板間連接器(陰)28，用于千控板、百兆ARM主控芯片29互連。 如圖5所示，本實(shí)用新型的雙IP接口主控模塊的百兆主控板由ARM S0C芯片29，百兆以太網(wǎng)PHY芯片30,第二IP接口31，存儲(chǔ)通用芯片 組32, 64針板間連接器33組成。其中
ARMSOC芯片29，為本實(shí)用新型之核心芯片之一，該ARMSOC內(nèi)嵌百 兆MAC構(gòu)造。該ARM SOC芯片29通過(guò)64針板間連接器28與千兆主控板 互連，發(fā)送工作配置參數(shù)和控制命令至千兆主控板并接收其響應(yīng)；該百 兆ARM主控芯片29可接收FPGA傳來(lái)的至多四路串行TS流數(shù)據(jù)，處理后 通過(guò)該第二 IP接口發(fā)送至以太網(wǎng)。用戶通過(guò)此功能可將重要的視頻通道 進(jìn)行傳輸冗余備份，也可千兆主控板異常時(shí)作標(biāo)準(zhǔn)傳輸通道使用，體現(xiàn)應(yīng) 急能力。ARM主控芯片29支持WEB訪問(wèn)功能，用戶可通過(guò)標(biāo)準(zhǔn)WEB界面 對(duì)系統(tǒng)進(jìn)行訪問(wèn)和控制，同時(shí)也可通過(guò)WEB界面對(duì)百兆主控板應(yīng)用程序、 千兆主控板應(yīng)用程序、視頻編碼模塊程序和視頻解碼模塊程序進(jìn)行升級(jí)。 ARM SOC芯片29采用Cirrus Logic公司型號(hào)為EP9302芯片。
百兆以太網(wǎng)PHY芯片30,為百兆以太網(wǎng)物理層接口芯片，完成物理 層格式數(shù)據(jù)的收發(fā)。采用Cirrus Logic公司型號(hào)為CS8902芯片。 第二 IP接口 31為RJ45電接口 ，為通用標(biāo)準(zhǔn)接口。 存儲(chǔ)通用芯片組32，包括FLASH和SDRAM，用作板上程序存儲(chǔ)、工 作數(shù)據(jù)存儲(chǔ)等功能，F(xiàn)LASH采用INTEL公司型號(hào)為E28F128J3芯片，SDRAM 采用SAMSUNG公司型號(hào)為K4S5616E-TC —L75芯片。
綜上所述，本實(shí)用新型適于視頻監(jiān)控的雙IP接口多路視頻編解碼系 統(tǒng)，由于采用了 FPGA加嵌入式軟核CPU的架構(gòu)，具備多路視頻接口能力； 雙IP接口使圖像流與控制流在物理和邏輯上彼此獨(dú)立，增強(qiáng)了系統(tǒng)工作 的穩(wěn)定性、可靠性和靈活性；通過(guò)百兆主控板提供的備份視頻通道數(shù)據(jù)為 系統(tǒng)增加了可靠性和應(yīng)急能力；系統(tǒng)支持WEB訪問(wèn)功能，用戶可通過(guò)標(biāo)準(zhǔn) W E B界面對(duì)系統(tǒng)進(jìn)行訪問(wèn)和控制，同時(shí)也可通過(guò)W E B界面對(duì)百兆主控板應(yīng) 用程序、千兆主控板應(yīng)用程序、視頻編碼模塊程序和視頻解碼模塊程序進(jìn)行升級(jí)。W E B訪問(wèn)功能使對(duì)本實(shí)用新型系統(tǒng)的訪問(wèn)、控制和維護(hù)直觀方便， 簡(jiǎn)單易用。
本實(shí)用新型具有多路視頻接口 、雙IP接口、配置靈活、體積緊湊、 維護(hù)方便等特點(diǎn)，廣泛適用于數(shù)字視頻監(jiān)控領(lǐng)域。
雖然本實(shí)用新型雙IP接口多路視頻編解碼系統(tǒng)已參照當(dāng)前的具體實(shí) 例進(jìn)行了描述，但是本技術(shù)領(lǐng)域的技術(shù)人員應(yīng)該認(rèn)識(shí)到，以上的實(shí)例僅是 用來(lái)說(shuō)明本實(shí)用新型，在沒(méi)有脫離本實(shí)用新型精神的情況下還可作出各種 等效的變化^修改都將落在本實(shí)用新型的權(quán)利要求書(shū)的范圍內(nèi)。
權(quán)利要求1.一種雙IP接口的視頻監(jiān)控多路編解碼系統(tǒng)，包括至少一視頻編碼模塊，用于將模擬視頻信號(hào)壓縮編碼成數(shù)字視頻信號(hào)；至少一視頻解碼模塊，用于將數(shù)字視頻信號(hào)解壓縮還原成模擬視頻信號(hào)；其特征在于一雙IP主控模塊連接于所述視頻編碼模塊，其包含一多路數(shù)字視頻流復(fù)用模塊和一命令解析模塊，分別連接一第一IP接口和一第二IP接口，從而使圖像流與控制流在物理和邏輯上彼此獨(dú)立地通過(guò)上述第一和二IP接口分別傳輸；另一雙IP主控模塊連接于所述視頻解碼模塊，其包含一多路數(shù)字視頻流解復(fù)用模塊和一命令解析模塊，分別連接一第一IP接口和一第二IP接口，從而使圖像流與控制流在物理和邏輯上彼此獨(dú)立地通過(guò)上述第一和二IP接口分別傳輸。
2. 如權(quán)利要求1所述的多路視頻編解碼系統(tǒng)，其特征在于，所述第一 IP接口為千兆以太網(wǎng)接口 、百兆以太網(wǎng)接口或十兆以太網(wǎng)接口；所述第二 IP 4妄口為百兆以太網(wǎng)接口或十兆以太網(wǎng)4妄口 。
3. —種雙IP接口的視頻監(jiān)控多路編碼系統(tǒng)，包括 至少一視頻編碼模塊，用于將模擬視頻信號(hào)壓縮編碼成數(shù)字視頻信號(hào)；其特征在于一雙IP主控模塊連接于所述視頻編碼模塊，其包含一多路數(shù)字視頻 流復(fù)用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP接 口 ，從而使圖像流與控制流在物理和邏輯上彼此獨(dú)立地通過(guò)上述第一和二 IP接口分別傳輸。
4. 如權(quán)利要求3所述的多路視頻編碼系統(tǒng)，其特征在于，所述第一 IP接口為千兆以太網(wǎng)接口、百兆以太網(wǎng)接口或十兆以太網(wǎng)接口 ；所述第二 IP接口為百兆以太網(wǎng)接口或十兆以太網(wǎng)接口 。
5. —種雙IP"^妻口的^f見(jiàn)頻監(jiān)控多路解碼系統(tǒng)，包括 至少一視頻解碼模塊，用于將數(shù)字視頻信號(hào)解壓縮還原成模擬視頻信號(hào)；其特征在于一雙IP主控才莫塊連4姿于所述浮見(jiàn)頻解碼;漠塊，其包含一多蹈4丈字^L頻流解復(fù)用模塊和一命令解析模塊，分別連接一第一 IP接口和一第二 IP4妻口 ，,人而 <吏圖^f象流與4空制流在物理和邏輯上纟皮此獨(dú)立i也通過(guò)上述第 一 和二 IP接口分別傳輸。
6.如權(quán)利要求5所述的多路視頻解碼系統(tǒng)，其特征在于，所述第一 IP接口為千兆以太網(wǎng)"l妻口 、百兆以太網(wǎng)"l妻口或十兆以太網(wǎng)4^口 ；所述第 二 IP 4妻口為百兆以太網(wǎng)4妻口或十兆以太網(wǎng)4妄口 。
專利摘要本實(shí)用新型公開(kāi)了一種適用于視頻監(jiān)控的雙IP接口多路視頻編解碼系統(tǒng)，包括若干視頻編碼模塊，一雙IP主控模塊連接于所述視頻編碼模塊；若干視頻解碼模塊，和另一雙IP主控模塊連接于所述視頻解碼模塊，所述雙IP主控模塊包含一多路數(shù)字視頻流復(fù)用模塊和一命令解析模塊，分別連接一千兆IP接口和一百兆IP接口，從而使圖像流與控制流在物理和邏輯上彼此獨(dú)立地通過(guò)上述千兆和百兆IP接口分別傳輸。具備多路視頻接口能力；雙IP接口使圖像流與控制流在物理和邏輯上彼此獨(dú)立，將視頻業(yè)務(wù)流和控制流分開(kāi)處理，增加了系統(tǒng)的穩(wěn)定性、可靠性和靈活性。
文檔編號(hào)H04N7/24GK201341199SQ20082015511
公開(kāi)日2009年11月4日 申請(qǐng)日期2008年11月7日 優(yōu)先權(quán)日2008年11月7日
發(fā)明者丹 何, 海 周, 杜雪松, 韓明前 申請(qǐng)人:上海通信技術(shù)中心