專利名稱：一種wcdma基站基帶碼片級(jí)和符號(hào)級(jí)處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移動(dòng)通信系統(tǒng)WCDMA基站設(shè)計(jì)，具體涉及一種WCDMA基站基帶碼 片級(jí)和符號(hào)級(jí)處理裝置。
背景技術(shù)：
在移動(dòng)通信系統(tǒng)中，基站是重要的系統(tǒng)設(shè)備，在第三代移動(dòng)通信系統(tǒng)WCDMA中也 是如此。WCDMA基站包括電源部分、射頻處理部分、基帶處理部分和主控及接口處理 部分。電源部分提供整個(gè)基站的供電，射頻處理部分完成基帶信號(hào)和射頻信號(hào)相互之間 的轉(zhuǎn)換，主控及接口處理部分完成基站和基站控制器的接口、時(shí)鐘和控制功能。基帶處理功能包括接入和下行處理、上行專用處理。具體功能為接入和下行處理主要進(jìn)行前導(dǎo)檢測、接入消息解調(diào)和譯碼、下行發(fā)送(包括符號(hào)級(jí)和碼片級(jí))處理。上行專用處理主要進(jìn)行上行專用信道的處理，包括符號(hào)級(jí)和碼片級(jí)。 發(fā)明內(nèi)容本發(fā)明的目的在于公開一種WCDMA基站基帶碼片級(jí)和符號(hào)級(jí)處理裝置。本發(fā)明的WCDMA基站基帶碼片級(jí)和符號(hào)級(jí)處理裝置使用多片DSP共同完成基站基帶 符號(hào)級(jí)和碼片級(jí)的數(shù)據(jù)處理，包括接入和下行處理DSP (簡稱TxRach DSP)、上行專 用處理DSP (簡稱RxDSP)。具體功能為接入和下行處理TxRach DSP主要進(jìn)行前導(dǎo)檢 測、接入消息解調(diào)和譯碼、下行發(fā)送(包括符號(hào)級(jí)和碼片級(jí))處理；上行專用處理RxDSP-主要進(jìn)行上行專用信道的處理，包括符號(hào)級(jí)和碼片級(jí)。主控芯片(MPU)通過主機(jī)口界 面FPGA與DSP處理陣列相連，實(shí)現(xiàn)物理層與高層的接口處理以及資源管理。天線口通 過界面FPGA與DSP處理器之間交換數(shù)據(jù)。該裝置的硬件框圖如圖1所示。一共使用5片DSP處理器，按照順序?qū)⑵溆洖?DSP1-DSP5)。其中四片用于上行專 用物理信道數(shù)據(jù)的處理(DSP2—DSP5)， 一片用于下行數(shù)據(jù)的處理(DSP1)以及上行的隨機(jī) 接入處理。四片用于上行專用物理信道數(shù)據(jù)處理的DSP中有一片(DSP2)與下行數(shù)據(jù)處理 單元(DSP1)通過link port總線連接。DSP對(duì)不同信道的處理能力及內(nèi)存空間的分配決定了每個(gè)處理器所分配的處理任務(wù)。MPU通過主機(jī)口界面FPGA、 Cluster Bus總線與每一片DSP相連，因此，MPU可 以讀寫每一個(gè)DSP的內(nèi)存區(qū)。界面FPGA上行Rx通過廣播寫向DSP2-DSP5寫入上行數(shù) 據(jù)。DSP1同時(shí)處理下行數(shù)據(jù)及隨機(jī)接入數(shù)據(jù)，界面FPGA上行Rx同時(shí)也通過廣播寫向 DSP1寫入上行數(shù)據(jù)。DSP2-DSP5也保留了與主機(jī)口界面FPGA的接口，這樣做的目的是將DSP2-DSP5 作為DSP1的備份。 一旦DSP1出現(xiàn)故障，MPU應(yīng)當(dāng)向DSP2-5中的其中一個(gè)(如DSP2) 重新加載應(yīng)當(dāng)由DSP1運(yùn)行的代碼。當(dāng)用DSP2代替DSP1之后，考慮到下行處理會(huì)占用 DSP2較大的資源，DSP2應(yīng)當(dāng)不再響應(yīng)及允許除隨機(jī)接入外的上行數(shù)據(jù)寫入。用消息(Messages)作多處理器間不同線程的同步及數(shù)據(jù)搬移。中斷服務(wù)程序用匯編文件編寫。當(dāng)處理器之間以及處理器與外設(shè)之間要進(jìn)行數(shù)據(jù)及消息的傳輸時(shí)，可以構(gòu)造驅(qū)動(dòng)程 序(device drivers)以方便系統(tǒng)的調(diào)用。驅(qū)動(dòng)程序可以對(duì)應(yīng)于linkport的傳輸或管道數(shù)據(jù) 傳輸(pipes)等。 一段驅(qū)動(dòng)程序一般包含如下幾部分1) 驅(qū)動(dòng)的初始化2) 驅(qū)動(dòng)的激活3) 打開驅(qū)動(dòng)，關(guān)閉驅(qū)動(dòng)4) 驅(qū)動(dòng)寫，驅(qū)動(dòng)讀5) 驅(qū)動(dòng)的接口控制6) 分派函數(shù)(DispatchFunction)對(duì)于一個(gè)具體的驅(qū)動(dòng)，并不是每一部分都是必須的。根據(jù)具體的情況，可以沒有驅(qū) 動(dòng)的初始化函數(shù)，驅(qū)動(dòng)的激活函數(shù)或驅(qū)動(dòng)的接口控制函數(shù)。但是一般來說，驅(qū)動(dòng)的打開 及關(guān)閉函數(shù)，驅(qū)動(dòng)的讀、寫函數(shù)，以及分派函數(shù)是必須的。在分派函數(shù)(DispatchFunction) 中規(guī)定了其它驅(qū)動(dòng)函數(shù)的屬性，其他的驅(qū)動(dòng)函數(shù)通過分派函數(shù)被調(diào)用。對(duì)于外部函數(shù)而言，驅(qū)動(dòng)具有統(tǒng)一的外部調(diào)用函數(shù)，至于對(duì)應(yīng)于哪一個(gè)數(shù)據(jù)通路或 驅(qū)動(dòng)器，則由調(diào)用函數(shù)的形參來決定。當(dāng)使用消息(Message)機(jī)制調(diào)用驅(qū)動(dòng)時(shí)，驅(qū)動(dòng)函數(shù)會(huì)被操作系統(tǒng)內(nèi)部調(diào)用，而我們 所看到的只有關(guān)于消息(Message)的操作。驅(qū)動(dòng)程序可以用匯編編寫，也可以用C代碼編寫，因此，對(duì)于linkport的驅(qū)動(dòng)，如 果中斷服務(wù)函數(shù)較復(fù)雜，用驅(qū)動(dòng)的方式對(duì)其進(jìn)行配置。多處理器之間的數(shù)據(jù)搬移可以通過兩種途徑來實(shí)現(xiàn)1) 通過cluster-bus總線來實(shí)現(xiàn)。這種方式最為直接，DSP直接訪問對(duì)應(yīng)的內(nèi)存單元就可以了。 這種方式的優(yōu)點(diǎn)是簡單方便，沒有額外的開銷操作，對(duì)于訪問的內(nèi)存地址及數(shù)據(jù)長 度等沒有任何限制。缺點(diǎn)是需要占用cluster-bus總線帶寬，由于cluster-bus采用訪問優(yōu)先級(jí)循環(huán)機(jī)制， 因此通過cluster-bus進(jìn)行訪問總會(huì)有一定的總線延遲時(shí)間。因此，這種方式適合進(jìn)行數(shù)據(jù)量小，而數(shù)據(jù)搬移的源地址或目的地址不固定，或數(shù)據(jù) 格式不確定的數(shù)據(jù)搬移。2) 通過linkport進(jìn)行數(shù)據(jù)搬移。這種方式的優(yōu)點(diǎn)是不占用CPU內(nèi)核及總線資源，搬移的速度很快。缺點(diǎn)是在進(jìn)行數(shù)據(jù)搬移前，須先配置好相應(yīng)的DMA寄存器以指明搬移的源地址或目的地址；源處理器和目的處理器對(duì)每次搬移的數(shù)據(jù)格式必須統(tǒng)一，否則會(huì)帶來搬移出錯(cuò)；數(shù)據(jù)搬移的存放地址只能由目的處理器先行配置，不方便進(jìn)行修改。因此，這種搬移方式適合于數(shù)據(jù)量較大，數(shù)據(jù)格式及長度固定，搬移數(shù)據(jù)的源地址或目的地址較為固定的情況。當(dāng)通過linkport進(jìn)行數(shù)據(jù)搬移時(shí)，可以通過I/O器件驅(qū)動(dòng)(device driver)模板來構(gòu)造各 個(gè)驅(qū)動(dòng)函數(shù)，從而完成對(duì)link port驅(qū)動(dòng)的配置；這種方法的優(yōu)點(diǎn)是器件驅(qū)動(dòng)(device driver)通過C語言實(shí)現(xiàn)，可以方便以后進(jìn)行系統(tǒng)的功能擴(kuò)展。如果要通過link port 實(shí)現(xiàn)多處理器間的"消息"通信機(jī)制，則必須構(gòu)造器件驅(qū)動(dòng)(devicedriver)。


圖1 WCDMA基站基帶碼片級(jí)和符號(hào)級(jí)處理裝置硬件框圖。
具體實(shí)施方式
下面結(jié)合附圖和實(shí)例，對(duì)本發(fā)明作進(jìn)一步說明。如圖1所示，主控芯片(MPU) 101通過主機(jī)口界面FPGA102與DSP處理陣列103 相連，實(shí)現(xiàn)物理層與高層的接口處理以及資源管理。天線口 105通過界面FPGA104與 DSP處理陣列103之間交換數(shù)據(jù)，其中在上行方向，天線口將天線數(shù)據(jù)送往界面FPGA 中的Rx 104b，再通過link port總線送到DSP陣列的相應(yīng)DSP，在下行方向，DSP陣列將下行數(shù)據(jù)通過link port總線送到界面FPGA的Tx 104b。 DSP處理陣列103 —共使用5 片DSP處理器，按照順序?qū)⑵溆洖镈SP1 103a 、 DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e。其中四片用于上行專用物理信道數(shù)據(jù)的處理(DSP2 103b 、DSP3 103c 、 DSP4 103d 、 DSP5 103e)， 一片用于下行數(shù)據(jù)的處理以及上行的隨機(jī)接入處理(DSPl 103a)。四 片用于上行專用物理信道數(shù)據(jù)處理的DSP中有一片(DSP2 103c)與下行數(shù)據(jù)處理單元 (DSP1 103b)通過link port總線連接。DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e用來實(shí)現(xiàn)上行專用信道的碼片 級(jí)及符號(hào)級(jí)處理。它們完成的功能包括1) 上行方向從界面FPGA104接收天線數(shù)據(jù)，在界面FPGA104內(nèi)緩存10ms的天線數(shù)據(jù)；2) MPU101通過clusterbus向DSP寫入管理消息，信令消息；3) MPU101通過clusterbus從DSP讀出響應(yīng)消息、上行FP數(shù)據(jù)；4) 上行DPCCH多徑合并完成后，向下行處理單元(DSP1 103a)相應(yīng)的信道發(fā)送TPC比 特。link-port采用串行數(shù)據(jù)傳輸，發(fā)送采用雙緩沖結(jié)構(gòu)，接收采用3緩沖結(jié)構(gòu)。天線數(shù)據(jù) 通過link-port進(jìn)行傳輸。link-port時(shí)鐘可以配置為內(nèi)核時(shí)鐘的1分頻。分配兩個(gè)link-port全雙工通道用于對(duì)上行天線數(shù)據(jù)的接收，以及下行天線數(shù)據(jù)的發(fā)送。link-port的開銷處理操作包括 更新數(shù)據(jù)搬移地址，轉(zhuǎn)入下一個(gè)DMA搬移(由于采用鏈?zhǔn)紻MA搬移)； 在兩次DMA搬移(當(dāng)前數(shù)據(jù)幀和緩存數(shù)據(jù)幀)都完成后，更新下一次搬移的DMA 寄存器；向定時(shí)中斷處理任務(wù)發(fā)出信號(hào)量。當(dāng)DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e完成前一幀DPCCH的數(shù)據(jù) 解調(diào)后，才可以對(duì)緩存幀的DPDCH進(jìn)行解調(diào)。這時(shí)界面FPGA104應(yīng)當(dāng)將緩存幀的 DPDCH數(shù)據(jù)一點(diǎn)一點(diǎn)的送給DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e進(jìn)行 處理。界面FPGA104對(duì)10ms緩存的DPDCH數(shù)據(jù)的發(fā)送可以采用如下方法用一個(gè)link-port傳輸，緩存的DPDCH數(shù)據(jù)與當(dāng)前幀的數(shù)據(jù)放在不同的緩沖區(qū)，通 過鏈?zhǔn)紻MA搬移來實(shí)現(xiàn)。由于采用了鏈?zhǔn)紻MA搬移，在DSP頓U，可以將DPDCH和DPCCH 的數(shù)據(jù)分開存放，后續(xù)對(duì)DPDCH和DPCCH進(jìn)行處理時(shí)可以不必再次做數(shù)據(jù)搬移。同時(shí)， 在界面FPGA104頓!l，也減少了在啟動(dòng)link-port前的數(shù)據(jù)搬移操作。在DSP頂U(kuò)， DPDCH數(shù)據(jù)和DPCCH數(shù)據(jù)的到達(dá)時(shí)刻是一致的，因此，對(duì)DPDCH和DPCCH的處理放在一個(gè)處理 任務(wù)中。在每次啟動(dòng)link-port進(jìn)行數(shù)據(jù)搬移前，必須先配置好一次link-port的起始地址， 數(shù)據(jù)長度。對(duì)于數(shù)據(jù)塊的長度，接收端(DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e)和發(fā)送端(界面FPGA104)的每一次搬移必須一致，否則會(huì)導(dǎo)致搬移失敗。因此， 對(duì)于每一次數(shù)據(jù)搬移的數(shù)據(jù)緩沖區(qū)，必須在接口中規(guī)定好。如果為link-port設(shè)置的數(shù)據(jù)緩沖區(qū)太大，會(huì)導(dǎo)致鏈路的link-port傳輸時(shí)延增大， 從而使系統(tǒng)的時(shí)延增大。但是，數(shù)據(jù)緩沖區(qū)若設(shè)計(jì)的太小，則留給DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e的開銷處理時(shí)間會(huì)隨之減少，但必須保證在開銷時(shí)間內(nèi) 能夠完成所有的開銷操作，否則就會(huì)導(dǎo)致數(shù)據(jù)傳輸失敗。對(duì)于DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e，必須定時(shí)的響應(yīng)并處理 天線數(shù)據(jù)，DSP進(jìn)行天線數(shù)據(jù)處理(碼片級(jí)處理)的周期也必須設(shè)計(jì)得恰當(dāng)。若碼片級(jí)處理的周期太長，會(huì)導(dǎo)致DSP2 103b 、DSP3 103c 、DSP4 103d 、DSP5 103e 內(nèi)部的天線數(shù)據(jù)緩存區(qū)太大以及整個(gè)碼片級(jí)處理的緩存區(qū)成比例增大，從而影響系統(tǒng)的 用戶容量，并且，處理周期受到下行定時(shí)要求等的限制。若碼片級(jí)處理的周期太短，帶來的好處是對(duì)天線數(shù)據(jù)的緩存區(qū)可以隨之變小，但是 會(huì)導(dǎo)致DSP頻繁響應(yīng)中斷及進(jìn)行任務(wù)切換操作。以2560chips為周期進(jìn)行碼片級(jí)數(shù)據(jù)處理。設(shè)置Link-port緩沖區(qū)小于天線數(shù)據(jù)緩沖區(qū)。每次link-port數(shù)據(jù)搬移完成后，需 要調(diào)整下一次搬移的指針。只有當(dāng)一個(gè)天線數(shù)據(jù)緩沖區(qū)的數(shù)據(jù)全部到齊后才觸發(fā)上行碼 片級(jí)處理任務(wù)。這種方案可以減少由于link-port而帶來的傳輸時(shí)延。例如，link-port 緩沖區(qū)設(shè)置為256chips的大小，則由link-port帶來的傳輸時(shí)延為57. 344us。通過cluster-bus總線傳輸?shù)南⒂?) MPU101通過cluster—bus向DSP1 103a 、 DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e寫入管理消息，信令消息；2) MPU通過cluster-bus從DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e讀出DSP 響應(yīng)消息、從讀出DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e上行FP數(shù)據(jù);3) 上行DPCCH多徑合并完成后，向下行處理單元(DSPl 103a)相應(yīng)的信道發(fā)送的TPC比 特也可以通過cluster-bus進(jìn)行傳輸；4) 對(duì)于DSP1 103a，還需要通過cluster-bus寫入下行FP數(shù)據(jù)。信令消息、管理消息以及上行FP數(shù)據(jù)的長度隨著業(yè)務(wù)的不同會(huì)有很大的區(qū)別，按照 384k業(yè)務(wù)來計(jì)算，其FP數(shù)據(jù)包的凈荷為3840bits。在最差情況下， 一個(gè)DSP能夠在一 個(gè)時(shí)隙內(nèi)訪問cluster-bus 59次。上行鏈路和下行鏈路唯一需要交換的就是TPC信息，按照目前的設(shè)計(jì)DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e每個(gè)時(shí)隙(666.67us)向DSPl 103a發(fā)送一次TPC 消息。 一般TPC消息中應(yīng)當(dāng)包含如下信息channel—id， TPC比特。按照下行處理的定 時(shí)要求，TPC信息必須在1 2個(gè)時(shí)隙內(nèi)到達(dá)。通過cluster-bus更新TPC信息，以時(shí)隙 號(hào)為序號(hào)的隊(duì)列進(jìn)行。并且可以通過隊(duì)列標(biāo)記位從DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e得到DSPl 103a的處理狀況。對(duì)中斷分配的原則是，定時(shí)中斷應(yīng)當(dāng)有更高的優(yōu)先級(jí)，以保證其實(shí)時(shí)性。目前DSP需要的定時(shí)中斷主要有1) 2560chip定時(shí)中斷，用于DSP1 103a在時(shí)隙到來時(shí)刻向界面FPGA104a發(fā)送數(shù)據(jù)。 分配IRQ3。2) 10ms定時(shí)中斷，用于對(duì)無線幀的計(jì)數(shù)。分配IRQ2。3) MPU101信令消息中斷。MPU向DSPl 103a 、 DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e寫入管理消息、信令消息或下行FP消息后變向相應(yīng)的DSP觸發(fā)中斷(所 有的操作通過FPGA)進(jìn)行。分配IRQO。采用一個(gè)link-port進(jìn)行上行天線數(shù)據(jù)傳輸?shù)姆椒?處理流程描述link-port每次搬移256chips的當(dāng)前幀和緩存的上一幀的天線數(shù)據(jù)；采用鏈?zhǔn)?DMA搬移，分開存放DPDCH和DPCCH數(shù)據(jù)。當(dāng)累積完成對(duì)一個(gè)時(shí)隙(2560chips)的 天線數(shù)據(jù)的搬移后，通過DMA中斷觸發(fā)上行碼片級(jí)處理任務(wù)。當(dāng)累積完成一個(gè)對(duì)無 線幀(10ms)的數(shù)據(jù)的碼片級(jí)處理后，通過信號(hào)量觸發(fā)上行符號(hào)級(jí)處理任務(wù)。DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e內(nèi)部可以劃分為如下幾個(gè)處理任務(wù)1. 上行碼片級(jí)處理任務(wù)。處理上行天線數(shù)據(jù)，直到完成DPDCH的多徑合并，以及DPCCH 的TFCI譯碼。上行碼片級(jí)處理任務(wù)由與link-port相對(duì)應(yīng)的DMA中斷觸發(fā)，當(dāng)累積完成對(duì)一個(gè)時(shí) 隙(2560chips)的天線數(shù)據(jù)的搬移后，通過DMA中斷觸發(fā)上行碼片級(jí)處理任務(wù)。2. 上行符號(hào)級(jí)處理任務(wù)。進(jìn)行上行DPDCH多徑合并之后的處理。當(dāng)上行碼片級(jí)處理任務(wù)完成一個(gè)10ms無線幀數(shù)據(jù)的處理后，通過信號(hào)量觸發(fā)上行符 號(hào)級(jí)處理任務(wù)。上行符號(hào)級(jí)任務(wù)處理完成后，將FP數(shù)據(jù)寫入消息隊(duì)列，并向MPU觸發(fā)中 斷。3.控制任務(wù)。用于執(zhí)行從MPU101下發(fā)的管理消息以及信令消息。以上3個(gè)任務(wù)的優(yōu)先級(jí)設(shè)置為上行碼片級(jí)處理任務(wù)〉上行符號(hào)級(jí)處理任務(wù)> 控制任務(wù)。 在創(chuàng)立一個(gè)工程時(shí)1. 需創(chuàng)建任務(wù)3個(gè)，都通過信號(hào)量進(jìn)行觸發(fā)。2. 中斷服務(wù)程序有1) 2560chips中斷，外部中斷，對(duì)DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e并不必響應(yīng)這個(gè)中斷。2) 10ms定時(shí)中斷，外部中斷，更新無線幀及BFN (站點(diǎn)幀號(hào))的計(jì)數(shù)。3) 與link-port對(duì)應(yīng)的DMA中斷，內(nèi)部中斷，當(dāng)link-port累積完成對(duì)一個(gè)時(shí)隙的天線 數(shù)據(jù)的傳輸后，觸發(fā)此中斷，應(yīng)當(dāng)在中斷到來后觸發(fā)上行碼片級(jí)處理任務(wù)。4) MPU101消息中斷，外部中斷，中斷到來后觸發(fā)控制任務(wù)，讀取從MPUIOI來的消息包。3. 對(duì)link-port的配置對(duì)于DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e，只需要通過link-port 完成上行天線數(shù)據(jù)的接收，采用鏈?zhǔn)紻MA傳輸，分別存放DPDCH和DPCCH數(shù)據(jù)。通過與 link-port對(duì)應(yīng)的DMA中斷服務(wù)程序?qū)ink-port進(jìn)行配置。4. 進(jìn)程間的通信，用信號(hào)量。5. 2560chips和10ms都通過外部定時(shí)中斷來實(shí)現(xiàn)。6. 當(dāng)上行FP數(shù)據(jù)包生成后，以及上行響應(yīng)消息構(gòu)造完成后，需要通過FLAG pin 向MPU101觸發(fā)中斷。采用兩個(gè)link-port進(jìn)行上行天線數(shù)據(jù)傳輸。主要的接口及處理流程可描述為 采用兩個(gè)link-port分別向DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e傳輸 當(dāng)前的DPCCH數(shù)據(jù)和上一幀的DPDCH數(shù)據(jù)。link-portO傳輸DPCCH數(shù)據(jù)，每次搬移 256chips的天線數(shù)據(jù)；link-portl傳輸上一幀的DPDCH數(shù)據(jù)，每次搬移2560chips的天線 數(shù)據(jù)，當(dāng)一個(gè)無線幀的DPDCH數(shù)據(jù)處理完成后，會(huì)觸發(fā)符號(hào)級(jí)處理任務(wù)，對(duì)一個(gè)10ms 幀的DPDCH數(shù)據(jù)連續(xù)進(jìn)行處理。DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e內(nèi)部可以劃分為如下幾個(gè)處理任務(wù)1. 上行DPCCH處理任務(wù)。處理上行DPCCH數(shù)據(jù)，直到完成DPCCH解復(fù)用及TFCI 譯碼。上行DPCCH處理任務(wù)由與link-portO對(duì)應(yīng)的DMA中斷觸發(fā)，當(dāng)link-port0累 積完成對(duì)一個(gè)時(shí)隙(2560chips)的DPCCH數(shù)據(jù)的搬移后，通過DMA中斷觸發(fā)上行 DPCCH處理任務(wù)。2. 上行DPDCH處理任務(wù)。處理上行DPDCH數(shù)據(jù)，直到完成DPDCH的多徑合并處理。在10ms邊界，以及上行DPCCH處理完成，第一個(gè)時(shí)隙內(nèi)的DPDCH搬移完成后， 啟動(dòng)上行DPDCH處理任務(wù)。上行DPDCH處理任務(wù)完成一次處理過程后，向FPGA104發(fā)出中斷請(qǐng)求，觸發(fā) link-portl進(jìn)行下一次的DPDCH數(shù)據(jù)搬移。若一個(gè)10ms無線幀的數(shù)據(jù)沒有全部處理完， 則進(jìn)行下一次的數(shù)據(jù)解調(diào)及多徑合并操作；若一個(gè)lOms無線幀的數(shù)據(jù)已經(jīng)全部處理完， 則通過信號(hào)量觸發(fā)上行符號(hào)級(jí)處理任務(wù)。3. 上行符號(hào)級(jí)處理任務(wù)。進(jìn)行上行DPDCH多徑合并之后的處理。當(dāng)上行碼片級(jí)處理任 務(wù)完成一個(gè)lOms無線幀數(shù)據(jù)的處理后，通過信號(hào)量觸發(fā)上行符號(hào)級(jí)處理任務(wù)。上行 符號(hào)級(jí)任務(wù)處理完成后，將FP數(shù)據(jù)寫入消息隊(duì)列，并向MPU101觸發(fā)中斷。4. 控制任務(wù)。用于執(zhí)行從MPU101下發(fā)的管理消息以及信令消息。以上4個(gè)任務(wù)的優(yōu)先級(jí)設(shè)置為上行DPCCH處理任務(wù) > 上行符號(hào)級(jí)處理任務(wù) > 上 行DPDCH處理任務(wù) > 控制任務(wù)。 在創(chuàng)立一個(gè)工程時(shí)1. 創(chuàng)建任務(wù)4個(gè)，都通過信號(hào)量進(jìn)行觸發(fā)。2. 中斷服務(wù)程序有1) 2560chips中斷，外部中斷，對(duì)DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e，考慮在一個(gè)無線幀的最后一個(gè)時(shí)隙，啟動(dòng)link-portl進(jìn)行第一個(gè)時(shí)隙 的DPDCH數(shù)據(jù)的搬移。2) 10ms定時(shí)中斷，外部中斷，更新無線幀及BFN的計(jì)數(shù)，當(dāng)中斷到來后，啟動(dòng) 對(duì)一個(gè)無線幀的DPDCH的處理。3) 與link-port0對(duì)應(yīng)的DMA中斷，內(nèi)部中斷，當(dāng)link-port累積完成對(duì)一個(gè)時(shí) 隙的DPCCH數(shù)據(jù)的傳輸后，觸發(fā)此中斷，應(yīng)當(dāng)在中斷到來后觸發(fā)上行DPCCH 處理任務(wù)。4) 與link-portl對(duì)應(yīng)的DMA中斷，內(nèi)部中斷，當(dāng)中斷到來后，須更新下一次搬移的指針，同時(shí)觸發(fā)DPDCH處理任務(wù)。 5) MPU101消息中斷，外部中斷，中斷到來后觸發(fā)控制任務(wù)，讀取從MPU101來的 消息包。3. link-port的配置對(duì)于DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e，需要通過link-port0 完成上行DPCCH數(shù)據(jù)的接收，通過link-portl完成上行DPDCH數(shù)據(jù)的搬移。通過與 link-port對(duì)應(yīng)的DMA中斷服務(wù)程序?qū)ink-port進(jìn)行配置。4. 進(jìn)程間的通信，用信號(hào)量。2560chips和10ms定時(shí)都通過外部定時(shí)中斷來實(shí)現(xiàn)了。5. FLAG pin的應(yīng)用。1)當(dāng)上行FP數(shù)據(jù)包生成后，以及上行響應(yīng)消息構(gòu)造完成后，需要通過FLAG pin 向MPU觸發(fā)中斷。2)當(dāng)一次DPDCH數(shù)據(jù)的處理完成后，需要通過FLAG pin向FPGA發(fā)出中斷請(qǐng)求， 觸發(fā)下一次link-port數(shù)據(jù)搬移。DSP1 103a用來實(shí)現(xiàn)下行專用信道及公共信道的碼片級(jí)及符號(hào)級(jí)處理，以及上行隨 機(jī)接入的處理。DSP1 103a的外部接口需求包括1. 下行向FPGA104發(fā)送天線數(shù)據(jù)；2. 上行從FPGA104接收天線數(shù)據(jù)；3. MPU101通過cluster-bus向DSP1 103a寫入管理消息，信令消息，下行FP數(shù) 據(jù)包；4. MPU101通過cluster-bus從DSP1 103a讀出響應(yīng)消息、上行FP數(shù)據(jù)。 DSP1 103a對(duì)下行天線數(shù)據(jù)的發(fā)送，要求下行從FPGA104流出的天線數(shù)據(jù)是恒定的。 在每次啟動(dòng)link-port進(jìn)行數(shù)據(jù)搬移前，必須先配置好一次link-port的起始地址，數(shù) 據(jù)長度。對(duì)于數(shù)據(jù)塊的長度，發(fā)送端(DSP1 103a)和接收端(FPGA 104)的每一次搬移 必須一致，否則會(huì)導(dǎo)致搬移失敗。因此，對(duì)于每一次數(shù)據(jù)搬移的數(shù)據(jù)緩沖區(qū)，必須在接 口中規(guī)定好。對(duì)于DSP1 103a，必須定時(shí)響應(yīng)并處理天線數(shù)據(jù)，DSP1 103a進(jìn)行天線數(shù)據(jù)處理(碼 片級(jí)處理)的周期也必須設(shè)計(jì)得恰當(dāng)。若碼片級(jí)處理的周期太長，會(huì)導(dǎo)致DSP1 103a內(nèi)部的天線數(shù)據(jù)緩存區(qū)太大以及整個(gè) 碼片級(jí)處理的緩存區(qū)成比例增大，從而影響系統(tǒng)的用戶容量，并且，處理周期受到下行定時(shí)要求等的限制。若碼片級(jí)處理的周期太短，帶來的好處是對(duì)天線數(shù)據(jù)的緩存區(qū)可以隨之變小，但是 會(huì)導(dǎo)致DSP1 103a頻繁響應(yīng)中斷及進(jìn)行任務(wù)切換操作。操作系統(tǒng)通過信號(hào)量進(jìn)行一次任 務(wù)切換所花的時(shí)間大概為lus左右。以2560chips為周期進(jìn)行碼片級(jí)數(shù)據(jù)處理。為了滿足下行數(shù)據(jù)的定時(shí)要求，引入2560chips的定時(shí)中斷，當(dāng)定時(shí)中斷到來時(shí)， DSP1 103a響應(yīng)中斷并且下發(fā)下行數(shù)據(jù)，然后完成下一個(gè)2560chips數(shù)據(jù)的碼片級(jí)處理。 DSP1 103a對(duì)上行天線數(shù)據(jù)的接收界面FPGA104采用廣播寫的方式將上行天線數(shù)據(jù)同時(shí)寫入DSP1 103a 、 DSP2 103b 、 DSP3 103c 、 DSP4 103d 、 DSP5 103e。對(duì)prach (物理隨機(jī)接入信道)的處理是 不需要緩存上一幀的天線數(shù)據(jù)的。DSP1 103a的下行數(shù)據(jù)發(fā)送采用一個(gè)link-port傳輸。 處理流程可描述為對(duì)于上行天線數(shù)據(jù)的接收link-port每次搬移256chips的當(dāng)前幀天線數(shù)據(jù)。若為1個(gè)link-port方式，則采用鏈?zhǔn)紻MA搬移，分開存放當(dāng)前幀和上一幀的天 線數(shù)據(jù)，而DSP1 103a只需要得到當(dāng)前幀的天線數(shù)據(jù)。若為2個(gè)link-port方式，則DSP1 103a只需要響應(yīng)當(dāng)前幀的link-port搬移。對(duì) 另外的一個(gè)link-port不做任何處理。當(dāng)link-port累積完成對(duì)一個(gè)時(shí)隙(2560chips)(這個(gè)緩沖區(qū)的大小可以根據(jù)碼片 級(jí)隨機(jī)接入處理的需要來定，例如，可以設(shè)置為2560chips或2560chips。與DSP的 內(nèi)存使用狀況有關(guān)，屬于DSP的內(nèi)部接口。)的天線數(shù)據(jù)的搬移后，通過DMA中斷 觸發(fā)上行隨機(jī)接入處理任務(wù)。當(dāng)累積完成一個(gè)無線幀(10ms)的數(shù)據(jù)的碼片級(jí)處理后，通過信號(hào)量觸發(fā)上行 pmch符號(hào)級(jí)處理任務(wù)。對(duì)于下行天線數(shù)據(jù)的發(fā)送，當(dāng)定時(shí)中斷到來后，DSP相應(yīng)中斷，啟動(dòng)下行的 link-port數(shù)據(jù)搬移，同時(shí)觸發(fā)下行碼片級(jí)數(shù)據(jù)處理。DSP1 103a內(nèi)部可以劃分為如下幾個(gè)處理任務(wù) 1.上行碼片級(jí)隨機(jī)接入處理任務(wù)。進(jìn)行上行隨機(jī)接入處理。上行碼片級(jí)處理任務(wù)由與link-port相對(duì)應(yīng)的DMA中斷觸發(fā)，當(dāng)累積完成對(duì)一個(gè)時(shí) 隙(2560chips)的天線數(shù)據(jù)的搬移后，通過DMA中斷觸發(fā)上行碼片級(jí)隨機(jī)接入處理任務(wù)。當(dāng)上行碼片級(jí)處理任務(wù)累積完成對(duì)一個(gè)無線幀的數(shù)據(jù)處理后，通過信號(hào)量觸發(fā)上行 prach符號(hào)級(jí)處理任務(wù)。2. 上行prach符號(hào)級(jí)處理任務(wù)。當(dāng)上行碼片級(jí)處理任務(wù)完成一個(gè)10ms無線幀數(shù)據(jù)的處理后，通過信號(hào)量觸發(fā)上行符 號(hào)級(jí)處理任務(wù)。上行符號(hào)級(jí)任務(wù)處理完成后，將FP數(shù)據(jù)寫入消息隊(duì)列，并向MPU觸發(fā)中斷。3. 下行碼片級(jí)處理任務(wù)。進(jìn)行下行專用信道及公共信道的碼片級(jí)處理。 當(dāng)下行2560chips中斷服務(wù)程序觸發(fā)了下行的天線數(shù)據(jù)搬移后，通過信號(hào)量觸發(fā)下行 碼片級(jí)處理任務(wù)。4. 下行符號(hào)級(jí)處理任務(wù)。完成下行公共信道及專用信道的符號(hào)級(jí)處理。在MPUIOI中斷服務(wù)程序中，通過信號(hào)量觸發(fā)。5. 控制任務(wù)。用于執(zhí)行從MPU101下發(fā)的管理消息以及信令消息。在MPU中斷服務(wù)程序中，通過信號(hào)量觸發(fā)。以上5個(gè)任務(wù)的優(yōu)先級(jí)設(shè)置為 上行碼片級(jí)隨機(jī)接入處理任務(wù) > 下行碼片級(jí)處理任務(wù) > 上行prach符號(hào)級(jí)處理任 務(wù) >下行符號(hào)級(jí)處理任務(wù) > 控制任務(wù)。 在創(chuàng)立一個(gè)工程時(shí)1. 創(chuàng)建任務(wù)5個(gè)，都通過信號(hào)量進(jìn)行觸發(fā)。2. 中斷服務(wù)程序有1) 2560chips中斷，外部中斷。DSP1 103a收到中斷后，啟動(dòng)下行天線數(shù)據(jù)的link-port 搬移，然后通過信號(hào)量觸發(fā)下行碼片級(jí)處理任務(wù)。2) 10ms定時(shí)中斷，外部中斷，更新無線幀及BFN的計(jì)數(shù)。3) 與上行l(wèi)ink-port搬移對(duì)應(yīng)的DMA中斷，內(nèi)部中斷。當(dāng)link-port累積完成對(duì)一個(gè)時(shí)隙的天線數(shù)據(jù)的傳輸后，觸發(fā)此中斷，應(yīng)當(dāng)在中斷 到來后觸發(fā)上行碼片級(jí)處理任務(wù)。4) MPU101消息中斷，外部中斷。中斷到來后觸發(fā)下行符號(hào)級(jí)處理任務(wù)或控制任務(wù)，讀取從MPU101來的消息包。3. link-port的配置上行天線數(shù)據(jù)的接收，在l個(gè)link-port方案下，采用鏈?zhǔn)紻MA傳輸，在2個(gè)link-port方案下，采用通常的傳輸方式。下行天線數(shù)據(jù)的發(fā)送，采用通常的傳輸方式。通過與link-port對(duì)應(yīng)的DMA中斷服務(wù)程序?qū)ink-port進(jìn)行配置。4. 進(jìn)程間的通信，用信號(hào)量。5. 2560chips和10ms定時(shí)都通過外部定時(shí)中斷來實(shí)現(xiàn)。6. FLAGpin的應(yīng)用。當(dāng)上行FP數(shù)據(jù)包生成后，以及上行響應(yīng)消息構(gòu)造完成后，需要通 過FLAG pin向MPU101觸發(fā)中斷。應(yīng)當(dāng)注意，凡不脫離本發(fā)明思想的任何改進(jìn)的方法都屬于本發(fā)明的保護(hù)范圍，本發(fā) 明具體保護(hù)范圍由權(quán)利要求書限定。
權(quán)利要求
1、一種WCDMA基站基帶碼片級(jí)和符號(hào)級(jí)處理裝置，其特征在于一共使用5片DSP處理器，其中四片用于上行專用物理信道數(shù)據(jù)的處理，一片用于下行數(shù)據(jù)的處理以及上行的隨機(jī)接入處理。四片用于上行專用物理信道數(shù)據(jù)處理的DSP中有一片與下行數(shù)據(jù)處理單元通過link port總線連接。主控芯片通過主機(jī)口界面FPGA與DSP處理陣列相連，實(shí)現(xiàn)物理層與高層的接口處理以及資源管理。天線口通過界面FPGA與DSP處理器之間交換數(shù)據(jù)。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于用消息作多處理器間不同線程的同步 及數(shù)據(jù)搬移。
3、 根據(jù)權(quán)利要求1所述的方法，其特征在于在上行方向，設(shè)置Link-port緩沖區(qū) 小于天線數(shù)據(jù)緩沖區(qū)。每次link-port數(shù)據(jù)搬移完成后，需要調(diào)整下一次搬移的指針。 只有當(dāng)一個(gè)天線數(shù)據(jù)緩沖區(qū)的數(shù)據(jù)全部到齊后才觸發(fā)上行碼片級(jí)處理任務(wù)。
4、 根據(jù)權(quán)利要求1所述的方法，其特征在于四片用于上行專用物理信道數(shù)據(jù)的處 理DSP也保留了與主機(jī)口界面FPGA的接口 ，這樣做的目的是將這四片DSP作為用于下 行數(shù)據(jù)的處理DSP的備份。 一旦用于下行數(shù)據(jù)的處理DSP出現(xiàn)故障，MPU應(yīng)當(dāng)向上行 專用物理信道數(shù)據(jù)的處理DSP中的其中一個(gè)重新加載應(yīng)當(dāng)由下行數(shù)據(jù)的處理DSP運(yùn)行的 代碼。
5、 根據(jù)權(quán)利要求1所述的方法，其特征在于界面FPGA104對(duì)10ms緩存的DPDCH 數(shù)據(jù)的發(fā)送可以用一個(gè)link-port傳輸，link-port每次搬移256碼片的當(dāng)前幀和緩存的上 一幀的天線數(shù)據(jù)；采用鏈?zhǔn)紻MA搬移，分開存放DPDCH和DPCCH數(shù)據(jù)。當(dāng)累積完成對(duì)一 個(gè)時(shí)隙(2560chips)的天線數(shù)據(jù)的搬移后，通過DMA中斷觸發(fā)上行碼片級(jí)處理任務(wù)。當(dāng) 累積完成一個(gè)對(duì)無線幀(10ms)的數(shù)據(jù)的碼片級(jí)處理后，通過信號(hào)量觸發(fā)上行符號(hào)級(jí)處理 任務(wù)。
6、 根據(jù)權(quán)利要求1所述的方法，其特征在于界面FPGA104對(duì)10ms緩存的DPDCH 數(shù)據(jù)的發(fā)送采用兩個(gè)link-port進(jìn)行上行天線數(shù)據(jù)傳輸。采用兩個(gè)link-port分別向四片用 于上行專用物理信道數(shù)據(jù)的處理DSP傳輸當(dāng)前的DPCCH數(shù)據(jù)和上一幀的DPDCH數(shù)據(jù)。 link-port0傳輸DPCCH數(shù)據(jù)，每次搬移256chips的天線數(shù)據(jù)；link-portl傳輸上一幀的 DPDCH數(shù)據(jù)，每次搬移2560chips的天線數(shù)據(jù)，當(dāng)一個(gè)無線幀的DPDCH數(shù)據(jù)處理完成 后，會(huì)觸發(fā)符號(hào)級(jí)處理任務(wù)，對(duì)一個(gè)10ms幀的DPDCH數(shù)據(jù)連續(xù)進(jìn)行處理。7、根據(jù)權(quán)利要求1所述的方法，其特征在于用于下行數(shù)據(jù)的處理以及上行的隨機(jī)接入處理DSP下行數(shù)據(jù)發(fā)送采用一個(gè)link-port傳輸。對(duì)于上行天線數(shù)據(jù)的接收link-port 每次搬移256chips的當(dāng)前幀天線數(shù)據(jù)。若為l個(gè)link-port方式，則采用鏈?zhǔn)紻MA搬移，分開存放當(dāng)前幀和上一幀的天 線數(shù)據(jù)，而DSP只需要得到當(dāng)前幀的天線數(shù)據(jù)。若為2個(gè)link-port方式，則DSP只需要響應(yīng)當(dāng)前幀的link-port搬移。對(duì)另外的 一個(gè)link-port不做任何處理。當(dāng)link-port累積完成對(duì)一個(gè)時(shí)隙(2560chips)的天線數(shù)據(jù)的搬移后，通過DMA 中斷觸發(fā)上行隨機(jī)接入處理任務(wù)。當(dāng)累積完成一個(gè)無線幀(10ms)的數(shù)據(jù)的碼片級(jí)處理后，通過信號(hào)量觸發(fā)上行 prach符號(hào)級(jí)處理任務(wù)。對(duì)于下行天線數(shù)據(jù)的發(fā)送，當(dāng)定時(shí)中斷到來后，DSP相應(yīng)中斷，啟動(dòng)下行的link-port 數(shù)據(jù)搬移，同時(shí)觸發(fā)下行碼片級(jí)數(shù)據(jù)處理。
全文摘要
本發(fā)明公開一種WCDMA基站基帶碼片級(jí)和符號(hào)級(jí)處理裝置。其特征在于使用多片DSP共同完成基站基帶符號(hào)級(jí)和碼片級(jí)的數(shù)據(jù)處理，一共使用5片DSP處理器，其中四片用于上行專用物理信道數(shù)據(jù)的處理，一片用于下行數(shù)據(jù)的處理以及上行的隨機(jī)接入處理。四片用于上行專用物理信道數(shù)據(jù)處理的DSP中有一片與下行數(shù)據(jù)處理單元通過link port總線連接。主控芯片通過主機(jī)口界面FPGA與DSP處理陣列相連，實(shí)現(xiàn)物理層與高層的接口處理以及資源管理。天線口通過界面FPGA與DSP處理器之間交換數(shù)據(jù)。用消息作多處理器間不同線程的同步及數(shù)據(jù)搬移。
文檔編號(hào)H04Q7/22GK101267680SQ20081010672
公開日2008年9月17日 申請(qǐng)日期2008年5月15日 優(yōu)先權(quán)日2008年5月15日
發(fā)明者陳朝陽 申請(qǐng)人:北京北方烽火科技有限公司