專利名稱：數(shù)據(jù)輸出方法及數(shù)據(jù)緩存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種數(shù)據(jù)輸出方法，及一種數(shù)據(jù)緩存器。
背景技術(shù)：
先進先出(FIFO, First In First Out)寄存器與普通存儲器的區(qū)別是其沒有 外部讀寫地址線，所以FIFO寄存器的優(yōu)點是使用非常簡單；缺點是只能順序 的寫入數(shù)據(jù)、順序的讀出數(shù)據(jù)，其數(shù)據(jù)地址是由內(nèi)部讀寫指針自動加1完成的， 而不是像普通存儲器那樣，由地址線決定讀取或?qū)懭肽硞€指定的地址。在兩個不同的時鐘域間進行數(shù)據(jù)傳輸時，可以采用FIFO寄存器作為數(shù)據(jù) 緩沖。在實際應(yīng)用過程中，常常需要將數(shù)據(jù)流中的各種不同數(shù)據(jù)跨時鐘域分配 到不同的地址空間去，比如通常在做完數(shù)據(jù)運算后，需要將數(shù)據(jù)傳入多個存儲 空間或是后續(xù)模塊，而運算模塊的時鐘頻率和存儲空間或后續(xù)模塊的時鐘頻率 之間通常沒有固定的頻率關(guān)系，因而需要采用異步FIFO寄存器來進行數(shù)據(jù)的 跨時鐘處理，如圖1所示，采用三個異步FIFO寄存器(異步FIF01、異步FIF02、 異步FIF03 )來將輸入數(shù)據(jù)分別寫入三個不同的存儲空間(空間A、空間B、 空間C)。具體地，在數(shù)據(jù)輸入端有一控制信號，控制將待寫入不同空間的數(shù) 據(jù)分配到不同的異步FIFO寄存器中，然后在異步FIFO的輸出端分別讀出該 待寫入數(shù)據(jù)，并寫入對應(yīng)的存儲空間。上述處理過程雖然解決了不同數(shù)據(jù)流在源頭上的分配，且控制較為簡單， 但存在的問題是每有一個存儲空間或后續(xù)模塊，就需對應(yīng)采用一個異步FIFO 寄存器，而使用多個FIFO寄存器將會大大增加芯片的面積。發(fā)明內(nèi)容本發(fā)明提供了 一種數(shù)據(jù)輸出方法，以采用較少的數(shù)據(jù)緩存器將數(shù)據(jù)輸出到 對應(yīng)的目的i也。相應(yīng)的，本發(fā)明還提供了一種數(shù)據(jù)緩存器。本發(fā)明實施例提供一種數(shù)據(jù)輸出方法，針對每一數(shù)據(jù)組執(zhí)行處理為該數(shù) 據(jù)組分配目的地地址；基于所述分配的目的地地址，輸出該l史據(jù)組中的數(shù)據(jù)； 每輸出該數(shù)據(jù)組中的一個數(shù)據(jù)，判斷該輸出的數(shù)據(jù)是否為該數(shù)據(jù)組中的最后一 個數(shù)據(jù)，以及在判斷出輸出的數(shù)據(jù)為該數(shù)據(jù)組中的最后一個數(shù)據(jù)時，觸發(fā)為該 數(shù)據(jù)組的下一數(shù)據(jù)組分配目的地地址；否則觸發(fā)繼續(xù)基于所述分配的目的地地 址，輸出該數(shù)據(jù)組中的數(shù)據(jù)。本發(fā)明實施例提供一種數(shù)據(jù)緩存器，包括分配單元，用于為數(shù)據(jù)組分配 目的地地址；輸出單元，用于基于分配單元分配的目的地地址，輸出該數(shù)據(jù)組 中的數(shù)據(jù)；判斷單元，用于在輸出單元每輸出該數(shù)據(jù)組中的一個數(shù)據(jù)時，判斷 該輸出的數(shù)據(jù)是否為該數(shù)據(jù)組中的最后一個數(shù)據(jù)；以及第一觸發(fā)單元，用于在 判斷單元的判斷結(jié)杲為是時，觸發(fā)所述分配單元為該數(shù)據(jù)組的下一數(shù)據(jù)組分配 目的地地址；第二觸發(fā)單元，用于在判斷單元的判斷結(jié)果為否時，觸發(fā)輸出單 元繼續(xù)基于所述分配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)。本發(fā)明實施例提出的數(shù)據(jù)輸出方案，通過針對每一數(shù)據(jù)組執(zhí)行處理為該 數(shù)據(jù)組分配目的地地址；基于所述分配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)； 每輸出該數(shù)據(jù)組中的一個數(shù)據(jù)，判斷該輸出的數(shù)據(jù)是否為該數(shù)據(jù)組中的最后一 個數(shù)據(jù)，以及在判斷出輸出的數(shù)據(jù)為該數(shù)據(jù)組中的最后一個數(shù)據(jù)時，觸發(fā)為該 數(shù)據(jù)組的下一數(shù)據(jù)組分配目的地地址；否則觸發(fā)繼續(xù)基于所述分配的目的地地 址，輸出該數(shù)據(jù)組中的數(shù)據(jù)。使得可以采用較少的數(shù)據(jù)緩存器將數(shù)據(jù)輸出到對 應(yīng)的目的地，從而減小了芯片的面積，硬件實現(xiàn)結(jié)構(gòu)簡單。


圖1為現(xiàn)有技術(shù)中采用多個FIFO寄存器，將數(shù)據(jù)跨時鐘域分配到不同地址空間的示意圖；圖2為通用FIFO寄存器的原理示意圖；圖3a為本發(fā)明實施例提出的tt據(jù)輸出方法的流程示意圖；圖3b為本發(fā)明實施例提出的數(shù)據(jù)輸出方法中，判斷輸出的數(shù)據(jù)是否為數(shù)據(jù)組中最后 一個數(shù)據(jù)的流程示意圖；圖4為本發(fā)明實施例提出的數(shù)據(jù)輸出方法中，將獲取的地址與記錄的地址進行比較的流程示意圖；圖5為本發(fā)明實施例一提出的采用一個FIFO寄存器，將數(shù)據(jù)跨時鐘域分配到不同地址空間的示意圖；圖6為本發(fā)明實施例提出的數(shù)據(jù)緩存器的結(jié)構(gòu)示意圖；圖7為本發(fā)明實施例提出的數(shù)據(jù)緩存器中判斷單元的具體結(jié)構(gòu)示意圖；圖8為本發(fā)明實施例提出的數(shù)據(jù)緩存其中比較子單元的具體結(jié)構(gòu)示意圖。
具體實施方式
本發(fā)明實施例提出的數(shù)據(jù)輸出方案是為各數(shù)據(jù)組分配各自對應(yīng)的目的 地，基于所迷分配的目的地，將所述各個數(shù)據(jù)組分別輸出到各自對應(yīng)的目的地。首先介 紹一下通用FIFO寄存器的原理，如圖2所示，雙口 RAM兩端隸 屬于兩個不同的時鐘域，寫時鐘域A輸入寫使能信號和輸入數(shù)據(jù)；讀時鐘域B 輸入讀使能信號和輸出數(shù)據(jù)。FIFO寫地址產(chǎn)生器產(chǎn)生的寫滿標志，通知寫時 鐘域B雙口 RAM已經(jīng)寫滿。FIFO讀地址產(chǎn)生器產(chǎn)生的讀空標志，通知讀時 鐘域A雙口 RAM已經(jīng)讀空。寫滿標志的生成過程如下FIFO寫地址產(chǎn)生器利用寫使能信號產(chǎn)生順序 遞增的寫地址，將當前寫地址與讀地址比較，如果二者之差等于FIFO寄存器 的容量，則認為雙口 RAM已經(jīng)寫滿，生成寫滿標志。同理，讀空標志的生成過程如下FIFO寫地址產(chǎn)生器利用寫使能信號產(chǎn)生順序遞增的寫地址，將當前寫地址與讀地址比較，如果二者相等，則認為雙口 RAM已經(jīng)讀空，生成讀空標志。為了消除亞穩(wěn)態(tài)，通常采用格雷碼轉(zhuǎn)換的方法將讀地址轉(zhuǎn)換為讀指針格雷 碼，并經(jīng)過兩級同步，同步到寫時鐘域來進行寫滿標志判斷；將寫地址轉(zhuǎn)換為 寫指針格雷碼，并經(jīng)過兩級同步，同步到讀時鐘域來進行讀空標志判斷。下面結(jié)合說明書附圖來說明本發(fā)明的具體實施方式
。圖3a為本發(fā)明實施例提出的數(shù)據(jù)輸出方法的流程示意圖，具體流程說明 如下，針對每一數(shù)據(jù)組執(zhí)行下述步驟31-步驟34:步驟31:為該數(shù)據(jù)組分配目的地地址；數(shù)據(jù)緩存器可以通過多種方式得到按序排列的數(shù)據(jù)組，然后對該得到的數(shù) 據(jù)組按序執(zhí)行步驟31-步驟34的處理。例如數(shù)據(jù)緩存器通過順序接收數(shù)據(jù)組的方式，得到按照順序排列的數(shù)據(jù) 組；或數(shù)據(jù)緩存器通過將緩存的數(shù)據(jù)組按照輸出目的地的不同，進行分組排序 得到。步驟32:基于所述分配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)； 數(shù)據(jù)組中會包含多個數(shù)據(jù)，基于所述分配的地址，將該數(shù)據(jù)組中的數(shù)據(jù)依 次輸出。步驟33:每輸出該數(shù)據(jù)組中的一個數(shù)據(jù)，判斷該輸出的數(shù)據(jù)是否為該數(shù)據(jù) 組中的最后一個數(shù)據(jù)；步驟34:在判斷出輸出的數(shù)據(jù)為該數(shù)據(jù)組中的最后一個數(shù)據(jù)時，觸發(fā)為該 數(shù)據(jù)組的下一數(shù)據(jù)組分配目的地地址；否則觸發(fā)轉(zhuǎn)回步驟31繼續(xù)基于所述分 配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)。本發(fā)明實施例提出的數(shù)據(jù)輸出方案還包括記錄該數(shù)據(jù)組中最后一個數(shù)據(jù) 的地址；步驟33中判斷輸出的數(shù)據(jù)是否為該數(shù)據(jù)組中的最后一個數(shù)據(jù)的流程 如圖3b所示，具體流程說明如下步驟331:獲取輸出的該數(shù)據(jù)組中的數(shù)據(jù)的地址；步驟332:將所述獲取的地址與所述記錄的地址進行比較； 每輸出一個數(shù)據(jù)時，獲取該數(shù)據(jù)的地址，并將該地址與記錄的當前數(shù)據(jù)組中的最后一個數(shù)據(jù)地址進行比較。步驟333:在比4交結(jié)果相等時，判斷出llr出的數(shù)據(jù)為該數(shù)據(jù)組中的最后一個數(shù)據(jù)；否則判斷出輸出的數(shù)據(jù)不是該數(shù)據(jù)組中的最后一個數(shù)據(jù)。通過步驟331-步驟333的操作，可以判斷輸出的數(shù)據(jù)是否為該當前數(shù)據(jù)組中的最后 一個數(shù)據(jù)，當然所述判斷的過程也可以釆用其它的方式。為了消除亞穩(wěn)態(tài)，上述步驟332中執(zhí)行的將獲取的地址與記錄的地址進行比較，具體如圖4所示，流程說明如下步驟3321:將所述獲取的地址，轉(zhuǎn)換為對應(yīng)的格雷碼數(shù)據(jù)； 步驟3322:將所述記錄的地址，轉(zhuǎn)換為對應(yīng)的^^雷碼數(shù)據(jù)； 步驟3323:將所述轉(zhuǎn)換得到的兩個格雷碼數(shù)據(jù)進行比較。 下面以一個具體的實施例來說明本發(fā)明方案，其中數(shù)據(jù)緩存器以FIFO寄存器為例來說明，當然采用本發(fā)明思想進行改進得到的數(shù)據(jù)緩存器不僅限于為先進先出寄存器。 實施例一圖5為本發(fā)明實施例一提出的采用一個FIFO寄存器，將數(shù)據(jù)跨時鐘域分 配到不同地址空間的示意圖。如圖所示，這里只使用了一組異步寄存器來進行 數(shù)據(jù)跨時鐘域讀寫，即采用一個異步FIFO寄存器將三組數(shù)據(jù)分別寫入到空間 A、空間B和空間C中。假設(shè)需要將第一組數(shù)據(jù)寫入空間A,將第二組數(shù)據(jù)寫入空間B,將第三組 數(shù)據(jù)寫入空間C，那么只需將三組數(shù)據(jù)依次寫入異步FIFO寄存器中，在開始 寫入第一組數(shù)據(jù)時寫空間A有效，異步FIFO寄存器為該寫入的第一組數(shù)據(jù)分 配對應(yīng)的目的地地址，即空間A的地址，寫端口在寫入第一組數(shù)據(jù)時，讀端口 可以執(zhí)行讀出操作，并將讀出的數(shù)據(jù)輸出到空間A,在第一組數(shù)據(jù)中的最后一 個數(shù)據(jù)寫入異步FIFO寄存器時，記錄該最后一個數(shù)據(jù)的地址，同時將其轉(zhuǎn)化為格雷碼后傳遞至讀端口 (此時寫端口可以繼續(xù)執(zhí)行第二組數(shù)據(jù)的寫操作)， 將讀端口讀出數(shù)據(jù)的地址，也轉(zhuǎn)換為對應(yīng)的格雷碼，與傳遞至讀端口的格雷碼比較，在比較結(jié)果為二者相等時，判定寫入異步FIFO寄存器的第一組數(shù)據(jù)已 經(jīng)讀空；此時寫空間B有效，異步FIFO寄存器為第二組數(shù)據(jù)分配目的地地址 空間，即空間B的地址，讀端口繼續(xù)執(zhí)行讀出操作，并將讀出的數(shù)據(jù)輸出到空 間B,在第二組數(shù)據(jù)中的最后一個數(shù)據(jù)寫入異步FIFO寄存器時，也記錄該最 后一個數(shù)據(jù)的地址，同時將其轉(zhuǎn)化為格雷碼后傳遞至讀端口 (此時寫端口可以 繼續(xù)執(zhí)行第三組數(shù)據(jù)的寫操作)，將讀端口讀出數(shù)據(jù)的地址，也轉(zhuǎn)換為對應(yīng)的 格雷碼，與所述傳遞至讀端口的格雷碼比較，在比較結(jié)果為二者相等時，判定 寫入異步FIFO寄存器的第二組數(shù)據(jù)已經(jīng)讀空；此時寫空間C有效，異步FIFO 寄存器繼續(xù)為第三組數(shù)據(jù)分配目的地地址空間，即空間C的地址，讀端口繼續(xù) 執(zhí)行讀出操作，并將讀出的數(shù)據(jù)輸出到空間C，至此，完成了將三組數(shù)據(jù)分別 輸出至三個不同的空間。綜上所述，可見只使用了一個異步FIFO寄存器，通過在寫端口增加記錄 各組數(shù)據(jù)中最后一個數(shù)據(jù)的地址，并將記錄的地址轉(zhuǎn)換為格雷碼傳送至讀端 口，在讀端口將讀出數(shù)據(jù)的地址轉(zhuǎn)換為格雷碼，并與傳送來的格雷碼進行比較的方式，來實現(xiàn)數(shù)據(jù)的跨時鐘域動態(tài)分配。這樣做雖然增加了一些鎖存和比較 邏輯，但卻可以大大減少異步FIFO寄存器的使用，有效地減少了芯片面積。本發(fā)明實施例提出了一種數(shù)據(jù)緩存器，如圖6所示，包括分配單元61， 用于為數(shù)據(jù)組分配目的地地址；輸出單元62,用于基于分配單元61分配的目 的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)；判斷單元63,用于在輸出單元62每輸出 該數(shù)據(jù)組中的 一個數(shù)據(jù)時，判斷該輸出的數(shù)據(jù)是否為該數(shù)據(jù)組中的最后一個數(shù) 據(jù)；以及第一觸發(fā)單元64,用于在判斷單元63的判斷結(jié)果為是時，觸發(fā)所述 分配單元61為該數(shù)據(jù)組的下一數(shù)據(jù)組分配目的地地址；第二觸發(fā)單元65,用 于在判斷單元63的判斷結(jié)果為否時，觸發(fā)輸出單元62繼續(xù)基于所述分配的目 的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)。所述數(shù)據(jù)緩存器還包括記錄單元66,用于記錄數(shù)據(jù)組中最后一個數(shù)據(jù)的地址；所述判斷單元63如圖7所示，具體包括獲取子單元631,用于獲取輸出 單元62輸出的該凄t據(jù)組中的凄t據(jù)的地址；比較子單元632,用于將獲取子單元 631獲取的地址與記錄單元66記錄的該數(shù)據(jù)組中最后一個數(shù)據(jù)的地址進行比 較；以及判斷子單元633，用于在比較子單元632的比較結(jié)果相等時，判斷出 輸出的數(shù)據(jù)為該數(shù)據(jù)組中的最后一個數(shù)據(jù)；否則判斷出輸出的數(shù)據(jù)不是該數(shù)據(jù) 組中的最后一個數(shù)據(jù)。所述比較子單元632如圖8所示，具體包括第一轉(zhuǎn)換子模塊6321，用于 將獲取子單元631獲取的地址，轉(zhuǎn)換為對應(yīng)的格雷碼數(shù)據(jù)；第二轉(zhuǎn)換子模塊 6322，用于將記錄單元66記錄的地址，轉(zhuǎn)換為對應(yīng)的格雷碼數(shù)據(jù)；比較子模 塊6323，用于將第一轉(zhuǎn)換子模塊6321與第二轉(zhuǎn)換子模塊6322轉(zhuǎn)換得到的兩個 格雷碼數(shù)據(jù)進行比較。本發(fā)明采用在一個FIFO寄存器中插入多個假空標記來實現(xiàn)數(shù)據(jù)地址空間 的切換。該方法不^U更件實現(xiàn)結(jié)構(gòu)簡單，而且大大減少FIFO寄存器的使用面 積。明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及 其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1. 一種數(shù)據(jù)輸出方法，其特征在于，針對每一數(shù)據(jù)組執(zhí)行處理為該數(shù)據(jù)組分配目的地地址；基于所述分配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)；每輸出該數(shù)據(jù)組中的一個數(shù)據(jù)，判斷該輸出的數(shù)據(jù)是否為該數(shù)據(jù)組中的最后一個數(shù)據(jù)，以及在判斷出輸出的數(shù)據(jù)為該數(shù)據(jù)組中的最后一個數(shù)據(jù)時，觸發(fā)為該數(shù)據(jù)組的下一數(shù)據(jù)組分配目的地地址；否則觸發(fā)繼續(xù)基于所述分配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)。
2、 如權(quán)利要求1所述的方法，其特征在于，還包括記錄該數(shù)據(jù)組中最后 一個數(shù)據(jù)的地址；所述判斷輸出的數(shù)據(jù)是否為該數(shù)據(jù)組中的最后一個數(shù)據(jù)，具體包括 獲取輸出的該數(shù)據(jù)組中的數(shù)據(jù)的地址； 將所述獲取的地址與所述記錄的地址進行比較；以及 在比較結(jié)果相等時，判斷出輸出的數(shù)據(jù)為該數(shù)據(jù)組中的最后一個數(shù)據(jù)；否 則判斷出輸出的數(shù)據(jù)不是該數(shù)據(jù)組中的最后 一個數(shù)據(jù)。
3、 如權(quán)利要求2所述的方法，其特征在于，所述將獲取的地址與記錄的 地址進行比較，具體包括將所述獲取的地址轉(zhuǎn)換為對應(yīng)的格雷碼數(shù)據(jù)；并 將所述記錄的地址轉(zhuǎn)換為對應(yīng)的格雷碼數(shù)據(jù)；以及 將所述轉(zhuǎn)換得到的兩個格雷碼數(shù)據(jù)進行比較。
4、 一種數(shù)據(jù)緩存器，其特征在于，包括 分配單元，用于為數(shù)據(jù)組分配目的地地址；輸出單元，用于基于分配單元分配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù); 判斷單元，用于在輸出單元每輸出該數(shù)據(jù)組中的一個數(shù)據(jù)時，判斷該輸出 的數(shù)據(jù)是否為該數(shù)據(jù)組中的最后 一個數(shù)據(jù)；以及第一觸發(fā)單元，用于在判斷單元的判斷結(jié)果為是時，觸發(fā)所述分配單元為該數(shù)據(jù)組的下一數(shù)據(jù)組分配目的地地址；第二觸發(fā)單元，用于在判斷單元的判斷結(jié)果為否時，觸發(fā)輸出單元繼續(xù)基 于所述分配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)。
5、 如權(quán)利要求4所述的數(shù)據(jù)緩存器，其特征在于，還包括記錄單元，用 于記錄數(shù)據(jù)組中最后一個數(shù)據(jù)的地址；所述判斷單元具體包括獲取子單元，用于獲取輸出單元輸出的該數(shù)據(jù)組中的數(shù)據(jù)的地址； 比較子單元，用于將獲取子單元獲取的地址與記錄單元記錄的該數(shù)據(jù)組中最后一個數(shù)據(jù)的地址進行比較；以及判斷子單元，用于在比較子單元的比較結(jié)果相等時，判斷出輸出的數(shù)據(jù)為該數(shù)據(jù)組中的最后一個數(shù)據(jù)；否則判斷出輸出的數(shù)據(jù)不是該數(shù)據(jù)組中的最后一個數(shù)據(jù)。
6、 如權(quán)利要求5所述的數(shù)據(jù)緩存器，其特征在于，所述比較子單元具體 包括第一轉(zhuǎn)換子模塊，用于將獲取子單元獲取的地址，轉(zhuǎn)換為對應(yīng)的格雷碼數(shù)據(jù)；第二轉(zhuǎn)換子模塊，用于將記錄單元記錄的地址，轉(zhuǎn)換為對應(yīng)的格雷碼數(shù)據(jù)； 比較子模塊，用于將第 一轉(zhuǎn)換子模塊與第二轉(zhuǎn)換子模塊轉(zhuǎn)換得到的兩個格 雷碼數(shù)據(jù)進行比較。
全文摘要
本發(fā)明公開了一種數(shù)據(jù)輸出方法，針對每一數(shù)據(jù)組執(zhí)行處理為該數(shù)據(jù)組分配目的地地址；基于所述分配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)；每輸出該數(shù)據(jù)組中的一個數(shù)據(jù)，判斷該輸出的數(shù)據(jù)是否為該數(shù)據(jù)組中的最后一個數(shù)據(jù)，以及在判斷出輸出的數(shù)據(jù)為該數(shù)據(jù)組中的最后一個數(shù)據(jù)時，觸發(fā)為該數(shù)據(jù)組的下一數(shù)據(jù)組分配目的地地址；否則觸發(fā)繼續(xù)基于所述分配的目的地地址，輸出該數(shù)據(jù)組中的數(shù)據(jù)。相應(yīng)的，本發(fā)明還公開了一種數(shù)據(jù)緩存器，采用本發(fā)明方案，使得可以采用較少的數(shù)據(jù)緩存器將數(shù)據(jù)輸出到對應(yīng)的目的地，從而減小了芯片的面積，硬件實現(xiàn)結(jié)構(gòu)簡單。
文檔編號H04L12/56GK101267459SQ20081010473
公開日2008年9月17日 申請日期2008年4月23日 優(yōu)先權(quán)日2008年4月23日
發(fā)明者萬紅星 申請人:北京中星微電子有限公司