專利名稱：：時鐘與數(shù)據(jù)并存的高傳輸速率接口的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種高傳輸速率的接口，特別是涉及一種應(yīng)用于顯示面板內(nèi)部(intra-panel)的時鐘與數(shù)據(jù)并存的高傳輸速率接口。
背景技術(shù)：
：近年來的顯示面板技術(shù)已日趨成熟，但隨著消費(fèi)者的需求，顯示面板的尺寸越做越大，且分辨率越做越高，然而，當(dāng)顯示面板的分辨率與尺寸增加時，將導(dǎo)致面板內(nèi)部的操作頻率越來越高。傳統(tǒng)的顯示面板內(nèi)部傳輸接口(intra-panelinterface)由于需要多對的傳輸線，在高頻的環(huán)境下將很難讓每條傳輸線有相近的電性；因此接收端不容易對此做出有效的校正機(jī)制，位錯誤率(biterrorrate)也因此無法降低。更重要的是系統(tǒng)需要額外的成本來特別處理此問題，產(chǎn)品的竟?fàn)幜σ惨虼藷o法提升。光的三原色可分為紅色、藍(lán)色與綠色，任何的影像可藉由不同強(qiáng)度的三原色來合成與表示。因此影像數(shù)據(jù)可由紅色的影像數(shù)據(jù)、綠色的影像數(shù)據(jù)與藍(lán)色的影像數(shù)據(jù)來組成。參照圖1,圖1是第一種已知的液晶顯示面板內(nèi)部傳輸接口的傳輸實施例。其中影像數(shù)據(jù)R/G/BData是由一對時鐘信號傳輸線10與多對影像數(shù)據(jù)傳輸線11、12(第一對影像數(shù)據(jù)傳輸線為11,其余影像數(shù)據(jù)傳輸線為12)來傳入面板內(nèi)部的驅(qū)動芯片，且每對傳輸線10、11、12皆會接至所有驅(qū)動芯片的輸入端。如圖l所示，N位的影像數(shù)據(jù)R/G/BData可由N位的紅色影像數(shù)據(jù)Rl、R2、...、RN、綠色影像數(shù)據(jù)G1、G2、...、GN與藍(lán)色影像數(shù)據(jù)Bl、B2、...、BN所組成。其操作原理為每對影像數(shù)據(jù)傳輸線11、12利用時鐘信號CLK的上升邊緣(risingedge)與下降邊緣(fa11ingedge)來截取影像數(shù)據(jù)，并藉此傳輸線ll、12將其影像數(shù)據(jù)R/G/BData傳輸至面板內(nèi)所有驅(qū)動芯片的輸入端。以圖1的第一對影像數(shù)據(jù)傳輸線11來說明，當(dāng)時鐘信號CLK從低電平變成高電平時，該第一對影像數(shù)據(jù)傳輸線11可以截取紅色影像數(shù)據(jù)的第一位R1。而當(dāng)時鐘信號CLK從高電平變成低電平時，第一對傳輸線則截取紅色影像數(shù)據(jù)的第二位R2。而其它的影像數(shù)據(jù)傳輸線12的操作原理則可依此類推。一個像素(pixel)如果有IO位的影像數(shù)據(jù)，若使用圖1的接口，則需要15條影像數(shù)據(jù)傳輸線與一條時鐘信號傳輸線。上述的傳輸實施例為RSDS(ReduceSwingDifferentialSignaling)的傳輸接口。雖然此接口以傳輸對形式連結(jié)，而能降低至很小的振幅，進(jìn)而支持高步頁的應(yīng)用，并產(chǎn)生較小的電磁干擾(ElectromagneticInterference,EMI)。但是因每對傳輸線均須接至所有驅(qū)動芯片的輸入端，所以負(fù)載太大。且因每一對傳輸線的環(huán)境皆不相同，將導(dǎo)致此傳輸接口不容易被應(yīng)用在高頻環(huán)境中。參照圖2,圖2是第二種已知的顯示面板內(nèi)部傳輸接口的傳輸實施例。其中影像數(shù)據(jù)是利用一對時鐘信號傳輸線20及一對影像數(shù)據(jù)傳輸線21傳入面板內(nèi)的驅(qū)動芯片，而且每對傳輸線僅20、21接至單一驅(qū)動芯片的輸入端。其操作原理為該對影像數(shù)據(jù)傳輸線21利用時鐘信號CLK的上升邊緣與下降邊緣來截取影像數(shù)據(jù)R/G/BData,并藉此傳輸線21將其影像數(shù)據(jù)R/G/BData傳輸至與其連接的驅(qū)動芯片。結(jié)合圖2來說明，若有N位的影像數(shù)據(jù)，當(dāng)時鐘信號CLK從低電平變成高電平時，該對影像數(shù)據(jù)傳輸線21可以截取紅色影像數(shù)據(jù)的第一位R1。之后當(dāng)時鐘信號CLK從高電平變成低電平時，該對影像數(shù)據(jù)傳輸線21則截取紅色影像數(shù)據(jù)的第二位R2。依此方法，該對影像數(shù)據(jù)傳輸線21將依序地截取紅色影像數(shù)據(jù)Rl~RN、綠色影像數(shù)據(jù)Gl~GN與藍(lán)色影像數(shù)據(jù)B1BN。上述的實施例為PPDS(Point-to-PointDifferentialSignaling)的傳輸接口。該接口的傳輸方式為一種單點(diǎn)對單點(diǎn)的傳輸方式，其傳輸端的負(fù)載較輕也比較容易被控制估算，且對于單一驅(qū)動芯片又有較少的傳輸線對。但這樣的架構(gòu)仍須額外的控制信號來做適當(dāng)?shù)目刂?，以確保線對與線對之間的相關(guān)性，進(jìn)而避免截取到錯誤的數(shù)據(jù)；此外，當(dāng)此接口操作于高頻時，由于其采用獨(dú)立的時鐘信號，可能會產(chǎn)生電磁干擾與時鐘偏移(clockskew)的問題。參照圖3，圖3為第三種已知的顯示面板內(nèi)部傳輸接口的傳輸實施例。其中影像數(shù)據(jù)R/G/BData與時鐘信號CLK僅通過同一對傳輸線30傳入面板內(nèi)的驅(qū)動芯片，所以每一個驅(qū)動芯片僅有一對傳輸線30輸入。其操作原理為將影像數(shù)據(jù)R/G/BData的信息與時鐘信號CLK的信息以振幅作為區(qū)隔，所以只要對振幅檢測，即可截取出時鐘信號CLK。之后將其時鐘信號CLK送至延遲鎖相回路(DelayedLockedLoop,DLL)來產(chǎn)生出不同相位(phase)的時鐘信號CLK，并利用這些不同相位的時鐘信號CLK來截取出影像數(shù)據(jù)R/G/BData。結(jié)合圖3來說明，該對傳輸線30包含了時鐘信號CLK、控制信號C、虛擬信號D(dummysignal)與N位的影像數(shù)據(jù)R/G/BData,該N位的影像數(shù)據(jù)R/G/BData可由N位的紅色影像數(shù)據(jù)R1~RN、綠色影像數(shù)據(jù)G1~GN與藍(lán)色影像數(shù)據(jù)Bl~BN所組成。其中，時鐘信號CLK的振幅的絕對值較影像數(shù)據(jù)R/G/BData、虛擬信號D與控制信號C的振幅的絕對值來得大，并藉此用以區(qū)隔時鐘信號CLK與影像數(shù)據(jù)R/G/BData、虛擬信號D以及控制信號C。此外,藉由知道每一個像素?fù)碛袔孜坏挠跋駭?shù)據(jù)R/G/BData,;就可以知道需要多少個不同相位的時鐘信號CLK來完成傳輸。以10位的影像R/G/BData來說，完成一個像素傳輸所需要33個不同相位的時鐘信號CLK，包括影像數(shù)據(jù)R/G/BData需要30個時鐘信號CLK,控制信號C需要1個時鐘信號CLK，時鐘信號本身也要1個時鐘信號CLK,以及一虛擬信號D需要1個時鐘信號CLK。上述的實施例為韓國三星(Samsung)公司在2006年于SID期刊所提出的4專#]^妄口，其才示題名稱為J刀Jdra/2c/i/7,r5-戶a刀e7Zo/er/sceWr力67oci:丄arge-57zecf77TIC/^Wica〃o力s。該傳輸接口的優(yōu)點(diǎn)在于亦為單點(diǎn)對單點(diǎn)的傳輸方式，所以傳輸端的負(fù)載較輕也比較容易被控制估算，而且不需考慮傳輸線對與傳輸線對之間的環(huán)境一致性。但是該傳輸接口為了從振幅的檢測來截取時鐘信號的信息，必須額外增加兩個比較器，而且僅對單點(diǎn)電壓比4交，若4言號有過激(overshooting)或下5效(undershooting)的5見象發(fā)生時，噪聲免疫(noiseimmunity)的效果不佳，而導(dǎo)致有誤判時鐘信號的情形發(fā)生，使得時鐘信號的相位錯亂，而截取到錯誤的影像數(shù)據(jù)。另外，影像數(shù)據(jù)的電壓只有兩種電平，當(dāng)分辨率高時，會因操作頻率太高而容易造成錯誤。有鑒于此，本發(fā)明提供一種時鐘與數(shù)據(jù)并存的高傳輸速率接口，來克服上述的問題。
發(fā)明內(nèi)容本發(fā)明提供一種時鐘與數(shù)據(jù)并存的高傳輸速率接口，特別是一種具有低負(fù)載、低功率損耗、低信號干擾與無時鐘信號偏移問題的高傳輸速率接口。且該接口可運(yùn)用于顯示面板內(nèi)部(intra-panel)的傳輸。本發(fā)明提供一種時鐘與數(shù)據(jù)并存的高傳輸速率接口。此高傳輸速率接口包含時鐘檢測電路與數(shù)據(jù)取得電路。其中，數(shù)據(jù)取得電路耦接至?xí)r鐘檢測電路。時鐘檢測電路用來接收數(shù)據(jù)流，并檢測數(shù)據(jù)流中的特定數(shù)據(jù)格式，以將時鐘信息從數(shù)據(jù)流中擷取出來。數(shù)據(jù)取得電路用來根據(jù)時鐘信息，對數(shù)據(jù)流進(jìn)行取樣，并根據(jù)取樣結(jié)果取得影像信息。如本發(fā)明第一實施例所述的高傳輸速率接口，其中，數(shù)據(jù)流是由多電平(multi-level)電壓信號所攜帶，多電平的電壓信號的每一電壓電平均代表m位的二進(jìn)制代碼。特定數(shù)據(jù)格式是由兩個連續(xù)的m位的二進(jìn)制代碼所構(gòu)成。此接口還包含比較電路，用來接收多電平電壓信號，并將多電平電壓信號與參考信號進(jìn)行比較，以產(chǎn)生數(shù)據(jù)流。數(shù)據(jù)取得電路包含延遲鎖定回路、取樣單元與譯碼單元。延遲鎖定回路耦接于時鐘信號檢測器，用以根據(jù)時鐘信息，以產(chǎn)生多個不同相位的時鐘信號。取樣單元耦接于比較單元與延遲鎖定回路，用來根據(jù)多個不同相位的時鐘信號對數(shù)據(jù)流進(jìn)行取樣，以產(chǎn)生取樣結(jié)果。譯碼單元耦接于取樣單元，用以接收取樣結(jié)果，并且對取樣結(jié)果進(jìn)行譯碼，以產(chǎn)生影像數(shù)據(jù)。本發(fā)明提供一種時鐘與數(shù)據(jù)并存的高傳輸速率接口，此接口可應(yīng)用于液晶顯示器中。此接口包括編碼器與時鐘檢測器。編碼器用以將時鐘信息以特定的數(shù)據(jù)格式嵌入數(shù)據(jù)流。時鐘檢測電路用來接收數(shù)據(jù)流，并檢測數(shù)據(jù)流中的特定數(shù)據(jù)格式，以將時鐘信息從該料流中擷取出來。如本發(fā)明第一實施例所述的高傳輸速率接口，其中，編碼器還對影^象信息進(jìn)行編碼操作，以形成數(shù)據(jù)流。此接口還包含數(shù)據(jù)取得電路，此數(shù)據(jù)取得電路耦接至?xí)r鐘檢測電路，用來根據(jù)時鐘信息，對數(shù)據(jù)流進(jìn)行取樣，并根據(jù)取樣結(jié)果取得影像信息。編碼器是對n位的影像信息進(jìn)行編碼，以產(chǎn)生多個m位的二進(jìn)制代碼，進(jìn)而形成數(shù)據(jù)流。數(shù)據(jù)流是由多電平(multi-level)電壓信號所攜帶，以及多電平的電壓信號的每一電壓電平均代表m位的二進(jìn)制代碼。本發(fā)明所述的時鐘與數(shù)據(jù)并存的高傳輸速率接口利用特殊的編碼方式將一二進(jìn)制碼拆解為兩個第一碼。使得單對傳輸線可并存時鐘信號與數(shù)據(jù)信號，藉此降低負(fù)載與功率損耗，且能避免不同信號間的干擾及時鐘信號的時鐘偏移問題。且該接口與方法使用多電壓電平技術(shù)增加位率，所以不僅沒有多對傳輸線的缺點(diǎn)，而且傳輸效率較傳統(tǒng)的點(diǎn)對點(diǎn)傳輸技術(shù)高。為使本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一實施例，并結(jié)合附圖詳細(xì)說明如下。圖1是第一種現(xiàn)有已知的液晶顯示面板內(nèi)部傳輸接口的傳輸實施例。圖2是第二種現(xiàn)有已知的液晶顯示面板內(nèi)部傳輸接口的傳輸實施例。圖3是第三種現(xiàn)有已知的液晶顯示面板內(nèi)部傳輸接口的傳輸實施例。圖4為本發(fā)明的第一實施例的一具有三位的二進(jìn)制代碼編碼表。圖5為本發(fā)明第一實施例的一種傳輸信號波形圖。圖6為本發(fā)明的第一實施例應(yīng)用在顯示面板環(huán)境里。圖7為本發(fā)明第一實施例的一數(shù)據(jù)接收裝置的一功能方塊圖。圖8為數(shù)據(jù)接收裝置中比較單元701與時鐘信號檢測器702的電路圖。圖9為另一種數(shù)據(jù)讀取裝置中比較單元701與時鐘信號檢測器702的電路圖。圖IO為本發(fā)明第一實施例的另一傳輸實信號波形圖。圖11為本發(fā)明第一實施例的方法流程圖。附圖符號說明10、20:時鐘信號傳輸線11、12、21:影像數(shù)據(jù)傳輸線30、50、L600L610:傳輸線60:定時器CD601CD610:行驅(qū)動器701比較單元702時鐘信號檢測703延遲鎖定回路704取樣單元705譯碼單元801、802、901-903:比較器803:反向比較器811-813、911-913:數(shù)據(jù)觸發(fā)器821、822、921、922:延遲單元831、832、931、932:或門841、941:與門具體實施例方式基于以上已知的傳輸接口不管是單對線或多對線的數(shù)據(jù)傳輸皆僅用兩個電壓電平表示位為1或0。但是隨著操作頻率系統(tǒng)設(shè)計的困難度日進(jìn)漸增，多電壓電平的設(shè)計將可因頻率降低有效減少系統(tǒng)設(shè)計的困難度。但是傳統(tǒng)的內(nèi)含時鐘信號的多電壓電平設(shè)計，皆需一段冗長的同步時間(synchronizationtime)。而且顯示面板內(nèi)含^艮多顆的驅(qū)動芯片，如何讓所有驅(qū)動芯片皆可有相近的同步特性，讓整條影像傳輸線的影像數(shù)據(jù)可同步輸出，將會使得傳統(tǒng)的多電壓電平設(shè)計復(fù)雜度大幅增加，而較不適用于大尺寸的顯示面板應(yīng)用上。本發(fā)明提出一種可實現(xiàn)的多電平電壓信號并存時鐘信號與數(shù)據(jù)信號的高速率傳輸接口及其方法，其原理為利用特殊的編碼方式將傳統(tǒng)一個多位的二進(jìn)制代碼拆解成兩個較低位的第一碼。藉由此特殊的編碼方式，如此將有多余的碼可用來當(dāng)時鐘信號的信息，然后再利用一簡單的電路即可截取出時鐘信號。最重要的是因為架構(gòu)簡單.,.可以讓同一顯示面板上的驅(qū)動芯片有相近的特性，不須額外的排列即可有一致的結(jié)果。參照圖4，圖4為本發(fā)明的第一實施例的一具有三位的二進(jìn)制代碼編碼表。其中，任一具有三位的二進(jìn)制代碼Code—Data可以拆解成兩個具有兩位的第一碼Code—A、Code—B相加，且所述第一碼亦為二進(jìn)制代碼。其相加方式為將第二個第一碼Code-B的最高位(MSB)移至第一個第一碼Code_A的最低位(LSB)的位置，再將兩個第一碼Code-A、Code—B相加。值得一提的是任何一個具有三位的二位碼二進(jìn)制代碼Code-Data并非僅有一種拆解方式。如圖4所示，共有四種不同的拆解方式Set—l、Set-2、與Set_3與Set一4。其中，對于拆解方式Set-l、Set—2、Set—3來說，其拆解方式為將第二個第一碼Code—B的最高位(MSB)移至第一個第一碼Code_A的最低位(LSB)的位置，再將兩個第一碼Code—A、Code-B相加，以得出三位的二進(jìn)制代碼Code—Data。然而，本發(fā)明不限于上述的拆解方式，另一實現(xiàn)方法則如圖4的Set—4所示，由其中可以看出不同于Set-1~3的編碼方式，Set_4的原始碼與拆解出的code—A&code—B并無直接的運(yùn)算方式，而是通過查閱表(look-uptable)來達(dá)到編碼的目的。在此以二進(jìn)制代碼具有三位的二位碼Code—Data為101為例，由圖4可知每一種拆解方式Set_l~Set_4的結(jié)果不盡相同；舉例來說，對于在第一種拆解方式Set—11而言，Code-Data(lOl)所拆解出來的第一碼Code—A、Code—B分別為10、01。10110+01101此外，對于拆解方式Set_2、Set—3而言，Code—Data(101)所拆解出來的第一碼Code—A、Code—B分別為Ol、11。101^01+11101而對于拆解方式Set—4而言，Code—Data(101)亦拆解為10、01，如前所述，此拆解方式僅為一查表結(jié)果，并無前述的運(yùn)算關(guān)系。在此請注意，從每一個拆解方式Set-l-Set-4，本發(fā)明皆可找到一種編碼的方式將時鐘信號的信息嵌入，而不影響原有^t據(jù)信號的編碼值(codingvalue)。舉例來說，在圖4中的第一種編碼方式Set—1的任何一個具有三位的二進(jìn)制代碼Code—Data可拆成兩個第一碼Code—A、Code—B。其中，第一個第一碼Code-A只有00、01與10三種值。而第二個第一碼Code—B只有00、01、10與11四種值。在兩個第一碼Code-A、Code—B之間，并沒有一種00跳到ll的組合。因此，本發(fā)明便可利用前述的特定編碼(OO跳到11),來作為時鐘信號的信息；換言之，本發(fā)明可將00到11的數(shù)碼藏進(jìn)同一對傳輸線中，并與數(shù)據(jù)一同進(jìn)行傳輸，而當(dāng)接收端接收此特定數(shù)碼時，便可得知此特定數(shù)碼對應(yīng)時鐘信號，如此便可將此時鐘信號的信息截取出來。.綜觀上述編碼方式的編碼器，可以用一查閱表(look-uptable)或一簡單的邏輯電路(譬如一運(yùn)算器)完成。且該查閱表可以記錄于一非易失性存儲器，如只讀式存儲器(ROM)、閃存(flash)、電可擦除存儲器(EEPR0M)。此外，本發(fā)明的實施例雖然是將三位的影像數(shù)據(jù)拆解成兩個兩位的二進(jìn)制代碼，以進(jìn)行傳輸，但是本發(fā)明的編碼方式并不限定于上述的位數(shù)目。續(xù)參照圖5,圖5為本發(fā)明第一實施例的一種傳輸信號波形圖。在本實施例中，是用四個電壓電平表示每一個具有兩位的二進(jìn)制代碼。其中，00表示最低的電平，Ol表示次低的電平，IO表示次高的電平，ll表示最高的電平。影像數(shù)據(jù)R/G/BData與時鐘信號CLK是僅通過一對傳輸線50傳入顯示面板內(nèi)的驅(qū)動芯片。所以每一個驅(qū)動芯片僅有一對傳輸線50輸入，其負(fù)載也因此很容易被掌控。由圖5與圖4可知一具有三位的二進(jìn)制代碼Code-Data會拆解成兩個第一碼Code—A、Code-B,且所述第一碼是在兩個時鐘信號CLK間傳輸。如前所述，而在圖4所示的拆解方式Set-l里面，兩個第一碼Code—A、Code—B之間并沒有一種00跳到11的組合。因此，可以將00跳到11的數(shù)據(jù)格式(dataformat)當(dāng)作是時鐘信號CLK的信息。至于其它真正代表數(shù)據(jù)的各個數(shù)據(jù)格式的排列方式則可依據(jù)系統(tǒng)實際的影像數(shù)據(jù)來任意安排，以進(jìn)行數(shù)據(jù)傳輸。以圖5為例，其具有三位的二進(jìn)制代碼Code—Data的值依序為001、101、011、100、101、111依序藉由數(shù)據(jù)格式(00+01)、(10+11)、(01+01)、(10+00)、(10+01)、(10+ll)傳輸。由于N位的影像數(shù)據(jù)R/G/Bdata可以由N位的紅色的影像數(shù)據(jù)Rl、R2、.、RN、綠色的影像數(shù)據(jù)Gl、G2、...、GN、與藍(lán)色的影像數(shù)據(jù)Bl、B2、、BN組合而成。所以，可以將影像數(shù)據(jù)R/G/BData內(nèi)的紅色影像數(shù)據(jù)、綠色影像數(shù)據(jù)與藍(lán)色影像數(shù)據(jù)的每一位一起編碼。以圖5來說，紅色影像數(shù)據(jù)的第一位R1、綠色影像數(shù)據(jù)的第一位G1與藍(lán)色影像數(shù)據(jù)的第一位B1—起形成一具有三位的二進(jìn)制代碼Code-Data,然后再經(jīng)過編碼器一起編碼，其它紅色的影像數(shù)據(jù)R2~RN、綠色的影像數(shù)據(jù)G2~GN藍(lán)色的影像數(shù)據(jù)B2~BN亦以此方式同時進(jìn)行編碼。換言之，前述的三位數(shù)據(jù)001、101、011、100、101、111便代表了影像數(shù)據(jù)R/G/BData,其中紅色的影像數(shù)據(jù)R-Data為010111、綠色的影像數(shù)據(jù)G—Data為001001、藍(lán)色的影像數(shù)據(jù)B—Data為111011。續(xù)參照圖4與圖5,以R1/G1/B1為例，其三位的二進(jìn)制代碼Code—Data的值為101。根據(jù)圖4中的第一種拆解方式Set-l，該三位的二進(jìn)制代碼Code—Data會被拆解成兩個第一碼Code—A、Code_B來傳輸。其中，第一個第一碼Code—A為IO，第二個第一碼Code—B為11。其余的三位的二進(jìn)制^f戈碼Code—Data亦依此拆解方式拆解成兩個第一碼Code—A、Code—B來傳輸。因此，接收端便可依據(jù)所接收到的第一碼，將原始的影像數(shù)據(jù)還原回來(亦即還原回原本的3位數(shù)據(jù))，以驅(qū)動顯示裝置。然而，本發(fā)明的第一實施例雖然以上述的拆解方式實施，但如同前面所說的拆解方式不止一種，因此本發(fā)明并不限于該實施例的拆解方式。由前述的披露可知，只要知道影像數(shù)據(jù)R/G/BData是幾位的數(shù)據(jù)，就可得知要編碼一個像素需要幾個不同相位的時鐘信號CLK來完成傳輸。舉例說明，如果是10位的影像數(shù)據(jù)R/G/BData,那么需要(3*10/3)*2+2+2=24個不同相位的時鐘信號來完成傳輸。其中，因為每個像素皆會送出一個三位的控制信號STH/P0L/LD，所以必須額外加2個時鐘信號來傳輸。而時鐘信號CLK的信息是利用00跳到11的組合來表示，因此需要兩個時鐘信號來傳輸。由此也可知在10位的影像數(shù)據(jù)R/G/BData及相同的時鐘信號頻率下，其位率為傳統(tǒng)的1.375(33/24)倍。圖6為本發(fā)明的第一實施例應(yīng)用在顯示面板環(huán)境里。其中，該顯示面板的環(huán)境里包括一定時器60，數(shù)個通道Ch601、Ch602、、Ch61(K數(shù)對傳輸線L601、L602、...、L610與數(shù)顆行驅(qū)動器CD610、CD602、、CD610(columndriver,CD)。計數(shù)器60控制每一個通道Ch601~Ch610的輸出，并將其影像數(shù)據(jù)藉由傳輸線L601-L602送至每一個行驅(qū)動器CD601~CD602。由圖6中可清楚看出如果顯示面板有十顆行驅(qū)動器CD601-CD610，由于每個行驅(qū)動器CD601-CD610僅需一對的傳輸線L601~L610,所以顯示面板只需十對的傳輸線L601-L610,而且不需額外的控制線來傳輸控制信號STH/P0L/LD。最重要的是，其傳輸線L601L610的負(fù)載容易估算，且傳輸線L601-L610內(nèi)的信號不受臨近傳輸線L601L610內(nèi)的信號影響，可充分支持高頻應(yīng)用。圖7為本發(fā)明第一實施例的一數(shù)據(jù)接收裝置的一功能方塊圖。該數(shù)據(jù)接收裝置包括一比較單元701、一時鐘信號檢測器702、一延遲鎖定回路703、一取樣單元704、與一譯碼單元705。其中，比較單元701與取樣單元704、時鐘信號檢測器702耦接。時鐘信號檢測器耦接于延遲鎖定回路703。延遲鎖定回路703與取樣單元耦接704。取樣單元704與譯碼單元705耦接。比較單元70接收編碼后的信號輸入對IN、INB,INB為IN的相反值(barvalue)。比較單元701亦接收一高電平參考電壓REF-H與一低電平參考電壓REF—L。比較單元701比較編碼后的信號輸入對IN、INB與兩個參考電壓REF_H、REF_L，會產(chǎn)生三個電平指示信號Hi、Mid、Lo。經(jīng)產(chǎn)生出來的電平指示信號Hi、Mid、Lo會同時輸入時鐘信號檢測器702與取樣單元704。時鐘信號檢測器702會利用輸入的電平指示信號Hi、Mid、Lo來解出時鐘信號CLK的信息。之后，時鐘信號檢測器702再將其時鐘信號CLK的信息送入延遲鎖定回路703。延遲鎖定回路703藉此信息產(chǎn)生數(shù)個不同相位的時鐘信號CLK藉此供給取樣單元704所需相位的時鐘信號。此外，延遲鎖定回路703會適當(dāng)?shù)乜刂泼恳粋€不同相位信號CLK的時鐘位移，避免產(chǎn)生時鐘偏移的問題，使得取樣單元704不會錯誤地截取影像數(shù)據(jù)R/G/BData。取樣單元704利用這些不同相位的時鐘信號，即可很正確地取樣到正確的電平指示信號Hi、Mid、Lo。譯碼單元705再利用正確的電平指示信號Hi、Mid、Lo,即可譯碼出對應(yīng)的影像數(shù)據(jù)R/G/BData與控制信號STH/POL/LD。在此請注意，前述的延遲鎖定回路703僅為本發(fā)明的一較佳實施例，而非本發(fā)明的限制。在實際應(yīng)用中，本發(fā)明亦可采用鎖相回路來取代前述的延遲鎖定回路703,舉例來說，鎖相回路可以依據(jù)所取得的時鐘信息來產(chǎn)生一個時鐘信號，而其后的取樣單元便可利用此時鐘信號來對電平指示信號進(jìn)行取樣，以得到對應(yīng)的影像數(shù)據(jù)。如此的相對應(yīng)變化，亦屬本發(fā)明的范疇。圖8為數(shù)據(jù)接收裝置中比較單元701與時鐘信號檢測器702的電路圖。由于截取出的時鐘信號CLK的信息會輸出至延遲鎖定單元703而產(chǎn)生許多不同相位的時鐘信號來對應(yīng)影像數(shù)據(jù)R/G/BData,所以其信號質(zhì)量非常重要。因此該電路架構(gòu)使用差動輸入(differentiali叩ut)用以增加噪聲免疫的能力。如圖8所示，該電路圖包括三個比較器801、802、803、三個數(shù)據(jù)觸發(fā)器(Dflip-fl(Dp)811、812、813、兩個延遲單元821、822、兩個或門831、832與一個與門841。其中，第一比較器801接收編碼后的信號輸入對IN、INB與兩個參考電壓REF—H、REF-L，且第一比較器801的輸出端與第一數(shù)據(jù)觸發(fā)器811耦接。第三比較器803為一反向比較器，其輸入端接收編碼后的信號輸入對IN、INB與兩個參考電壓REF—H、REF—L，且第三比較器803的輸出端與第二數(shù)據(jù)觸發(fā)器812耦接。第二比較器802接收編碼后的信號輸入對IN、INB。第一數(shù)據(jù)觸發(fā)器811接收一供應(yīng)電壓VCC，且其重置(reset)端R與第一延遲單元821的輸出端耦接，其輸出端則與第一或門831與與門841耦接。第二數(shù)據(jù)觸發(fā)器812接收一供應(yīng)電壓VCC,且其重置(reset)端R與第一延遲單元821的輸出端耦接，其輸出端則與第一或門831與與門841耦接。第一或門831亦接收一重置信號RESET,其輸出端與第一延遲單元821的輸入端耦接。與門841的輸出端與第三數(shù)據(jù)觸發(fā)器813耦接。第三數(shù)據(jù)觸發(fā)器813接收一供應(yīng)電壓VCC,且其重置端R與第二或門832的輸出端耦接，而其輸出端則是與第二延遲單元822耦接且輸出一時鐘指示信號CKout。第二延遲單元822的輸出端與第二或門832耦接。第二或門還接收一重置信號RESET。圖9為另一種數(shù)據(jù)讀取裝置中比較單元701與時鐘信號檢測器702的電路圖，其差別在于圖9的架構(gòu)非采用差動輸入。因此不需使用編碼后的信號輸入對IN、INB,只需要接收編碼后的信號IN即可，但本架構(gòu)的比較單元701卻需要接收三個參考電壓REF—H、REF—L、REF_MID。其中，參考電壓REF—MID為一中電平的參考電壓。此電路架構(gòu)非采用差動輸入，所以其噪聲免疫的功能較圖8所示的電路架構(gòu)來得差。如圖9所示，該電路包括三個比較器901、902、903、三個數(shù)據(jù)觸發(fā)器911、912、913、兩個延遲單元921、922、兩個或門931、932與一個與門941。其中，第一比較器901接收編碼后的信號IN與一參考電壓REF_H,且第一比較器901的輸出端與第一數(shù)據(jù)觸發(fā)器911耦接。第三比較器903其輸入端接收編碼后的信號IN與一參考電壓REF-L,且第三比較器903的輸出端與第二數(shù)據(jù)觸發(fā)器912耦接。第二比較器802接收編碼后的信號對IN與一參考電壓REF—MID。第一數(shù)據(jù)觸發(fā)器911接收一供應(yīng)電壓VCC,且其重置(reset)端R與第一延遲單元921的輸出端耦接，其輸出端則與第一或門931和與門941耦接。第二數(shù)據(jù)觸發(fā)器912接收一供應(yīng)電壓VCC,且其重置(reset)端R與第一延遲單元921的輸出端耦接，其輸出端則與第一或門931和與門941耦接。第一或門931亦接收一重置信號RESET,其輸出端與第一延遲單元921的輸入端耦接。與門941的輸出端與第三數(shù)據(jù)觸發(fā)器913耦接。第三數(shù)據(jù)觸發(fā)器913接收一供應(yīng)電壓VCC，且其重置端R與第二或門932的輸出端耦接，而其輸出端則是與第二延遲單元922耦接且輸出一時鐘指示信號CKout。第二延遲單元922的輸出端與第二或門932耦接。第二或門還接收一重置信號RESET。此外，本發(fā)明的實施例數(shù)據(jù)讀取裝置中比較單元701與時鐘信號檢測器702的電路圖雖然以此兩種電路架構(gòu)方實施，但卻未限定實施例的該比較單元701與時鐘信號檢測器702只能以此兩種方式實施。圖10為本發(fā)明第一實施例的另一傳輸實信號波形圖。其中，具有3位的二進(jìn)制代碼Code—Data依序為111、101、100、111、001、101。再參照圖7、圖8與圖10(或圖7、圖9與圖10)來說明截取電路的工作原理。首先比較單元701內(nèi)的比較器801~803(901~903)對輸入的信號作比較，輸出三個電平指示信號Hi、Mid、Lo。所述電平指示信號的輸出如下當(dāng)輸入的編碼信號IN為00時，其三個電平指示信號Hi、Mid、Lo依序為0、0、0;當(dāng)輸入的編碼信號IN為01時，其三個電平指示信號Hi、Mid、Lo依序為0、0、1;當(dāng)輸入的編碼信號IN為10時，其三個電平指示信號Hi、Mid、Lo依序為0、1、1;當(dāng)輸入的編碼信號IN為11時，其三個電平指示信號Hi、Mid、Lo依序為1、1、1。當(dāng)高電平指示信號Hi由0變?yōu)?時，高電平檢測信號H-det會由0變?yōu)?。同樣的，當(dāng)?shù)碗娖街甘拘盘朙o由0變?yōu)?時，低電平檢測信號L-det也會由0變?yōu)?。為了避免高電平檢測信號H—det與低電平檢測信號L-det累計到下一個取樣信號的時間。所以當(dāng)高電平檢測信號H—det或低電平4企測信號L-det由0變?yōu)?后，第一延遲單元821(921)會延遲一小于位周期的時間，以便于將數(shù)據(jù)觸發(fā)器811(911)、812(912)內(nèi)的數(shù)據(jù)歸零。當(dāng)輸入的編碼后信號IN由00變?yōu)?1時，三個電平的指示信號Hi、Mid、Lo也由0、0、0變?yōu)?、1、1。此時，高電平檢測信號H—det與低電平檢測信號L-det皆會由0變?yōu)?。之后，經(jīng)由與門841(941)產(chǎn)生一為l的信號，該信號經(jīng)由第三數(shù)據(jù)觸發(fā)器813(923)輸出一時鐘指示信號CKout。此時，時鐘指示信號CKout為1，并藉此信號CKout指示后端耦接的延遲鎖定回路703產(chǎn)生不同相位的時鐘信號供給取樣單元704使用。為了避免時鐘指示信號CKout累計到下一個取樣信號的時間。所以當(dāng)時鐘指示信號CKout由0變?yōu)閘后，第二延遲單元822(922)會延遲一小于位周期的時間。以便于將數(shù)據(jù)觸發(fā)器813(913)內(nèi)的數(shù)據(jù)歸零。根據(jù)本發(fā)明的第一實施例，可以提出一多電平電壓信號并存時鐘信號與數(shù)據(jù)信號的方法。如圖ll所示，該傳輸方法分為編碼步驟11A與截取步驟IIB。編碼步驟11A將一具有三位的二進(jìn)制代碼拆解成兩個具有兩位的第一碼。截取步驟11B利用兩個第一碼來檢測出時鐘信號的信息。綜上所述，在本發(fā)明的時鐘與數(shù)據(jù)并存的高速率傳輸接口利用特殊的編碼方式將一二進(jìn)制碼拆解為兩個第一碼。使得單對傳輸線可并存時鐘信號與數(shù)據(jù)信號，藉此降低負(fù)載與功率損耗，且能避免不同信號間的干擾及時鐘信號的時鐘偏移問題。且該接口與方法使用多電壓電平技術(shù)增加位率，所以不僅沒有多對傳輸線的缺點(diǎn)，而且傳輸效率較傳統(tǒng)的點(diǎn)對點(diǎn)傳輸技術(shù)高。雖然本發(fā)明已以一實施例披露如上，然其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下，可作若干的更動與潤飾，因此本發(fā)明的保護(hù)范圍以本發(fā)明的權(quán)利要求為準(zhǔn)。權(quán)利要求1.一種時鐘與數(shù)據(jù)并存的高傳輸速率接口，其應(yīng)用于液晶顯示器中，該高傳輸速率接口包含有一時鐘檢測電路，用來接收一數(shù)據(jù)流，并檢測該數(shù)據(jù)流中一特定數(shù)據(jù)格式，以將一時鐘信息從該數(shù)據(jù)流中擷取出來；以及一數(shù)據(jù)取得電路，耦接至該時鐘檢測電路，用來根據(jù)該時鐘信息，對該數(shù)據(jù)流進(jìn)行取樣，并根據(jù)取樣結(jié)果取得一影像信息。2.如權(quán)利要求1所述的高傳輸速率接口，其中該數(shù)據(jù)流是由一多電平電壓信號所攜帶，其中該多電平的電壓信號的每一電壓電平均代表一m位的二進(jìn)制代碼。3.如權(quán)利要求2所述的高傳輸速率接口，其中該特定數(shù)據(jù)格式是由兩個連續(xù)的m位的二進(jìn)制代碼所構(gòu)成。4.如權(quán)利要求2所述的高傳輸速率接口，其還包含有一比較電路，用來接收該多電平電壓信號，并將該多電平電壓信號與一參考信號進(jìn)行比較，以產(chǎn)生該數(shù)據(jù)流。5.如權(quán)利要求4所述的高傳輸速率接口，其中該數(shù)據(jù)取得電路包含有一延遲鎖定回路，耦接于該時鐘信號檢測器，用以根據(jù)該時鐘信息，以產(chǎn)生多個不同相位的時鐘信號；一取樣單元，耦接于該比較單元與該延遲鎖定回路，用來根據(jù)該多個不同相位的時鐘信號對該數(shù)據(jù)流進(jìn)行取樣，以產(chǎn)生該取樣結(jié)果；以及一i,碼單元，耦接于取樣單元，用以接收該取樣結(jié)果，并且對該取樣結(jié)果進(jìn)行譯碼，以產(chǎn)生該影像數(shù)據(jù)。6.如權(quán)利要求5所述的高傳輸速率接口，其中該譯碼單元為一查閱表或一運(yùn)算器。7.如權(quán)利要求6項的高傳輸速率接口，其中該查閱表紀(jì)錄于一存儲器。8.如權(quán)利要求7項的高傳輸速率接口，其中該存儲器為非易失性存儲器。9.如權(quán)利要求2所述的高傳輸速率接口，其中m-2，且該特定數(shù)據(jù)格式是由連續(xù)的00與11所組成。10.如權(quán)利要求1所述的高傳輸速率接口，其中該特定數(shù)據(jù)格式僅對應(yīng)時鐘信息，而不對應(yīng)任何影像信息。11.一種時鐘與數(shù)據(jù)并存的高傳輸速率接口，其應(yīng)用于液晶顯示器中，該高傳輸速路接口包含有一編碼器，用以將一時鐘信息以一特定的數(shù)據(jù)格式嵌入一數(shù)據(jù)流；以及一時鐘檢測電路，用來接收該數(shù)據(jù)流，并檢測該數(shù)據(jù)流中該特定數(shù)據(jù)格式，以將該時鐘信息從該數(shù)據(jù)流中擷取出來。12.如權(quán)利要求11所述的高傳輸速率接口，其中該編碼器還對影像信息進(jìn)行編碼操作，以形成該數(shù)據(jù)流還包含有一數(shù)據(jù)取得電路，耦接至該時鐘檢測電路，用來#4居該時鐘信息，對該數(shù)據(jù)流進(jìn)行取樣，并根據(jù)取樣結(jié)果取得一影像信息。13.如權(quán)利要求12所述的高傳輸速率接口，其中該編碼器對n位的影像信息進(jìn)行編碼，以產(chǎn)生多個m位的二進(jìn)制代碼，進(jìn)而形成該數(shù)據(jù)流。14.如權(quán)利要求13所述的高傳輸速率接口，其中該數(shù)據(jù)流是由一多電平電壓信號所攜帶，以及該多電平的電壓信號的每一電壓電平均代表一m位的二進(jìn)制代碼。15.如權(quán)利要求14所述的高傳輸速率接口，其還包含有一比較電路，耦接至該用來接收該多電平電壓信號，并將該多電平電壓信號與一參考信號進(jìn)行比較，以產(chǎn)生該數(shù)據(jù)流。16.如權(quán)利要求12所述的高傳輸速率接口，其中該數(shù)據(jù)取得電路包含有-.一延遲鎖定回路，耦接于該時鐘信號檢測器，用來根據(jù)該時鐘信息，以產(chǎn)生多個不同相位的時鐘信號；一取樣單元，耦接于該比較單元與該延遲鎖定回路，用來根據(jù)該多個不同相位的時鐘信號對該數(shù)據(jù)流進(jìn)行取樣，以產(chǎn)生該取樣結(jié)果；以及一譯碼單元，耦接于取樣單元，用以接收該取樣結(jié)果，并且對該取樣結(jié)果進(jìn)行譯碼，以產(chǎn)生該影像數(shù)據(jù)。17.如權(quán)利要求16所述的高傳輸速率接口，其中該譯碼單元為一查閱表或一運(yùn)算器。18.如權(quán)利要求17項的高傳輸速率接口，其中該查閱表紀(jì)錄于一存儲器。19.如權(quán)利要求18項的高傳輸速率接口，其中該存儲器為非易失性存儲器。20.如權(quán)利要求16所述的高傳輸速率接口，其中該譯碼單元將該取樣結(jié)果還原回n位的影像數(shù)據(jù)，以進(jìn)行譯碼操作。21.如權(quán)利要求11所述的高傳輸速率接口，其中該特定數(shù)據(jù)格式是由兩個連續(xù)的m位的二進(jìn)制代碼所構(gòu)成。22.如權(quán)利要求21所述的高傳輸速率接口，其中m-2，且該特定數(shù)據(jù)格式是由連續(xù)的00與11所組成。23.如權(quán)利要求11所述的高傳輸速率接口，其中該特定數(shù)據(jù)格式僅對應(yīng)時鐘信息，而不對應(yīng)任何影像信息。全文摘要一種時鐘與數(shù)據(jù)并存的高傳輸速率接口，可應(yīng)用于液晶顯示器中。此高傳輸速率接口包含時鐘檢測電路與數(shù)據(jù)取得電路。其中，數(shù)據(jù)取得電路耦接至?xí)r鐘檢測電路。時鐘檢測電路用來接收數(shù)據(jù)流，并檢測數(shù)據(jù)流中的特定數(shù)據(jù)格式，以將時鐘信息從數(shù)據(jù)流中擷取出來。數(shù)據(jù)取得電路用來根據(jù)時鐘信息，對數(shù)據(jù)流進(jìn)行取樣，并根據(jù)取樣結(jié)果取得影像信息。文檔編號H04N7/26GK101365130SQ20071014110公開日2009年2月11日申請日期2007年8月8日優(yōu)先權(quán)日2007年8月8日發(fā)明者黃俊乂申請人:聯(lián)詠科技股份有限公司