專利名稱：網(wǎng)絡(luò)裝置及其傳輸方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片，特別涉及一種芯片間的通信。
背景技術(shù)：
隨著網(wǎng)絡(luò)應(yīng)用的蓬勃發(fā)展，個(gè)人與企業(yè)對(duì)于網(wǎng)絡(luò)的依賴也越來越重要。
尤其是以太網(wǎng)絡(luò)(Ethernet)的使用更是成為網(wǎng)絡(luò)世界重要一環(huán)。
在芯片的溝通過程中，彼此會(huì)連結(jié)以傳輸數(shù)據(jù)或傳遞信號(hào)，并會(huì)存取彼 此寄存器的數(shù)據(jù)，以了解彼此狀態(tài)。圖1所示為一交換裝置。交換裝置包含 有一媒體存取控制器(Media Access Control, MAC) 10，與多個(gè)實(shí)體層裝置 (Physical Layer, PHY) 20，，而分別為不同的芯片。在IEEE 802. 3規(guī)范中 藉由一媒體獨(dú)立接口 (例如有Media Independent Interface, MII、 Gigabit Media Independent Interface, GMII、 Reduce Media Independent Interface, RMII )來進(jìn)行數(shù)據(jù)包的傳輸，以及藉由一控制lt據(jù)時(shí)鐘(Management Data Clock, MDC)與一控制數(shù)據(jù)輸入輸出(Management Data I叩ut Output, MDIO) 接口作為傳輸接口，以讀取彼此的寄存器數(shù)據(jù)。由于，媒體獨(dú)立接口 Mil須 使用過多的引線(PIN),所以，另一現(xiàn)技術(shù)，使用 一串行解串行(Serializer /Deserializer, SERDES)接口取代媒體獨(dú)立接口 Mil,以達(dá)到省引線的目的。 請(qǐng)參閱圖1,媒體存取控制器IO， 與多個(gè)實(shí)體層裝置20'須藉由MDC/MDI0 接口存取彼此的寄存器的數(shù)據(jù)，以了解^L此狀態(tài)以及藉由SERDES接口以進(jìn)行 數(shù)據(jù)包的傳輸。其中MDC傳輸線為一單向時(shí)鐘傳輸線，并連接至每一實(shí)體層 裝置20，，且由媒體存取控制器10'傳送時(shí)鐘至每一實(shí)體層裝置20' ; MDIO 傳輸線為一雙向數(shù)據(jù)傳輸線，并連接至每一實(shí)體層裝置20',以依據(jù)控制數(shù) 據(jù)時(shí)鐘而傳輸數(shù)據(jù)。
由于網(wǎng)絡(luò)裝置利用MDC/MDI0接口來讀取寄存器數(shù)據(jù)，則必會(huì)多設(shè)置傳輸 線，因而多占用了電路板面積，并增加電路板上的線路設(shè)計(jì)，尤其像交換裝 置的媒體存取控制器10，耦接有多個(gè)實(shí)體層裝置20，，因此，在電路板上的 線路設(shè)計(jì)就會(huì)變得復(fù)雜許多。此外，由于MDC/MDI0接口的數(shù)據(jù)傳輸速度慢，亦有其改善空間。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在于提供一種網(wǎng)絡(luò)裝置及其傳輸方法，其藉由輸出 多個(gè)數(shù)據(jù)包數(shù)據(jù)的同時(shí)于數(shù)據(jù)包間隙輸出存取命令以存取寄存器，來達(dá)筒化 傳輸電路、提高散熱效率與確保傳輸信號(hào)無誤的目的。
本發(fā)明的目的之一，在于提供一種網(wǎng)絡(luò)裝置及其傳輸方法，其利用多個(gè) 數(shù)據(jù)包間隙來輸出存取命令而存取寄存器，以達(dá)簡化傳輸電路。
本發(fā)明的目的之一，在于提供一種網(wǎng)絡(luò)裝置及其傳輸方法，其藉由在存 取寄存器數(shù)據(jù)后，發(fā)送確認(rèn)信號(hào)，供確認(rèn)已存取寄存器數(shù)據(jù)，以達(dá)確實(shí)執(zhí)行 存取寄存器的目的。
本發(fā)明的網(wǎng)絡(luò)裝置及其傳輸方法，其包含一第一網(wǎng)絡(luò)裝置與一第二網(wǎng)絡(luò)
裝置。第一網(wǎng)絡(luò)裝置包含一傳送接收處理單元與一傳送接收接口；第二網(wǎng)絡(luò) 裝置包含一傳送接收接口、 一傳送接收處理單元與一邏輯電路。第一網(wǎng)絡(luò)裝 置的傳送接收處理單元依據(jù)至少一命令而產(chǎn)生一序列式命令數(shù)據(jù)，第 一網(wǎng)絡(luò) 裝置的傳送接收接口在輸出多個(gè)數(shù)據(jù)包數(shù)據(jù)至第二網(wǎng)絡(luò)裝置時(shí)，安插序列式 命令數(shù)據(jù)于所述數(shù)據(jù)包數(shù)據(jù)間的間隙并予以傳送至第二網(wǎng)絡(luò)裝置。第二網(wǎng)絡(luò) 裝置的傳送接收接口接收安插于所述數(shù)據(jù)包數(shù)據(jù)間的間隙的序列式命令數(shù) 據(jù)，并由第二網(wǎng)絡(luò)裝置的傳送接收處理單元依據(jù)序列式命令數(shù)據(jù)而產(chǎn)生 一存 取命令；邏輯電路接收存取命令而存取第二網(wǎng)絡(luò)電路的寄存器的數(shù)據(jù)。


圖1為現(xiàn)有技術(shù)的交換裝置的方塊圖2為本發(fā)明的一實(shí)施例的方塊圖3A至圖3B為翁:據(jù)包傳輸示意圖4為本發(fā)明的一實(shí)施例的數(shù)據(jù)包傳輸示意圖5為本發(fā)明的一實(shí)施例的交換裝置的方塊圖6A為本發(fā)明的一實(shí)施例的命令數(shù)據(jù)格式表；
圖6B為本發(fā)明的一實(shí)施例的傳送或接收的數(shù)據(jù)格式表；
圖7為IEEE802. 3規(guī)范的信號(hào)定義表；以及
圖8為本發(fā)明的另一實(shí)施例的方塊圖。附圖符號(hào)說明
10， 、 10、 42、 54i某體存取控制器 20， 、 20、 44， 、 52實(shí)體層裝置 16、 22傳送/接收接口 19、 26邏輯電路 40、 50交換裝置 36閑置lt據(jù)
360、 362、 364、 366第一數(shù)據(jù)、第二數(shù)據(jù)、第三數(shù)據(jù)、第四數(shù)據(jù) 14、 24傳送/接收處理單元 18、 29編/譯碼單元
32、 34第一數(shù)據(jù)包數(shù)據(jù)、第二數(shù)據(jù)包數(shù)據(jù)
12、 28寄存器
38序列式命令數(shù)據(jù)
具體實(shí)施例方式
為對(duì)本發(fā)明的結(jié)構(gòu)特征及所達(dá)成的功效有更進(jìn)一步的了解與認(rèn)識(shí)，謹(jǐn)佐 以較佳的實(shí)施例及配合詳細(xì)的說明，說明如后。
本發(fā)明的網(wǎng)絡(luò)裝置及其傳輸方法可應(yīng)用交換裝置，在網(wǎng)絡(luò)裝置的運(yùn)作過 程中，彼此使用一接口 (如串行/解串(SERDES)接口、 MII接口、 GMII、 RMII)作為傳輸接口以傳輸數(shù)據(jù)，并存取彼此的寄存器的數(shù)據(jù)。
請(qǐng)參閱圖2，本發(fā)明的一實(shí)施例的交換裝置的方塊圖。如圖所示，本實(shí) 施例應(yīng)用于交換裝置，其包含媒體存取控制器10與實(shí)體層裝置20。由于在 交換裝置的應(yīng)用中耦接多部計(jì)算機(jī)，因此媒體存取控制層IO耦接多個(gè)實(shí)體層 裝置20,以控制網(wǎng)絡(luò)數(shù)據(jù)的傳輸。其中，媒體存取控制層10與實(shí)體層裝置 20之間利用串行/解串行(SERDES)接口或是媒體獨(dú)立接口 (MII)作為傳輸接口 以傳輸數(shù)據(jù)以及傳輸命令數(shù)據(jù)以達(dá)筒化電路的目的。以下說明如何藉由該傳 輸接口在符合相關(guān)規(guī)范(例如IEEE 802 )的要求下進(jìn)行數(shù)據(jù)包數(shù)據(jù)的傳輸 以及傳輸命令數(shù)據(jù)。
請(qǐng)參閱圖3A與圖3B。 一般在網(wǎng)絡(luò)傳輸數(shù)據(jù)包時(shí)，第一數(shù)據(jù)包數(shù)據(jù)32與 第二數(shù)據(jù)包數(shù)據(jù)34之間具有數(shù)據(jù)包間隙(Inter-Packet-gap, IPG)以區(qū)隔數(shù) 據(jù)包(如圖3A所示)，且此數(shù)據(jù)包間隙是一閑置(Idle)數(shù)據(jù)36,亦即閑置數(shù)據(jù)36并無意義。因此，本發(fā)明利用此特點(diǎn)以傳輸序列式命令數(shù)據(jù)來簡化傳輸 電路在圖3B中，媒體存取控制器IO將數(shù)據(jù)包間隙的閑置數(shù)據(jù)36改由序列式 命令數(shù)據(jù)38所取代，使得媒體存取控制器10通過串行/解串行(SERDES)接口 或是媒體獨(dú)立接口 (MII)傳送數(shù)據(jù)包數(shù)據(jù)(如第一數(shù)據(jù)包數(shù)據(jù)32與第二數(shù) 據(jù)包數(shù)據(jù)34等等)時(shí)，亦可傳輸序列式命令數(shù)據(jù)38于實(shí)體層裝置20以存取 實(shí)體層裝置20的寄存器數(shù)據(jù)，以了解實(shí)體層裝置20的狀態(tài)。請(qǐng)參閱圖4, 為本發(fā)明的一實(shí)施例的方塊圖。其中，媒體存取控制器10與實(shí)體層裝置20 可于同一芯片內(nèi)或是分別位于不同的芯片，請(qǐng)參閱圖5。如圖5所示，由于 每一數(shù)據(jù)包數(shù)據(jù)間的數(shù)據(jù)包間隙大小并不盡相同，因此媒體存取控制器10分 割序列式命令數(shù)據(jù)38為第一數(shù)據(jù)360、第二數(shù)據(jù)362、第三數(shù)據(jù)364以及第 四數(shù)據(jù)366等等，以便將序列式命令數(shù)據(jù)38于媒體存取控制器10在傳輸數(shù) 據(jù)包數(shù)據(jù)的同時(shí)， 一并將序列式命令數(shù)據(jù)38傳輸于實(shí)體層裝置20,以控制 實(shí)體層裝置20存取實(shí)體層裝置20的寄存器數(shù)據(jù)。
再者，媒體存取控制器10包含一傳送/接收處理單元14、 一傳送/接收 接口 16;實(shí)體層裝置20包含一傳送/接收接口 22、 一傳送/接收處理單元24 以及一邏輯電路26。計(jì)算機(jī)主機(jī)端發(fā)出一命令至媒體存取控制器10，位于媒 體存取控制器10的一寄存器12用于寄存相對(duì)應(yīng)于該命令的命令數(shù)據(jù)，傳送/ 接收處理單元14依據(jù)寄存器12的命令數(shù)據(jù)，而產(chǎn)生序列式命令數(shù)據(jù)38 (當(dāng) 然，序列式命令數(shù)據(jù)38可整合多個(gè)命令數(shù)據(jù))。傳送/接收接口 16利用所述 數(shù)據(jù)包數(shù)據(jù)之間的數(shù)據(jù)包間隙(IPG)來輸出序列式命令數(shù)據(jù)38;實(shí)體層裝置 20的傳送/接收接口 22接收所述數(shù)據(jù)包數(shù)據(jù)與序列式命令數(shù)據(jù)38并輸出序 列式命令數(shù)據(jù)38至傳送/接收處理單元24。傳送/接收處理單元24將所述數(shù) 據(jù)包數(shù)據(jù)傳送一網(wǎng)絡(luò)媒介(如UTP),以及依據(jù)序列式命令數(shù)據(jù)38而產(chǎn)生一 存取命令。邏輯電路26接收存取命令而存取實(shí)體層裝置20的寄存器28的數(shù) 據(jù)。再者，邏輯電路26在讀取實(shí)體層裝置20的寄存器28后，再依相反路徑 將實(shí)體層裝置20的寄存器28的數(shù)據(jù)傳送至媒體存取控制器10。
此外，媒體存取控制器10與實(shí)體層裝置20分別包含一編/譯碼單元18、 29。編/譯碼單元18、 29依據(jù)相關(guān)規(guī)范(例如IEEE 802.3 )而進(jìn)行編碼與 譯碼又，傳送/接收處理單元14加入一檢查數(shù)據(jù)于序列式命令數(shù)據(jù)38，例如 同位檢查(Parity check )或是循環(huán)冗余檢查(Cyclical Redundancy Check, CRC),此為本領(lǐng)域所熟知，故省略其描述。再者，實(shí)體層裝置20接收到序列式命令數(shù)據(jù)38后，便會(huì)在回傳數(shù)據(jù)中 包含的一確認(rèn)信號(hào)給媒體存取控制器10,以告知媒體存取控制器10可以進(jìn) 行讀取實(shí)體層裝置20的寄存器數(shù)據(jù)。若媒體存取控制器10在傳送序列式命 令數(shù)據(jù)38后的一段時(shí)間內(nèi)沒接收到確認(rèn)信號(hào)時(shí)，便重新傳送序列式命令數(shù)據(jù) 38給實(shí)體層裝置20。此外，由于將數(shù)據(jù)包間隙的閑置插入序列式命令數(shù)據(jù) 38，故實(shí)體層裝置20亦可傳送序列式命令數(shù)據(jù)38于第一網(wǎng)絡(luò)裝置以存取第 一網(wǎng)絡(luò)裝置的寄存器數(shù)據(jù)。
請(qǐng)參閱圖6A，為本發(fā)明的一實(shí)施例的命令數(shù)據(jù)格式表，亦請(qǐng)一并參閱圖 8,其中，控制寄存器分別對(duì)應(yīng)著相關(guān)命令，如存取要求、存取狀態(tài)、存取 地址、寫入、準(zhǔn)備狀態(tài)以及讀取。當(dāng)媒體存取控制器IO檢測(cè)到存取要求的寄 存器為高電位(l)時(shí)，便會(huì)讀取各寄存器數(shù)據(jù)而傳送所述命令數(shù)據(jù)；存取狀態(tài) 的寄存器設(shè)定讀取或是寫入的動(dòng)作，以控制實(shí)體層20讀取或是寫入寄存器； 存取地址的寄存器分別記錄欲傳送實(shí)體層裝置20的地址與實(shí)體層裝置20中 的寄存器的地址；寫入的寄存器以及讀取的寄存器依據(jù)存取狀態(tài)的寄存器的 設(shè)定而進(jìn)行寫入或是讀取數(shù)據(jù)；準(zhǔn)備狀態(tài)的寄存器的設(shè)定可判斷實(shí)體層裝置 20是否有回傳確認(rèn)信號(hào)。當(dāng)設(shè)定為高電位(l)表示可進(jìn)行讀取或?qū)懭胍淹瓿伞?當(dāng)媒體存取控制器10傳送序列式命令數(shù)據(jù) 一段時(shí)間后，準(zhǔn)備信號(hào)仍為低電位 (0)時(shí)，則媒體存取控制器10需重新傳送序列式命令數(shù)據(jù)。
請(qǐng)參閱圖6B為本發(fā)明的一實(shí)施例的傳送或接收的數(shù)據(jù)格式表。如表所 示，媒體存取控制器IO在接收計(jì)算機(jī)主機(jī)端所傳送的所述命令數(shù)據(jù)時(shí)，依據(jù) 圖6B的數(shù)據(jù)格式表進(jìn)行編碼而產(chǎn)生序列式命令數(shù)據(jù)，其分為傳送類型、存取 狀態(tài)、存取地址、寫入、讀取以及檢查等信號(hào)。當(dāng)媒體存取控制器IO檢測(cè)到 存取要求的寄存器的狀態(tài)為高電位(1)時(shí)，便會(huì)讀取各寄存器數(shù)據(jù)并設(shè)定傳送 類型的寄存器的狀態(tài)為高電位(l),并配合存取狀態(tài)的寄存器的狀態(tài)來控制實(shí) 體層裝置20的邏輯電路以進(jìn)行讀取或是寫入實(shí)體層裝置20的寄存器數(shù)據(jù)； 存取地址的寄存器用于記錄欲傳送實(shí)體層裝置20的地址與實(shí)體層裝置20的 寄存器的地址；寫入/讀取的寄存器依據(jù)傳送類型的電位狀態(tài)(高電位(l)則 表示寫入數(shù)據(jù)；低電位(O)則表示讀取數(shù)據(jù))而使實(shí)體層裝置20對(duì)于實(shí)體層 裝置20的寄存器予以進(jìn)行讀取或?qū)懭?；檢查信號(hào)的寄存器用于檢查數(shù)據(jù)，以 避免實(shí)體層裝置20接收數(shù)據(jù)錯(cuò)誤。上述的圖6A與圖6B的格式僅為本發(fā)明的 一實(shí)施例，并不以此局限本發(fā)明的命令數(shù)據(jù)格式。此外，請(qǐng)參閱圖7，其為IEEE 802. 3規(guī)范中以K28. 5/D5. 6或K28. 5/D16. 2 為閑置(Idle)信號(hào)，此閑置信號(hào)為無意義的數(shù)據(jù)。因此可利用K28. 5和 D5.6/D16. 2來傳送序列式命令數(shù)據(jù)； 一實(shí)施例，序列式命令數(shù)據(jù)總共有35 位(bits),目前是分成六次傳送，第一次是傳送帶內(nèi)信號(hào)(inband signal, IBS)中的5位(bit)數(shù)據(jù)量及一 3， bill,以區(qū)分D5, 6/D16. 2,接下來的 五次，將所剩余的帶內(nèi)信號(hào)分成五次(即一次為6位的數(shù)據(jù)量)來傳送，而 且每一次皆附加上一2， b00，故全部傳送完畢共需12次，傳送方式如下
1. K28. 5
2. D{3， bill, IBS[34: 30]}
3. K28.5
4. D(2' b00， IBS[29:24])
5. K28. 5
6. D{2， b00， IBS [23: 18]}
7. K28. 5
8. D{2， b00, IBS[17:12〗)
9. K28. 5
10. D{2， bOO, IBS[11:6])
11. K28. 5
12. D{2， b00， IBS[5: 0]}
一實(shí)施例，實(shí)體層裝置20接收到K28. 5，接下來的數(shù)據(jù)前3bit為3' bill, 則代表收到序列式命令數(shù)據(jù)，而在接收數(shù)據(jù)滿六次后，則完整的序列式數(shù)據(jù) 將會(huì)傳送至后端電路(即是邏輯電路)以存取寄存器的數(shù)據(jù)。實(shí)體層裝置20 不論是進(jìn)行讀取或?qū)懭爰拇嫫?，皆?huì)回送一確認(rèn)信號(hào)(Acknowledge, ACK)以
的方式來進(jìn)行傳送，但傳送類型的寄存器狀態(tài)需設(shè)為低電位(O)。媒體存取控 制器10在收到確認(rèn)信號(hào)后，將準(zhǔn)備狀態(tài)的寄存器狀態(tài)設(shè)定為高電位(l)，如 此，方能確認(rèn)已存取寄存器數(shù)據(jù)，以達(dá)確實(shí)執(zhí)行存取寄存器的目的。上述傳 送方式是本發(fā)明的一實(shí)施例，但不局限于此方式。
請(qǐng)參閱圖8，為本發(fā)明的另一實(shí)施例的方塊圖。如圖所示，本發(fā)明的存 取寄存器的數(shù)據(jù)的電路可應(yīng)用于實(shí)體層存取實(shí)體層的寄存器數(shù)據(jù)，例如一 網(wǎng) 絡(luò)系統(tǒng)包括一第一交換裝置40與一第二交換裝置50，并通過一光纖將兩者予以耦接。當(dāng)網(wǎng)絡(luò)線路出現(xiàn)問題時(shí)(例如是第二交換裝置50出現(xiàn)問題)， 可藉由圖5的序列式命令數(shù)據(jù)的傳輸方式來讓使用者通過位于機(jī)房的第一交 換裝置40得知以及讀寫第二交換裝置50的媒體存取控制器54的寄存器，如 此，不但可輕易得知第二交換裝置50的狀態(tài)，更可直接藉由讀寫第二交換裝 置50的寄存器，以排除第二交換裝置50的問題。
綜上所述，本發(fā)明的存取寄存器的數(shù)據(jù)的電路與方法，其藉由第一網(wǎng)絡(luò) 裝置依據(jù)多個(gè)命令數(shù)據(jù)產(chǎn)生序列式命令數(shù)據(jù)，并在數(shù)據(jù)包間隙來輸出序列式 命令數(shù)據(jù)至第二網(wǎng)絡(luò)裝置，以存取第二網(wǎng)絡(luò)裝置的寄存器數(shù)據(jù)，如此，可不 需通過控制數(shù)據(jù)時(shí)鐘/控制數(shù)據(jù)輸入輸出接口，即可存取寄存器數(shù)據(jù)，而達(dá)成 簡化電^各的目的。
惟以上所述者，僅為本發(fā)明的一實(shí)施例而已，并非用來限定本發(fā)明實(shí)施 的范圍，舉凡依本發(fā)明申請(qǐng)專利范圍所述的形狀、構(gòu)造、特征及精神所為的 均等變化與修飾，均應(yīng)包含在本發(fā)明的申請(qǐng)專利范圍內(nèi)。
權(quán)利要求
1.一種網(wǎng)絡(luò)裝置，包含一傳送接收處理單元，接收至少一命令，依據(jù)該至少一命令以產(chǎn)生一序列式命令數(shù)據(jù)；以及一傳送接收接口，耦接該傳送接收處理單元，接收該序列式命令數(shù)據(jù)以及多個(gè)數(shù)據(jù)包數(shù)據(jù)，并將該序列式命令數(shù)據(jù)以及該多個(gè)數(shù)據(jù)包數(shù)據(jù)進(jìn) 行傳送；其中，該序列式命令數(shù)據(jù)安插于所述數(shù)據(jù)包數(shù)據(jù)間的間隙。
2. 如權(quán)利要求1所述的網(wǎng)絡(luò)裝置，其中，該傳送接收處理單元對(duì)該序列式命令數(shù)據(jù)予以進(jìn)行分割以使得該序列式命令數(shù)據(jù)可安插入所述數(shù)據(jù)包數(shù)據(jù) 間的間隙。
3. 如權(quán)利要求l所述的網(wǎng)絡(luò)裝置，其中，該傳送接收接口為一串行/解串 行接口或是一媒體獨(dú)立接口 。
4. 如權(quán)利要求1所述的網(wǎng)絡(luò)裝置，其中，該序列式命令數(shù)據(jù)被傳送后， 且該傳送接收處理單元在一預(yù)定時(shí)間內(nèi)未收到一確認(rèn)信號(hào)，則會(huì)重新傳送該 序列式命令數(shù)據(jù)。
5. 如權(quán)利要求1所述的網(wǎng)絡(luò)裝置，其符合一以太網(wǎng)絡(luò)規(guī)范。
6. 如權(quán)利要求1所述的網(wǎng)絡(luò)裝置，其中，該網(wǎng)絡(luò)裝置為一媒體存取控制器或是一實(shí)體層裝置。
7. 如權(quán)利要求1所述的網(wǎng)絡(luò)裝置，其中，該至少一命令源自于一主機(jī)。
8. —種網(wǎng)絡(luò)裝置，包含一傳送接收接口，接收多個(gè)數(shù)據(jù)包數(shù)據(jù)以及一序列式命令數(shù)據(jù)，其中， 該序列式命令數(shù)據(jù)位于所述數(shù)據(jù)包凄t據(jù)間的間隙；一傳送接收處理單元，耦接該傳送接收接口，依據(jù)該序列式命令數(shù)據(jù)以 產(chǎn)生至少一命令；以及一邏輯電路，接收該至少一命令，并依據(jù)該至少一命令進(jìn)行相對(duì)應(yīng)的運(yùn)作。
9. 如權(quán)利要求8所述的網(wǎng)絡(luò)裝置，其中，該序列式命令數(shù)據(jù)分布于所述 數(shù)據(jù)包數(shù)據(jù)間的間隙，該傳送接收處理單元對(duì)該序列式命令數(shù)據(jù)予以進(jìn)行整 合還原。
10. 如權(quán)利要求8所述的網(wǎng)絡(luò)裝置，其中，該傳送接收接口為一串行/解 串行接口或是一々某體獨(dú)立接口 。
11. 如權(quán)利要求8所述的網(wǎng)絡(luò)裝置，其中，該傳送接收處理單元在接收該序列式命令數(shù)據(jù)后，會(huì)產(chǎn)生一確認(rèn)信號(hào)，并藉由該傳送接收接口傳送出該確 認(rèn)信號(hào)。
12. 如權(quán)利要求8所述的網(wǎng)絡(luò)裝置，器符合以太網(wǎng)絡(luò)規(guī)范。
13. 如權(quán)利要求8所述的網(wǎng)絡(luò)裝置，其中，該網(wǎng)絡(luò)裝置為一媒體存取控制 器或是一實(shí)體層裝置。
14. 如權(quán)利要求8所述的網(wǎng)絡(luò)裝置，其中，依據(jù)該至少一命令進(jìn)行相對(duì)應(yīng) 的運(yùn)作包含對(duì)該網(wǎng)絡(luò)裝置的寄存器進(jìn)行讀取或?qū)懭氲膭?dòng)作。
15. —種應(yīng)用于一網(wǎng)絡(luò)裝置的傳送方法，包含 依據(jù)至少 一命令而產(chǎn)生 一序列式命令數(shù)據(jù)；安插該序列式命令數(shù)據(jù)以符合多個(gè)數(shù)據(jù)包數(shù)據(jù)間的間隙；以及傳送該序列式命令數(shù)據(jù)與該多個(gè)數(shù)據(jù)包數(shù)據(jù)；其中，該序列式命令數(shù)據(jù)分布于該多個(gè)數(shù)據(jù)包數(shù)據(jù)的間隙。
16. 如權(quán)利要求15所述的方法，還包含對(duì)該序列式命令數(shù)據(jù)予以進(jìn)行分割，以使得該序列式命令數(shù)據(jù)可安插入 所述數(shù)據(jù)包數(shù)據(jù)間的間隙。
17. 如權(quán)利要求15所述的方法，還包含在一預(yù)定時(shí)間內(nèi)未收到 一確認(rèn)信號(hào)時(shí)，則對(duì)該序列式命令數(shù)據(jù)予以進(jìn) 行重新傳送。
18. 如權(quán)利要求15所述的方法，其中，該至少一命令可源自于一主機(jī)。
19. 如權(quán)利要求15所述的方法，其中，所述數(shù)據(jù)包數(shù)據(jù)的傳輸協(xié)議符合 一以太網(wǎng)絡(luò)協(xié)議。
20. 如權(quán)利要求15所述的方法，其中，該網(wǎng)絡(luò)裝置為一媒體存取控制器 或是一實(shí)體層裝置。
21. —種應(yīng)用于一網(wǎng)絡(luò)裝置的接收方法，包含接收多個(gè)數(shù)據(jù)包數(shù)據(jù)與一序列式命令數(shù)據(jù)，其中，該序列式命令數(shù)據(jù)被 分布于所述數(shù)據(jù)包數(shù)據(jù)間的間隙；依據(jù)該序列式命令數(shù)據(jù)而產(chǎn)生至少一命令；以及 依據(jù)該至少 一命令來進(jìn)行至少 一相對(duì)應(yīng)的運(yùn)作。
22. 如權(quán)利要求21所述的方法，其中，該至少一相對(duì)應(yīng)的運(yùn)作包含對(duì)該 網(wǎng)絡(luò)裝置的至少 一寄存器進(jìn)行讀取或是寫入的動(dòng)作。
23. 如權(quán)利要求21所述的方法，還包含對(duì)分布于所述數(shù)據(jù)包數(shù)據(jù)間的間隙的該序列式命令數(shù)據(jù)予以進(jìn)行整合還原。
24. 如權(quán)利要求21所述的方法，還包含當(dāng)接收到該序列式命令數(shù)據(jù)后，會(huì)通過一傳送接收接口傳送一確認(rèn)信號(hào)。
25. 如權(quán)利要求21所述的方法，其中，所述數(shù)據(jù)包數(shù)據(jù)的傳輸協(xié)議符合 一以太網(wǎng)絡(luò)協(xié)議。
26. 如權(quán)利要求21所述的方法，其中，該網(wǎng)絡(luò)裝置是一媒體存取控制器 或是一實(shí)體層裝置。
全文摘要
本發(fā)明涉及一種網(wǎng)絡(luò)裝置及其傳輸方法，其包含有一第一網(wǎng)絡(luò)裝置與一第二網(wǎng)絡(luò)裝置。第一網(wǎng)絡(luò)裝置依據(jù)至少一命令而產(chǎn)生一序列式命令數(shù)據(jù)，并在輸出所述數(shù)據(jù)包數(shù)據(jù)至第二網(wǎng)絡(luò)裝置時(shí)，安插序列式命令數(shù)據(jù)于所述數(shù)據(jù)包數(shù)據(jù)間的間隙并予以傳送至第二網(wǎng)絡(luò)裝置。第二網(wǎng)絡(luò)裝置依據(jù)所接收的序列式命令數(shù)據(jù)存取第二網(wǎng)絡(luò)裝置的寄存器的數(shù)據(jù)。如此可簡化傳輸電路、提高散熱效率與確保傳輸信號(hào)無誤的目的，且可確實(shí)讀取寄存器數(shù)據(jù)。
文檔編號(hào)H04L1/00GK101304296SQ200710102879
公開日2008年11月12日 申請(qǐng)日期2007年5月11日 優(yōu)先權(quán)日2007年5月11日
發(fā)明者袁國華 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司