專利名稱：解碼aes－3數(shù)字音頻數(shù)據(jù)流的兩相解碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及適于在廣播路由器中使用的兩相解碼器，更具體地說，涉及用于從輸入AES-3數(shù)字音頻數(shù)據(jù)流中提取32位寬數(shù)據(jù)子幀的兩相解碼器和相關(guān)方法。
背景技術(shù)：
傳統(tǒng)地，串行數(shù)字音頻解碼器使用PLL來鎖定輸入信號。但是，為了在串行數(shù)字音頻解碼器中使用PLL，通常需要各種外部部件。結(jié)果，并入了PLL的串行數(shù)字音頻解碼器往往既昂貴又笨重。此外，無法容易地在多種制造技術(shù)之間切換多個PLL。結(jié)果，PLL不能非常適合地在集成多種設(shè)計技術(shù)的設(shè)備中使用，所述各種設(shè)計技術(shù)例如不同的FPGA系列和/或不同標(biāo)準(zhǔn)單元和門陣列系列。

發(fā)明內(nèi)容
本發(fā)明針對用于從串行化的數(shù)字音頻數(shù)據(jù)流中提取數(shù)字音頻數(shù)據(jù)字的兩相解碼器和相關(guān)方法。與此相一致，根據(jù)估計的用于串行化的數(shù)字音頻數(shù)據(jù)流的位時間來構(gòu)造轉(zhuǎn)變窗口(transition window)。然后基于串行化的數(shù)字音頻數(shù)據(jù)流中每個轉(zhuǎn)變相對于前置碼(preamble)子窗口以及所述轉(zhuǎn)變窗口的至少一個數(shù)據(jù)子窗口的位置，從串行化的數(shù)字音頻流中提取多個數(shù)字音頻數(shù)據(jù)字。每一個所提取的數(shù)字音頻數(shù)據(jù)字包括可通過位于前置碼子窗口中的至少一個轉(zhuǎn)變和位于至少一個數(shù)據(jù)子窗口中的至少一個轉(zhuǎn)變的結(jié)合來識別的前置碼。取決于所檢測的轉(zhuǎn)變位置的特定結(jié)合，所提取的數(shù)據(jù)字可以進(jìn)一步被識別為具有三種不同類型的前置碼中的一種。這些結(jié)合包括位于前置碼子窗口中的一對連續(xù)轉(zhuǎn)變，及跟隨其后的位于至少一個數(shù)據(jù)子窗口中的一對連續(xù)轉(zhuǎn)變；位于前置碼子窗口中的一對非連續(xù)轉(zhuǎn)變，其由位于至少一個數(shù)據(jù)子窗口中的一對連續(xù)轉(zhuǎn)變分隔；和位于前置碼子窗口中的轉(zhuǎn)變，及跟隨其后的位于至少一個數(shù)據(jù)子窗口中的第一、第二和第三轉(zhuǎn)變。


圖1是并入了按照本發(fā)明的原理構(gòu)造的兩相解碼器的全冗余線性可擴(kuò)展廣播路由器的方塊圖；圖2是圖1的全冗余線性可擴(kuò)展廣播路由器的第一廣播路由器部件的放大方塊圖；圖3是圖2的第一廣播路由器部件的AES輸入電路的放大方塊圖；圖4是圖3的AES輸入電路的AES兩相解碼器電路的放大方塊圖；圖5是圖4的AES兩相解碼器的位時間估計器確定關(guān)于AES-3串行數(shù)字音頻數(shù)據(jù)流的估計的位時間的方法的流程圖；圖6是AES-3串行數(shù)字音頻數(shù)據(jù)子幀的方框圖；圖7是AES-3串行數(shù)字音頻數(shù)據(jù)流的方框圖；圖8是利用由圖5的方法確定的估計的位時間構(gòu)造的轉(zhuǎn)變窗口的方框圖；和圖9是通過圖4的AES兩相解碼器的解碼邏輯電路實現(xiàn)的狀態(tài)圖。
具體實施例方式
首先參照圖1，現(xiàn)在更詳細(xì)地描述全冗余線性可擴(kuò)展廣播路由器100。正如現(xiàn)在所看到的那樣，全冗余線性可擴(kuò)展廣播路由器100包括相互耦合以形成較大全冗余線性可擴(kuò)展廣播路由器100的數(shù)個廣播路由器部件。每個廣播路由器部件是包括第一和第二路由器矩陣的分離路由器設(shè)備，第二路由器矩陣是第一路由器矩陣的冗余。因此，每個廣播路由器含有第一和第二路由引擎，分別用于第一和第二路由器矩陣之一，每一個路由引擎在它的輸入端接收相同的輸入數(shù)字音頻數(shù)據(jù)流，并在其輸出端放置相同的輸出數(shù)字音頻數(shù)據(jù)流。正如此處所公開的那樣，用于構(gòu)造全冗余線性可擴(kuò)展廣播路由器的每個廣播路由器部件都是N×M大小的廣播路由器。但是，完全可以設(shè)想，全冗余線性可擴(kuò)展廣播路由器100可以替換為由大小彼此不同的廣播路由器部件構(gòu)成。
正如此處進(jìn)一步公開的那樣，全冗余線性可擴(kuò)展廣播路由器100是通過將第一、第二、第三和第四廣播路由器部件102、104、106和108耦合在一起而形成的。當(dāng)然，當(dāng)前公開的全冗余線性可擴(kuò)展廣播路由器100由4個廣播路由器部件組成純粹是舉個例子。因此，應(yīng)該清楚地認(rèn)識到，按照本發(fā)明原理構(gòu)造的全冗余線性可擴(kuò)展廣播路由器100可以利用各種其它數(shù)目的廣播路由器部件來形成。第一、第二、第三和第四廣播路由器部件102、104、106和108當(dāng)以本文公開的方式全部連接時，集體(collectively)形成全冗余線性可擴(kuò)展廣播路由器100，并可以一起存放在如圖1所示的公用機(jī)架中，或者如果需要的話，存放在分立的機(jī)架中。雖然如以前所述，廣播路由器部件102、104、106和108可以具有彼此不同的大小，或者可選地，可以全部具有相同的N×M大小，但已經(jīng)證明適合于此處設(shè)想使用的大小是256×256。并且，全冗余線性可擴(kuò)展廣播路由器100的適當(dāng)配置將能耦合每一個大小為256×256的5個廣播路由器部件，從而導(dǎo)致產(chǎn)生1,280×1,280的廣播路由器。
第一廣播路由器部件102由第一路由器矩陣102A和用于在第一路由器矩陣102A出現(xiàn)故障的情況下取代該第一路由器矩陣102A的第二(或“冗余”)路由器矩陣102B組成。類似地，全冗余線性可擴(kuò)展廣播路由器100的第二、第三和第四廣播路由器部件104、106和108中的每一個分別由第一路由器矩陣104A、106A和108A以及分別用于在它們出現(xiàn)故障的情況下取代所述第一路由器矩陣104A、106A和108A的第二(或“冗余”)路由器矩陣104B、106B和108B組成。當(dāng)然，作為在第一路由器矩陣102A、104A、106A和108A故障時用作它們的備份的冗余矩陣的第二器矩陣102B、104B、106B和108B的指定純粹是任意的，并且完全可以設(shè)想，位于廣播路由器部件內(nèi)的路由器矩陣對的任何一個都可以作為位于那個廣播路由器部件內(nèi)的路由器矩陣對中的另一個的備份。
正如從圖1中進(jìn)一步看到的，第一廣播路由器部件102的第一路由器矩陣102A、第二廣播路由器部件104的第一路由器矩陣104A、第三廣播路由器部件106的第一路由器矩陣106A、和第四廣播路由器部件108的第一路由器矩陣108A以遵從全連接拓?fù)浣Y(jié)構(gòu)的路由器矩陣的第一種配置耦合在一起。類似地，第一廣播路由器部件102的第二路由器矩陣102B、第二廣播路由器部件104的第二路由器矩陣104B、第三廣播路由器部件106的第二路由器矩陣106B、和第四廣播路由器部件108的第二路由器矩陣108B以像第一種配置那樣遵從全連接拓?fù)浣Y(jié)構(gòu)的第二種配置耦合在一起。在全連接拓?fù)浣Y(jié)構(gòu)中，路由器矩陣配置的每個路由器矩陣通過分離鏈路與形成該種路由器矩陣配置一部分的每一個其它路由器矩陣耦合。
因此，對于路由器矩陣的第一種配置，第一、第二和第三雙向鏈路110、112和114將第一廣播路由器部件102的第一路由器矩陣102A分別與第二廣播路由器部件104的第一路由器矩陣104A、第三廣播路由器部件106的第一路由器矩陣106A、和第四廣播路由器部件108的第一路由器矩陣108A相耦合。另外，第四和第五雙向鏈路116和118將第二廣播路由器部件104的第一路由器矩陣104A分別與第三廣播路由器部件106的第一路由器矩陣106A、和第四廣播路由器部件108的第一路由器矩陣108A相耦合。最后，第六雙向鏈路120將第三廣播路由器部件106的第一路由器矩陣106A與第四廣播路由器部件108的第一路由器矩陣108A相耦合。
類似地，對于路由器矩陣的第二種配置，第一、第二和第三雙向鏈路122、124和126將第一廣播路由器部件102的第二路由器矩陣102B分別與第二廣播路由器部件104的第二路由器矩陣104B、第三廣播路由器部件106的第二路由器矩陣106B、和第四廣播路由器部件108的第二路由器矩陣108B相耦合。另外，第四和第五雙向鏈路128和130將第二廣播路由器部件104的第二路由器矩陣104B分別與第三廣播路由器部件106的第二路由器矩陣106B、和第四廣播路由器部件108的第二路由器矩陣108B相耦合。最后，第六雙向鏈路132將第三廣播路由器部件106的第二路由器矩陣106B與第四廣播路由器部件108的第二路由器矩陣108B相耦合。不同地，雙向鏈路110至120可以由銅線、光纖或其他適合于數(shù)字信號交換的傳輸介質(zhì)形成。當(dāng)然，除了在圖1中所示的廣播路由器部件對之間的單一雙向鏈路之外，在本發(fā)明的可選實施例中，可以設(shè)想，廣播路由器部件對可以替換為通過第一和第二單向鏈路而耦合在一起。在圖2中示出了這樣的替換結(jié)構(gòu)。
現(xiàn)在將更加詳細(xì)地描述廣播路由器部件102、104、106和108。圖2示出了第一廣播路由器部件102。另一方面，第二、第三和第四廣播路由器部件104、106和108與第一廣播路由器部件102相類似地配置，并且不需要更加詳細(xì)地進(jìn)行描述。當(dāng)然，應(yīng)當(dāng)清楚地知道，為了描述的簡潔，簡化了前述的第一廣播路由器部件102以及第二、第三和第四廣播路由器部件104、106和108的某些部件。但是應(yīng)當(dāng)注意，通過參考先前通過引用并入于此的同時待審美國專利申請序號10/＿＿(代理人案號IU020160)號，可以找到它們的進(jìn)一步的細(xì)節(jié)。
如在圖2中可以看到的，廣播路由器102包括N個選擇器138-1至138-N，這N個選擇器被配置為每個選擇器的輸出將N個傳輸流中的一個提供到第一廣播路由器部件102的路由器矩陣102A，102B中的每一個的輸入端。如此處所公開的，選擇器138-1至138-N中的每一個是第一2∶1選擇器電路，其具有作為到它的第一輸入的、分別由聲音工程協(xié)會(或“AES”)輸入電路140-1至140-N構(gòu)建的第一傳輸流，和作為到它的第二輸入的、分別由多信道數(shù)字音頻(“MADI”)輸入電路142-1至142-N根據(jù)遵從MADI標(biāo)準(zhǔn)的解碼的數(shù)字音頻數(shù)據(jù)流構(gòu)建的第二傳輸流。第一選擇器電路138-1至138-N中的每一個還包括用于在兩個傳輸流之間選擇的控制輸入(未示出)。
第一選擇器電路138-1至138-N中的每一個的所選擇的傳輸流輸出被饋送到第一路由器矩陣102A的路由引擎144的輸入端、發(fā)送(或“TX”)擴(kuò)展端口276、第一接收(或“RX”)擴(kuò)展端口278、第二接收擴(kuò)展端口280和第三接收擴(kuò)展端口282。術(shù)語“發(fā)送”擴(kuò)展端口意在表示將數(shù)據(jù)發(fā)送到所選目的地的擴(kuò)展端口。類似地，術(shù)語“接收”擴(kuò)展端口意在表示從目的地接收數(shù)據(jù)的擴(kuò)展端口。廣義地說，第一路由器矩陣102A的發(fā)送擴(kuò)展端口276包括從第一廣播路由器部件102的第一選擇器電路138-1至138-N接收的傳輸流在傳送到多個目的地之前在其中進(jìn)行緩存的存儲器子系統(tǒng)、和用于控制從第一選擇器電路138-1至138-N接收的傳輸流傳送到第二廣播路由器部件104的第一路由器矩陣104A、第三廣播路由器部件106的第一路由器矩陣106A、和第四廣播路由器部件108的第一路由器矩陣108A的接收擴(kuò)展端口的處理器子系統(tǒng)。相反，就廣義上來說，第一路由器矩陣102A的第一、第二和第三擴(kuò)展端口278、280和282中的每一個包括從另一個廣播路由器部件的第一路由器矩陣的發(fā)送擴(kuò)展端口接收的輸入傳輸流在被傳送到他們的最終目的地之前可以在其中進(jìn)行緩存的存儲器子系統(tǒng)、和用于控制從其它廣播路由器部件的第一路由器矩陣的發(fā)送擴(kuò)展端口接收的輸入傳輸流傳送到第一廣播路由器部件102的第一路由器矩陣102A的路由引擎144的輸入的處理器子系統(tǒng)。
包含從AES輸入1-32N和/或MADI輸入1-N中提取的信息的傳輸流1到N從第一選擇器電路138-1至138-N發(fā)送到路由引擎144和發(fā)送擴(kuò)展端口276。輸入傳輸流1到N從發(fā)送擴(kuò)展端口276經(jīng)由鏈路110被轉(zhuǎn)發(fā)到第二廣播路由器部件104的第一路由器矩陣104A，經(jīng)由鏈路112被轉(zhuǎn)發(fā)到第三廣播路由器106的第一路由器矩陣106A，和經(jīng)由鏈路114被轉(zhuǎn)發(fā)到第四廣播路由器108的第一路由器矩陣108A。依次地，輸入傳輸流N+1到2N從第二廣播路由器部件104的第一路由器矩陣104A的發(fā)送擴(kuò)展端口經(jīng)由鏈路110被傳送到第一接收擴(kuò)展端口278；輸入傳輸流2N+1到3N從第三廣播路由器部件106的第一路由器矩陣106A的發(fā)送擴(kuò)展端口經(jīng)由鏈路112被傳送到第二接收擴(kuò)展端口280；和輸入傳輸流3N+1到4N從第四廣播路由器部件108的第一路由器矩陣108A的發(fā)送擴(kuò)展端口經(jīng)由鏈路114被傳送到第三接收擴(kuò)展端口282。最后，輸入傳輸流N+1到2N、2N+1到3N、和3N+1到4N分別通過第一、第二和第三接收擴(kuò)展端口278、280和282輸入到路由引擎144。
如前所述，第一和第二路由器矩陣102A和102B是相對于彼此的冗余矩陣。為了以這種方式起作用，第二路由器矩陣102B的路由引擎152必須具有與路由引擎144相同的輸入傳輸流組。因此，在如上所述的方式中，第一選擇器電路138-1至138-N中的每一個的所選擇的傳輸流輸出也被饋送到路由引擎152的輸入端以及發(fā)送端口284。類似地，饋送到第一接收擴(kuò)展端口278、第二接收擴(kuò)展端口280和第三接收擴(kuò)展端口282的傳輸流也分別被饋送到第二路由器矩陣102B的第一接收擴(kuò)展端口286、第二接收擴(kuò)展端口288和第三接收擴(kuò)展端口290。廣義地說，第二路由器矩陣102B的發(fā)送擴(kuò)展端口284包括從第一廣播路由器部件102的第一選擇器電路138-1至138-N接收的傳輸流在傳送到多個目的地之前在其中進(jìn)行緩存的存儲器子系統(tǒng)、和控制從選擇器電路138-1至138-N接收的傳輸流傳送到第二廣播路由器部件104的第二路由器矩陣104B、第三廣播路由器部件106的第二路由器矩陣106B、和第四廣播路由器部件108的第二路由器矩陣108B的接收擴(kuò)展端口的處理器子系統(tǒng)。相反，就廣義上來說，第二路由器矩陣102B的第一、第二和第三接收擴(kuò)展端口286、288和290中的每一個包括從另一個廣播路由器部件的第一路由器矩陣的發(fā)送擴(kuò)展端口接收的傳輸流在被傳送到他們的最終目的地之前可以在其中進(jìn)行緩存的存儲器子系統(tǒng)、和用于控制從其它廣播路由器部件的第一路由器矩陣的發(fā)送擴(kuò)展端口接收的傳輸流傳送到第一廣播路由器部件102的第二路由器矩陣102B的路由引擎152的輸入的處理器子系統(tǒng)。
輸入傳輸流1到N從第一選擇器電路138-1至138-N發(fā)送到路由引擎152和發(fā)送擴(kuò)展端口284。輸入傳輸流1到N從發(fā)送擴(kuò)展端口284經(jīng)由鏈路122被轉(zhuǎn)發(fā)到第二廣播路由器部件104的第二路由器矩陣104B，經(jīng)由鏈路124被轉(zhuǎn)發(fā)到第三廣播路由器部件106的第二路由器矩陣106B，和經(jīng)由鏈路126被轉(zhuǎn)發(fā)到第四廣播路由器部件108的第二路由器矩陣108B。依次地，輸入傳輸流N+1到2N從第二廣播路由器部件104的第二路由器矩陣104B的發(fā)送擴(kuò)展端口經(jīng)由鏈路122被傳送到第三接收擴(kuò)展端口290；輸入傳輸流2N+1到3N從第三廣播路由器部件106的第二路由器矩陣106B的發(fā)送擴(kuò)展端口經(jīng)由鏈路124被傳送到第二接收擴(kuò)展端口288；和輸入傳輸流3N+1到4N從第四廣播路由器部件108的第二路由器矩陣108B的發(fā)送擴(kuò)展端口經(jīng)由鏈路126被傳送到第一接收擴(kuò)展端口286。輸入傳輸流N+1到2N、2N+1到3N、和3N+1到4N分別通過第三、第二和第一接收擴(kuò)展端口290、288和286從第三、第二和第一接收擴(kuò)展端口290、288和286發(fā)送到路由引擎154。
位于第一路由器矩陣102A的路由引擎144內(nèi)的是用于將接收作為到路由引擎144的輸入的4N AES流中的任何一個指定給路由引擎144的M個輸出線中的任何一個的開關(guān)器件。可變地，可以設(shè)想，路由引擎144可以以例如作為一系列指令的軟件、例如作為一系列邏輯電路的硬件、或軟件和硬件的組合的形式具體化。類似地，位于第二路由器矩陣102B的路由引擎152內(nèi)的是用于將接收作為到路由引擎152的輸入的4N輸入AES流中的任何一個指定給路由引擎152的M個輸出線中的任何一個的開關(guān)器件。同樣，可以設(shè)想，路由引擎152可以以軟件、硬件、或它們的組合的形式不同地具體化。第一廣播路由器部件102的第一和第二路由矩陣102A和102B的路由引擎144和152的1到MAES流輸出中的每一個分別傳播到第二選擇器電路160-1到160-M中相應(yīng)的一個。第二選擇器電路160-1到160-M共同地確定是第一路由矩陣102A的路由引擎144的1到M AES流輸出還是第二路由矩陣102B的路由引擎152的1到M AES流輸出將是第一廣播路由器部件102的輸出。第二選擇器電路160-1到160-M中的每一個共享公共輸入端(未示出)，用于選擇是路由引擎144的AES流輸出還是路由引擎152的AES流輸出將經(jīng)過第二選擇器電路160-1到160-M。
所選擇的AES流從第二選擇器電路160-1到160-M傳播到信息復(fù)制電路162-1到162-M中相應(yīng)的一個。依次地，信息復(fù)制電路162-1到162-M將接收到的AES流傳送到AES輸出電路164-1到164-M或MADI輸出電路166-1到166-M，用于編碼并從第一廣播路由器部件102輸出。
下面參照圖3，將更加詳細(xì)地描述AES輸入電路140-1到140-N。圖3示出了AES輸入電路140-1。剩余的AES輸入電路，具體來說是AES輸入電路140-2到140-N，與AES輸入電路140-1類似地配置，并且不需要更加詳細(xì)地進(jìn)行描述。如現(xiàn)在可以看到的，AES輸入電路140-1包括AES兩相解碼器電路296-1到296-32和傳輸流多路復(fù)用器295。至AES兩相解碼器電路296-1到296-32中的每一個的輸入是相應(yīng)的來源于信號源(未示出)的、遵從AES-3標(biāo)準(zhǔn)的輸入數(shù)字音頻數(shù)據(jù)流。如下面將被更全面地描述的，AES兩相解碼器296-1到296-32對輸入于此的各個輸入數(shù)字音頻數(shù)據(jù)流進(jìn)行解碼。由AES兩相解碼器電路296-1到296-32產(chǎn)生的作為結(jié)果的32個解碼的輸入數(shù)字音頻數(shù)據(jù)流輸入到傳輸流多路復(fù)用器295，該多路復(fù)用器295從所述32個解碼的輸入數(shù)字音頻數(shù)據(jù)流構(gòu)造將被傳送到選擇器電路138-1的輸入傳輸流。
下面將更詳細(xì)地描述AES兩相解碼器電路296-1到296-32。圖4示出了AES兩相解碼器電路296-1。剩余的AES兩相解碼器電路，具體來說是AES兩相解碼器電路296-2到296-32，與AES兩相解碼器電路296-1類似地配置，并且不需要更加詳細(xì)地進(jìn)行描述。如下面將更加全面地描述的，AES兩相解碼器電路296-1通過使用快速時鐘采樣輸入數(shù)據(jù)流來進(jìn)行工作，所述輸入數(shù)據(jù)流在此處是AES串行化的數(shù)字音頻數(shù)據(jù)流。為了解碼AES串行化的數(shù)字音頻數(shù)據(jù)流，AES兩相解碼器電路296-1還需要估計的位時間。如此處所使用的，術(shù)語“快速時鐘”是指具有至少比輸入AES數(shù)字音頻數(shù)據(jù)流快20倍的頻率的時鐘。另一方面，術(shù)語“位時間”是指在輸入AES數(shù)字音頻數(shù)據(jù)流的典型位期間出現(xiàn)的快速時鐘的數(shù)目。如此處所公開的，可以設(shè)想，AES兩相解碼器296-1可以以兩種模式工作。在第一種模式中，位時間是用戶選擇的，用于直接輸入到邏輯電路298，而在第二種模式中，位時間是從輸入的串行化的數(shù)字音頻數(shù)據(jù)流自動生成的。
如在圖4中可以看到的，AES兩相解碼器電路296-1包括時間提取電路297、解碼邏輯電路298、位時間估計器300、以及大小適當(dāng)?shù)臄?shù)據(jù)存儲器，例如32位寬異步先進(jìn)先出(“FIFO”)存儲器302。AES兩相解碼器電路296-1接收來自AES輸入140-1的AES數(shù)據(jù)的串行化的數(shù)字音頻數(shù)據(jù)流。隨后在AES兩相解碼器電路296-1內(nèi)，將AES串行化的數(shù)字音頻數(shù)據(jù)流路由到時間提取電路297、解碼邏輯電路298、和位時間估計器300中的每一個。時間提取電路297提取特定的時間信息，具體地說，提取將連續(xù)前置碼與第二串行化的數(shù)字音頻數(shù)據(jù)流分隔的快速時鐘的數(shù)目。時間提取電路297隨后將提取的時間信息傳送到解碼邏輯電路298，以解碼AES串行化的數(shù)字音頻數(shù)據(jù)流。在先前通過引用并入于此的同時待審美國專利申請第10/＿＿(代理人案號IU020254)號中更加詳細(xì)地闡明了有關(guān)時間提取電路297的操作的更多細(xì)節(jié)。除了將提取的時間信息傳送到解碼邏輯電路298之外，時間提取電路297還將提取的時間信息傳送到具有連接到關(guān)于選擇器電路138-1的控制輸入端的控制輸入端的選擇器電路(未示出)，其選擇從輸入端140-1上的AES串行化的數(shù)字音頻數(shù)據(jù)流中提取的時間信息，或者從輸入端142-1上的AES串行化的數(shù)字音頻數(shù)據(jù)流中提取的時間信息，以便轉(zhuǎn)發(fā)到路由引擎144和152。
如果AES兩相解碼器電路296-1以第二模式進(jìn)行操作，則位時間估計器300將根據(jù)由此所接收的AES串行化數(shù)字音頻數(shù)據(jù)流中確定估計的位時間。立即參見圖5，將更詳細(xì)地描述位時間估計器300確定估計位時間的方法。在一個方面，位時間估計器300可以是具有足夠的執(zhí)行此處所描述的算法的處理能力的分離的電子部件?？蛇x地，位時間估計器300可以與AES兩相解碼器電路296-1的任何數(shù)量的其他部件一起物理地并入到執(zhí)行此處描述為其子程序的算法的單個處理器單元。
確定估計的位時間的方法開始于步驟304，在步驟306，檢查由位時間估計器300接收的串行化的數(shù)字音頻數(shù)據(jù)流，并且識別輸入流的連續(xù)轉(zhuǎn)變之間的最短和最長時間。在步驟308，將值“長”設(shè)定為具有轉(zhuǎn)變之間的最長時間的脈沖的持續(xù)時間，而將值“短”設(shè)定為具有轉(zhuǎn)變之間的最短時間的脈沖的持續(xù)時間。繼續(xù)到步驟310，為位時間窗口選擇如下的最小和最大值位窗口(最小)＝1.5(短)；和位窗口(最大)＝長-0.5(短)。
應(yīng)當(dāng)注意，即使所接收的串行化的數(shù)字音頻數(shù)據(jù)流僅包含多個零，這一處理也將識別位時間窗口。更具體地，如在下面的表I中將更加全面地描述的，為數(shù)據(jù)的每個子幀加上一個包含四個不規(guī)則持續(xù)時間脈沖的前置碼。這樣，即使所接收的串行化的數(shù)字音頻數(shù)據(jù)流中不包含任何數(shù)據(jù)，可以根據(jù)形成前置碼的脈沖的轉(zhuǎn)變之間的次數(shù)來計算位時間窗口的最小和最大值。
定義了位時間窗口之后，所述方法繼續(xù)到步驟312，在該步驟中，再次檢查串行化的數(shù)字音頻數(shù)據(jù)流，這次是檢查在所定義的窗口內(nèi)的連續(xù)轉(zhuǎn)變。在檢測具有在位時間窗口中的持續(xù)時間的脈沖時，在步驟314將所檢測的脈沖的持續(xù)時間載入平均器(未示出)，在步驟316，平均器根據(jù)多個檢測的脈沖如下計算32-采樣移動平均AVE(0)＝X(0)+X(-1)+X(-2)+X(-3)+...+X(-31)/32其中X是在所定義的窗口中檢測的脈沖的持續(xù)時間；和AVE(0)是估計的位時間持續(xù)時間。
對于在定義的窗口內(nèi)的脈沖的隨后的檢測，如下計算估計的位時間持續(xù)時間AVE(0)＝(X(0)/32)+AVE(-1)-X(-32)/32這樣，對于每個隨后檢測的脈沖重新計算估計的位時間持續(xù)時間，并且在這樣的隨后的計算中，隨后檢測的脈沖的持續(xù)時間用于代替先前使用的最老的脈沖，以計算估計的位時間持續(xù)時間。在計算(或者如果適當(dāng)?shù)脑捴匦掠嬎?所估計的位時間時，位時間估計器300將計算值傳送到解碼邏輯電路298，在此以后面將更加全面描述的方式通過解碼邏輯電路298來解碼所接收的AES串行化的數(shù)據(jù)音頻數(shù)字流。
應(yīng)當(dāng)注意，通過對于所估計的位時間持續(xù)時間使用移動平均，消除了通常由快速抖動引起的小的變化，而留下(track)通常由漂移或變速操作引起的較大的變化?？蛇x地，可以預(yù)先載入平均估計的位時間持續(xù)時間。在這種模式中，對于全部32個樣本插入預(yù)載入值。通過將預(yù)載入值的使用與電路相結(jié)合，以便監(jiān)視信號的損失和恢復(fù)，AES兩相解碼器296-1可以很快地調(diào)整到不同采樣率的新信號。例如，在通過前述的信號恢復(fù)電路檢測新信號時，位時間估計器300對于新信號可以確定新的位時間窗口，并且在檢測在新確定的位時間窗口中的第一脈沖時，對于所有32個樣本插入檢測的脈沖的持續(xù)時間作為預(yù)載入值。
在提供關(guān)于圖4中所示的AES兩相解碼器296-1的操作的更多細(xì)節(jié)之前，簡要論述用于串行化的數(shù)字音頻信號的AES標(biāo)準(zhǔn)將是有益的。根據(jù)AES標(biāo)準(zhǔn)，在已知為子幀的固定結(jié)構(gòu)中承載信息。兩個連續(xù)和相關(guān)子幀的序列是一幀，一組192個連續(xù)幀是一個塊。在圖6中圖解說明了一個子幀，更具體地說是子幀320。子幀320包括32個時隙。時隙0到3承載子幀320的前置碼322。時隙4到7承載線性的2的補碼表示的音頻樣本字。當(dāng)使用24位編碼范圍時，最低有效位(“LSB”)在時隙4中。當(dāng)如圖6所示，20位的編碼范圍足夠時，時隙8到27承載LSB在時隙8中的音頻樣本字326。時隙4到7可以用于其它應(yīng)用，并且通常被指定為輔助采樣位324。時隙28承載用于音頻樣本字326的有效位328。時隙29承載用于與在子幀320中發(fā)送的音頻信道相關(guān)的用戶數(shù)據(jù)信道的用戶數(shù)據(jù)位330。時隙30承載與在同一子幀320中發(fā)送的音頻信道相關(guān)的信道狀態(tài)信息的信道狀態(tài)位332。時隙31承載奇偶校驗位334，以使包含的時隙4到31將承載偶數(shù)個1和偶數(shù)個0。
進(jìn)一步根據(jù)AES標(biāo)準(zhǔn)，子幀320的前置碼322可以是“X”，“Y”或“Z”三種類型中的一種。幀的第一子幀通常從前置碼“X”開始。為了定義用于組織信道狀態(tài)信息的塊結(jié)構(gòu)，每192幀前置碼變化成前置碼“Z”一次。另一方面，幀的第二子幀總是從前置碼“Y”開始。例如，圖7圖解說明了包括第一、第二和第三幀338、340和342的AES數(shù)據(jù)流。幀338是數(shù)據(jù)塊344的第192幀。因此，在幀338的第一子幀346前面加上“X”類型的前置碼348，而在幀338的第二子幀350前面加上“Y”類型的前置碼352。相反，幀340是數(shù)據(jù)塊354的第一幀。因此，在幀340的第一子幀356前面加上“Z”類型的前置碼358，而在幀340的第二子幀360前面加上“Y”類型的前置碼362。最后，幀342是數(shù)據(jù)塊354的第二幀。因此，在幀342的第一子幀364前面加上“X”類型的前置碼366，而在幀342的第二子幀368前面加上“Y”類型的前置碼370。
無論是由位時間估計器300生成或相反提供到解碼邏輯電路298，解碼邏輯電路298使用估計的位時間生成在圖8中以圖表圖解說明的定時窗口。定時窗口372包括第一(或“一”)子窗口374、第二(或“一/零”)子窗口376、第三(或“前置碼”)子窗口378和第四(或“越界”)子窗口380。為了產(chǎn)生定時窗口372，使第一、第二、第三子窗口374、376和378中的每一個的大小為具有1/2位時間的持續(xù)時間。隨后，為第二子窗口376的中心線376C指定一位時間的值。因此，第二子窗口376的上界376A是11/4位時間，而第二子窗口376的下界376B是3/4位時間。類似地，第一子窗口374的上界374A將是3/4位時間，第一子窗口374的下界374B將是1/4位時間，第三子窗口378的下界378B將是11/4位時間，而第三子窗口378的上界378A是13/4位時間。最后，第四子窗口將包含低于1/4位時間或高于13/4位時間的所有位時間。如下面更加全面地描述的，使用定時窗口372來解碼輸入到邏輯電路298的串行化的數(shù)字音頻數(shù)據(jù)流。但是，簡短地說，相對于定時窗口372疊加輸入串行化數(shù)字音頻數(shù)據(jù)流，并且基于輸入串行化數(shù)字音頻數(shù)據(jù)流的轉(zhuǎn)變位于子窗口372、374、376或378中的哪一個，邏輯電路298關(guān)于串行化數(shù)字音頻數(shù)據(jù)流的解碼作出某些決定。
由于編碼前置碼的特殊方式，可以識別輸入串行化的數(shù)字音頻數(shù)據(jù)流中的前置碼和識別得到的前置碼的類型這兩者。如在同時待審的美國專利申請第10/＿＿(代理人案號IU020157)中更加全面地描述的，當(dāng)輸入數(shù)字音頻流1到4N的每個子幀的前置碼是4位長，并且因此具有4位時間的持續(xù)時間時，將前置碼編碼為四個不規(guī)則持續(xù)時間脈沖的序列，所述持續(xù)時間的長度如下面的表I所示。

表I下面參照圖9，將詳細(xì)描述解碼邏輯電路298解碼接收到的AES串行化數(shù)字音頻數(shù)據(jù)流的處理。解碼邏輯電路298包含配置用來執(zhí)行狀態(tài)圖382的組合邏輯。所述處理開始于狀態(tài)384，邏輯電路298等待輸入串行化的數(shù)字音頻數(shù)據(jù)流的第一轉(zhuǎn)變的檢測。在檢測到第一轉(zhuǎn)變時，處理繼續(xù)到狀態(tài)386，在該狀態(tài)，邏輯電路296開始測量分隔輸入串行化數(shù)字音頻數(shù)據(jù)流的第一轉(zhuǎn)變與隨后的轉(zhuǎn)變的時間。在檢測到隨后的轉(zhuǎn)變時，將分隔第一轉(zhuǎn)變與隨后的轉(zhuǎn)變的時間與定時窗口372做比較。如果分隔轉(zhuǎn)變的時間在第一子窗口374內(nèi)，則處理繼續(xù)到狀態(tài)388，在該狀態(tài)，解碼邏輯電路298確定所檢測的脈沖是邏輯“1”。但是，如果分隔轉(zhuǎn)變的時間在第二子窗口376內(nèi)，則處理繼續(xù)到狀態(tài)390，在該狀態(tài)，解碼邏輯電路298確定所檢測的脈沖“可能”是邏輯“1”。如果分隔轉(zhuǎn)變的時間在第三子窗口378內(nèi)，則處理繼續(xù)到狀態(tài)392，在該狀態(tài)，解碼邏輯電路298確定所檢測的脈沖“可能”是前置碼。最后，如果分隔轉(zhuǎn)變的時間在第四子窗口380內(nèi)，則處理繼續(xù)到狀態(tài)394，在該狀態(tài)，解碼邏輯電路298確定由于不能解碼所檢測的脈沖所以產(chǎn)生了錯誤。解碼邏輯電路298隨后將復(fù)位解碼處理，決定是否需要重新測量估計的位時間，如果認(rèn)為需要則重新測量估計的位時間，隨后返回到狀態(tài)384以等待下一個轉(zhuǎn)變。
返回到狀態(tài)392，然后解碼邏輯電路298將等待下一個轉(zhuǎn)變的檢測。如果分隔使得處理繼續(xù)到狀態(tài)392的轉(zhuǎn)變與下一個轉(zhuǎn)變的時間位于第三子窗口378內(nèi)，則處理將繼續(xù)到狀態(tài)396，在該狀態(tài)，解碼邏輯電路298確定前置碼“可能”是“X”前置碼。但是，如果下一個轉(zhuǎn)變位于第二子窗口376內(nèi)，則處理將替換為繼續(xù)到狀態(tài)398，在該狀態(tài)，解碼邏輯電路298將確定前置碼“可能”是“Y”前置碼。最后，如果下一個轉(zhuǎn)變位于第一子窗口374內(nèi)，則處理將繼續(xù)到狀態(tài)400，在該狀態(tài)，解碼邏輯電路298將確定前置碼“可能”是“Z”前置碼。當(dāng)然，如果下一個轉(zhuǎn)變位于第四子窗口380內(nèi)，則處理將繼續(xù)到狀態(tài)394，在該狀態(tài)，解碼邏輯電路298將再次確定所檢測的脈沖無法解碼。解碼邏輯電路298隨后將復(fù)位解碼處理，決定是否需要重新測量估計的位時間，如果認(rèn)為需要則重新測量估計的位時間，隨后返回到狀態(tài)384以等待下一個轉(zhuǎn)變。
返回到狀態(tài)396，然后解碼邏輯電路298將等待下一個轉(zhuǎn)變的檢測。如果分隔使得處理繼續(xù)到狀態(tài)396的轉(zhuǎn)變與下一個轉(zhuǎn)變的時間位于第一子窗口374內(nèi)，則處理將繼續(xù)到狀態(tài)402，在該狀態(tài)，解碼邏輯電路298確定前置碼“極有可能”是“X”前置碼。但是，如果下一個轉(zhuǎn)變位于第二、第三或第四子窗口376、378或380內(nèi)，則處理將通過轉(zhuǎn)變線(為了說明的簡單而沒有示出該轉(zhuǎn)變線)繼續(xù)到狀態(tài)394，在該狀態(tài)，解碼邏輯電路298將再次確定所檢測的脈沖無法解碼。解碼邏輯電路298隨后將復(fù)位解碼處理，決定是否需要重新測量估計的位時間，如果認(rèn)為需要則重新測量估計的位時間，隨后返回到狀態(tài)384以等待下一個轉(zhuǎn)變。類似的，解碼邏輯電路298隨后將從狀態(tài)398等待下一個轉(zhuǎn)變的檢測。如果分隔使得處理繼續(xù)到狀態(tài)398的轉(zhuǎn)變與下一個轉(zhuǎn)變的時間位于第一子窗口374內(nèi)，則處理將繼續(xù)到狀態(tài)404，在該狀態(tài)，解碼邏輯電路298確定前置碼“極有可能”是“Y”前置碼。但是，如果下一個轉(zhuǎn)變位于第二、第三或第四子窗口376、378或380內(nèi)，則處理將通過轉(zhuǎn)變線(為了說明的簡單而沒有示出該轉(zhuǎn)變線)繼續(xù)到狀態(tài)394，在該狀態(tài)，解碼邏輯電路298將再次確定所檢測的脈沖無法解碼。解碼邏輯電路298隨后將復(fù)位解碼處理，決定是否需要重新測量估計的位時間，如果認(rèn)為需要則重新測量估計的位時間，隨后返回到狀態(tài)384以等待下一個轉(zhuǎn)變。類似的，解碼邏輯電路298隨后將從狀態(tài)400等待下一個轉(zhuǎn)變的檢測。如果分隔使得處理繼續(xù)到狀態(tài)400的轉(zhuǎn)變與下一個轉(zhuǎn)變的時間位于第一子窗口374內(nèi)，則處理將繼續(xù)到狀態(tài)406，在該狀態(tài)，解碼邏輯電路298確定前置碼“極有可能”是“Z”前置碼。但是，如果下一個轉(zhuǎn)變位于第二、第三或第四子窗口376、378或380內(nèi)，則處理將替換為繼續(xù)到狀態(tài)394，在該狀態(tài)，解碼邏輯電路298將再次確定所檢測的脈沖無法解碼。解碼邏輯電路298隨后將復(fù)位解碼處理，決定是否需要重新測量估計的位時間，如果認(rèn)為需要則重新測量估計的位時間，隨后返回到狀態(tài)384以等待下一個轉(zhuǎn)變。
返回到狀態(tài)402，然后解碼邏輯電路298將等待下一個轉(zhuǎn)變的檢測。如果分隔使得處理繼續(xù)到狀態(tài)402的轉(zhuǎn)變與下一個轉(zhuǎn)變的時間位于第一子窗口374內(nèi)，則處理將繼續(xù)到狀態(tài)408，在該狀態(tài)，解碼邏輯電路298將得出結(jié)論前置碼是“X”前置碼。但是，如果下一個轉(zhuǎn)變位于第二、第三或第四子窗口376、378或380內(nèi)，則處理將通過轉(zhuǎn)變線(為了說明的簡單而沒有示出該轉(zhuǎn)變線)繼續(xù)到狀態(tài)394，在該狀態(tài)，解碼邏輯電路298將再次確定所檢測的轉(zhuǎn)變無法解碼。解碼邏輯電路298隨后將復(fù)位解碼處理，決定是否需要重新測量估計的位時間，如果認(rèn)為需要則重新測量估計的位時間，隨后返回到狀態(tài)384以等待下一個轉(zhuǎn)變。類似的，解碼邏輯電路298隨后將從狀態(tài)404等待下一個轉(zhuǎn)變的檢測。如果分隔使得處理繼續(xù)到狀態(tài)404的轉(zhuǎn)變與下一個轉(zhuǎn)變的時間位于第二子窗口376內(nèi)，則處理將繼續(xù)到狀態(tài)410，在該狀態(tài)，解碼邏輯電路298得出結(jié)論前置碼是“Y”前置碼。但是，如果下一個轉(zhuǎn)變位于第一、第三或第四子窗口374、378或380內(nèi)，則處理將通過轉(zhuǎn)變線(為了說明的簡單而沒有示出該轉(zhuǎn)變線)繼續(xù)到狀態(tài)394，在該狀態(tài)，解碼邏輯電路298將再次確定所檢測的脈沖無法解碼。解碼邏輯電路298隨后將復(fù)位解碼處理，決定是否需要重新測量估計的位時間，如果認(rèn)為需要則重新測量估計的位時間，隨后返回到狀態(tài)384以等待下一個轉(zhuǎn)變。最后，解碼邏輯電路298將從狀態(tài)406等待下一個轉(zhuǎn)變的檢測。如果分隔使得處理繼續(xù)到狀態(tài)406的轉(zhuǎn)變與下一個轉(zhuǎn)變的時間位于第三子窗口378內(nèi)，則處理將繼續(xù)到狀態(tài)412，在該狀態(tài)，解碼邏輯電路298得出結(jié)論前置碼是“Z”前置碼。但是，如果下一個轉(zhuǎn)變位于第四子窗口380內(nèi)，則處理將替換為繼續(xù)到狀態(tài)394，在該狀態(tài)，解碼邏輯電路298將再次確定所檢測的脈沖無法解碼。解碼邏輯電路298隨后將復(fù)位解碼處理，決定是否需要重新測量估計的位時間，如果認(rèn)為需要則重新測量估計的位時間，隨后返回到狀態(tài)384以等待下一個轉(zhuǎn)變。
當(dāng)在狀態(tài)408得出結(jié)論前置碼是“X”前置碼、或者在狀態(tài)410得出結(jié)論前置碼是“Y”前置碼、或者在狀態(tài)412得出結(jié)論前置碼是“Z”前置碼之后，處理繼續(xù)到狀態(tài)414，在該狀態(tài)，解碼邏輯電路298將前置碼傳送到FIFO存儲器302，該FIFO存儲器如此處所公開的是32位寬的寄存器。在開始從接收到的AES串行化的數(shù)字音頻數(shù)據(jù)流中提取數(shù)字音頻數(shù)據(jù)時，解碼邏輯電路298將把第一個這樣解碼的前置碼，通常是“Z”類型前置碼，放入到FIFO存儲器302的位31-28。隨后處理將返回到狀態(tài)384，以等待下一個轉(zhuǎn)變。在檢測另一個轉(zhuǎn)變時，處理將再次繼續(xù)到狀態(tài)386，在該狀態(tài)，解碼邏輯電路298將再次開始測量分隔所檢測的轉(zhuǎn)變與輸入串行化數(shù)字音頻數(shù)據(jù)流中隨后的轉(zhuǎn)變的時間。在檢測隨后的轉(zhuǎn)變時，將分隔所檢測的轉(zhuǎn)變與隨后的轉(zhuǎn)變的時間與定時窗口372做比較。
在檢測隨后的轉(zhuǎn)變時，將分隔所檢測的轉(zhuǎn)變與隨后的轉(zhuǎn)變的時間與定時窗口372做比較。如前所述，如果分隔轉(zhuǎn)變的時間在第一子窗口374內(nèi)，則處理繼續(xù)到狀態(tài)388，在該狀態(tài)，解碼邏輯電路298確定所檢測的脈沖是邏輯“1”。處理隨后將繼續(xù)到狀態(tài)414，在該狀態(tài)，解碼邏輯電路298將解碼的數(shù)據(jù)位傳送到FIFO存儲器302的位31，從而使得第一解碼的前置碼被移送到FIFO存儲器302的位30-27。但是，如前所述，如果分隔轉(zhuǎn)變的時間在第二子窗口376內(nèi)，則處理替換為繼續(xù)到狀態(tài)390，在該狀態(tài)，解碼邏輯電路298確定所檢測的脈沖“可能”是0。解碼邏輯電路298隨后將等待下一個轉(zhuǎn)變的檢測。如果分隔使得處理繼續(xù)到狀態(tài)390的轉(zhuǎn)變與下一個轉(zhuǎn)變的時間位于第二子窗口376內(nèi)，則處理將繼續(xù)到狀態(tài)416，在該狀態(tài)，解碼邏輯電路298得出結(jié)論所檢測的數(shù)據(jù)位是邏輯“0”。但是，如果下一個轉(zhuǎn)變位于第一、第三或第四子窗口374、378或380內(nèi)，則處理將通過轉(zhuǎn)變線(為了說明的簡單而沒有示出該轉(zhuǎn)變線)繼續(xù)到狀態(tài)394，在該狀態(tài)，解碼邏輯電路298將再次確定所檢測的脈沖無法解碼。解碼邏輯電路298隨后將復(fù)位解碼處理，決定是否需要重新測量估計的位時間，如果認(rèn)為需要則重新測量估計的位時間，隨后返回到狀態(tài)384以等待下一個轉(zhuǎn)變。
當(dāng)在步驟416得出結(jié)論所檢測的數(shù)據(jù)位是邏輯“0”時，處理繼續(xù)到狀態(tài)414，在該狀態(tài)，解碼邏輯電路298將解碼的數(shù)據(jù)位傳送到FIFO存儲器302的位31，從而使得第一解碼的前置碼被移送到FIFO存儲器302的位30-27。所述處理隨后將返回到狀態(tài)384，以等待下一個轉(zhuǎn)變，并且在檢測到下一個轉(zhuǎn)變時，繼續(xù)到狀態(tài)386，以便開始測量分隔所檢測的轉(zhuǎn)變與輸入串行化數(shù)字音頻數(shù)據(jù)流中隨后的轉(zhuǎn)變的時間，并再次將分隔所檢測的轉(zhuǎn)變與隨后的轉(zhuǎn)變的時間與定時窗口372做比較。
如在AES-3標(biāo)準(zhǔn)中更加全面地描述的，在兩相編碼中，將被發(fā)送的每個位由包含兩個連續(xù)的二元狀態(tài)的符號表示。符號的第一狀態(tài)總是與前一符號的第二狀態(tài)不同。另外，如果要發(fā)送的位是邏輯“0”，則符號的第二狀態(tài)與符號的第一狀態(tài)相同。但是，如果要發(fā)送的位是邏輯“1”，則符號的第二狀態(tài)將與第一狀態(tài)不同。因此，在識別所檢測的數(shù)據(jù)位為邏輯“0”的前面的描述中，應(yīng)當(dāng)注意，由于以兩相編碼數(shù)據(jù)，因此邏輯“0”以兩個轉(zhuǎn)變?yōu)樘卣?，而邏輯?”以僅僅一個轉(zhuǎn)變?yōu)樘卣鳌?br> 因而，當(dāng)邏輯電路298連續(xù)解碼在接收到的串行化AES數(shù)字音頻數(shù)據(jù)流中的數(shù)據(jù)的各個位時，每一個這樣的位將被識別為邏輯“1”、邏輯“0”或識別為前置碼的一部分。當(dāng)每個數(shù)據(jù)位被成功識別時，將其傳送到FIFO 302的位31，從而用AES數(shù)字?jǐn)?shù)據(jù)的第一個32位子幀逐漸填充FIFO 302。但是，每當(dāng)隨后識別了另一個前置碼時，解碼邏輯電路298得出結(jié)論已經(jīng)開始解碼AES數(shù)字?jǐn)?shù)據(jù)的下一個32位子幀。因此，F(xiàn)IFO 302的現(xiàn)有內(nèi)容被記錄(clock)到選擇器電路138-1，并將新識別的前置碼放入到FIFO 302的位31-28，從而開始用AES數(shù)字?jǐn)?shù)據(jù)的下一個32位子幀來填充FIFO 302。當(dāng)然，獨立地將每個子幀放入到FIFO 302僅僅是一種合適的方法?？商鎿Q的，可以改用能夠容納兩個子幀的64位寬FIFO。
進(jìn)一步設(shè)想，AES兩相解碼器296-1還包括鎖定和重新測量功能。每當(dāng)鎖定功能確定估計的位時間適合于連續(xù)使用時，就實現(xiàn)了這一鎖定。但是，周期性的，AES兩相解碼器296-1將替換為確定估計的位時間不適于進(jìn)一步使用，并且當(dāng)鎖定和重新測量功能做出這一確定時，其將開始估計的位時間的重新測量。例如，重新測量將經(jīng)常發(fā)生，作為前面提到的在從狀態(tài)394向狀態(tài)384的轉(zhuǎn)變期間發(fā)生的復(fù)位處理的一部分。這一鎖定和重新測量功能對于幫助解碼邏輯電路298進(jìn)入有效狀態(tài)是很重要的。
一般來說，設(shè)想解碼邏輯電路298將處于有效或無效狀態(tài)。在有效狀態(tài)，解碼邏輯電路298將執(zhí)行前面詳細(xì)描述的那些操作。但是，當(dāng)處于無效狀態(tài)時，解碼邏輯電路298將不執(zhí)行上面提到的操作。通常，解碼邏輯電路298處于有效狀態(tài)。但是，當(dāng)狀態(tài)機(jī)382進(jìn)入錯誤狀態(tài)394時，解碼邏輯電路298轉(zhuǎn)換到無效狀態(tài)。復(fù)位處理使得解碼邏輯電路298重新進(jìn)入有效狀態(tài)。因而，為了重新進(jìn)入有效狀態(tài)，解碼邏輯電路298必須成功地執(zhí)行下面描述的復(fù)位處理。如前面所述，解碼邏輯電路298被配置為以第一模式或第二模式進(jìn)行操作，其中在第一模式中，用戶選擇估計的位時間以直接輸入到解碼邏輯電路298，在第二模式中，通過例如位時間估計器300從輸入AES串行化數(shù)字音頻數(shù)據(jù)流自動生成估計的位時間。
更具體地，為了開始復(fù)位操作，解碼邏輯電路298檢查其操作模式，并且如果正以第二模式進(jìn)行操作，則指示位時間估計器300利用前面關(guān)于圖4所描述的方法來開始所估計的位時間的重新測量。隨后解碼邏輯電路298將等待到達(dá)對于估計位時間新確定的值。但是，如果解碼邏輯電路298正以第一模式進(jìn)行操作，則在復(fù)位處理中暫時不需要重新測量(或者，在這一情形中，估計的位時間的測量)。
當(dāng)?shù)竭_(dá)來自位時間估計器300的、對于估計的位時間新確定的值時，或者如果解碼邏輯電路298正以第一模式操作時，解碼邏輯電路298將等待前置碼的到來。在已經(jīng)檢測到前置碼后，解碼邏輯電路298將開始對位進(jìn)行計數(shù)。如果在先前檢測的前置碼的48位中沒有檢測到下一個前置碼，則將聲明丟失前置碼，并且解碼邏輯電路298將指示位時間估計器300重新確定估計的位時間(或者，如果解碼邏輯電路298正在以第一模式操作，則確定估計的位時間)。但是，如果在前面提到的位計數(shù)中接收到下一個前置碼，解碼邏輯電路298將斷言指示兩相解碼器296-1已被鎖定到正確的位時間的鎖定位，并且通過這樣做，解碼邏輯電路298將重新進(jìn)入有效狀態(tài)，從而完成復(fù)位處理和使能上述解碼處理的恢復(fù)。因而，取決于解碼邏輯電路298的操作模式和解碼邏輯電路298正確地預(yù)測前置碼到達(dá)的時間的能力，復(fù)位處理可以涉及或不涉及估計的位時間的重新確定。
但是，解碼邏輯電路298將繼續(xù)檢查及時地接收到了每個連續(xù)前置碼，并且如果前置碼沒有及時到達(dá)，則解碼邏輯電路298將去斷言(deassert)鎖定位，從而進(jìn)入無效狀態(tài)并中斷解碼處理。如前所述，解碼邏輯電路298隨后將指示位時間估計器300重新確定(或確定)估計的位時間，從而使得能夠盡快地返回到有效狀態(tài)。通過這樣做，相同采樣率的兩個信號之間的轉(zhuǎn)換可以在上游發(fā)生，而不引起重新測量。當(dāng)然，應(yīng)當(dāng)注意，此處公開的48位計數(shù)(其相當(dāng)于允許前置碼多于50％的時間到達(dá))純粹是示例，其他位計數(shù)也適合于此處公開的目的。
因此，此處已經(jīng)公開和說明了適于在廣播路由器中使用的兩相解碼器，和用于從輸入AES-3數(shù)字音頻數(shù)據(jù)流中提取32位寬數(shù)據(jù)子幀的相關(guān)方法。當(dāng)然，雖然此處已經(jīng)顯示和描述了本發(fā)明的優(yōu)選實施例，但本領(lǐng)域的普通技術(shù)人員可以在不偏離本發(fā)明的精神或原理的情況下，作出各種各樣的修改和其它改變。因此，本發(fā)明的保護(hù)范圍不局限于此處所述的實施例，而是只由所附權(quán)利要求書來限定。
權(quán)利要求
1.一種用于解碼AES-3數(shù)字音頻數(shù)據(jù)流的兩相解碼器(296-1)，包括耦合用來接收AES-3數(shù)字音頻數(shù)據(jù)流、對于所述AES-3數(shù)字音頻數(shù)據(jù)流估計的位時間、和快速時鐘的解碼器電路(298)，所述快速時鐘具有比所述AES-3數(shù)字音頻數(shù)據(jù)流的頻率至少快大約20倍的頻率；和耦合至所述解碼器電路(298)的數(shù)據(jù)存儲器(302)，所述數(shù)據(jù)存儲器(302)接收由所述解碼器電路(298)從所述AES-3數(shù)字音頻數(shù)據(jù)流中提取的數(shù)字音頻數(shù)據(jù)子幀；所述解碼器電路(298)通過根據(jù)所述估計的位時間構(gòu)造轉(zhuǎn)變窗口(372)來提取所述數(shù)字音頻數(shù)據(jù)子幀，利用所述快速時鐘采樣所述AES-3數(shù)字音頻數(shù)據(jù)流，和將所采樣的AES-3數(shù)字音頻數(shù)據(jù)流施加到所述轉(zhuǎn)變窗口(372)，以便識別所述采樣的AES-3數(shù)字音頻數(shù)據(jù)流中表示所述數(shù)字音頻數(shù)據(jù)子幀的前置碼的轉(zhuǎn)變。
2.如權(quán)利要求1的裝置，其中所述構(gòu)造的轉(zhuǎn)變窗口具有前置碼窗口和至少一個數(shù)據(jù)子窗口，其中所述數(shù)字音頻數(shù)據(jù)子幀的前置碼通過位于所述前置碼子窗口中的至少一個轉(zhuǎn)變和位于所述至少一個數(shù)據(jù)子窗口中的至少一個轉(zhuǎn)變的結(jié)合來識別。
3.如權(quán)利要求2的裝置，還包括位時間估計器電路，其具有耦合用來接收所述AES-3數(shù)字音頻數(shù)據(jù)流的輸入端和耦合到所述解碼器電路的輸出端，所述位時間估計器確定所述估計的位時間，以便輸出到所述解碼器電路。
全文摘要
一種適于在廣播路由器(100)中使用的兩相解碼器(296－1)，以及用于從數(shù)字音頻數(shù)據(jù)流中提取數(shù)字音頻數(shù)據(jù)子幀的方法。兩相解碼器(296)中的邏輯電路(298)通過根據(jù)估計的位時間構(gòu)造轉(zhuǎn)變窗口來提取數(shù)字音頻數(shù)據(jù)子幀，利用快速時鐘采樣數(shù)字音頻數(shù)據(jù)流，和將所采樣的數(shù)字音頻數(shù)據(jù)流施加到所述轉(zhuǎn)變窗口，以便識別表示數(shù)字音頻數(shù)據(jù)子幀的前置碼的轉(zhuǎn)變。
文檔編號H04L25/49GK101072078SQ20071000804
公開日2007年11月14日 申請日期2003年6月20日 優(yōu)先權(quán)日2002年6月21日
發(fā)明者卡爾·克里斯坦森, 林恩·H·阿巴克爾 申請人:湯姆森特許公司