專利名稱：用于恢復(fù)數(shù)字信號中的時鐘的選通技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及半導(dǎo)體芯片的自動測試，具體上涉及數(shù)字裝置 的時鐘控制。
背景技術(shù)：
自動測試設(shè)備(ATE)普遍地用于在半導(dǎo)體芯片和集成電路的制 造期間測試它們。通常通過下述方式來進行功能測試通過配置ATE 以向被測裝置(DUT)上的多個連接點應(yīng)用電信號，同時測量在特定 連接點的DUT的輸出響應(yīng)。
當(dāng)評估DUT的性能時，ATE通常確定在所應(yīng)用的輸入信號和所測 量的輸出信號之間的相對定時。經(jīng)常要求測試系統(tǒng)時鐘的很精確的定 時以保證收集適當(dāng)?shù)臄?shù)據(jù)，特別是當(dāng)評估DUT對于高速信號的響應(yīng)時。
經(jīng)常期望相對于其本身的系統(tǒng)時鐘而測試DUT的性能。因此，ATE 可以通常被配置來測量在相對于DUT的內(nèi)部時鐘的時間的輸出。但是， 在高的數(shù)據(jù)率和時鐘速度下，相對于DUT的系統(tǒng)時鐘的測量值可能是 不準(zhǔn)確的，因為信號擺動和抖動嚴(yán)重地影響測量結(jié)果。
現(xiàn)在許多集成電路(IC)包括具有伴隨數(shù)據(jù)的同步時鐘的總線。 在不占用有價值的測試系統(tǒng)硬件通道的情況下訪問DUT的同步內(nèi)部時鐘是不切實際的。迄今，使用測試系統(tǒng)時鐘來測試在具有同步時鐘的 總線上的數(shù)據(jù)也是有問題的，因為總線上的數(shù)據(jù)可能相對于測試系統(tǒng) 時鐘具有很高的不穩(wěn)定性。
在下述申請中描述了一種方法和裝置，所述方法和裝置使用測試 系統(tǒng)時鐘來模擬所述DUT時鐘，以用于與DUT數(shù)據(jù)信號相比較，而不
受到通常與所述系統(tǒng)時鐘的使用相關(guān)聯(lián)的過量擺動和抖動的影響，所
述申請是申請人的共同待審的美國專利申請第ll/234,542號，所述申 請于2005年9月23日提交，名稱為"用于測試數(shù)字信號定時的選通技 術(shù)"，2005年9月23日提交，代理案巻號1954-US( 4057/81) 077311-0104，其通過引用被包含在此。
在具有嵌入在數(shù)字信號中的時鐘信息的系統(tǒng)中，經(jīng)常期望恢復(fù)所 述時鐘信息以用于測試目的。例如在ATE的領(lǐng)域中，經(jīng)常期望恢復(fù)嵌入 在從DUT接收的數(shù)字信號中的時鐘信息。迄今，通常通過使用基于鎖 相環(huán)路PLL的時鐘恢復(fù)電路來從數(shù)字信號恢復(fù)時鐘信息?；赑LL的時 鐘恢復(fù)電路不利地限于在特定的預(yù)設(shè)帶寬中使用。

發(fā)明內(nèi)容
本發(fā)明的實施例恢復(fù)嵌入在諸如數(shù)據(jù)信號的數(shù)字信號中的時鐘信 息。在一示例性實施例中，通過將邊緣產(chǎn)生器路由到具有遞增的延遲 值的一系列延遲器而產(chǎn)生一組選通脈沖。數(shù)字信號被應(yīng)用到通過所述 選通脈沖進行時鐘控制的一組并行鎖存器的每一個的輸入。所述的該 組并行鎖存器由此在遞增的延遲時間捕獲所述數(shù)據(jù)信號的單脈沖系列
木樣o
在所述示例性實施例中，編碼器將所述單脈沖系列的采樣轉(zhuǎn)換為 表示所述采樣信號的邊緣時間和極性的字。表示邊緣時間的字可以被
存儲在存儲器中。累加器在多個(N個)采樣上收集平均邊緣時間。在 所述累加器中使用的值N設(shè)置了對于平均數(shù)據(jù)的采樣數(shù)量，由此設(shè)置本發(fā)明的示例性實施例的有效帶寬。使用例如可以存儲在寄存器中的固
定去偏移(de-skew)值來調(diào)整所述平均邊緣時間。結(jié)果產(chǎn)生的調(diào)整的
時間表示恢復(fù)的時鐘時間，所述恢復(fù)的時鐘時間然后被用作指向存儲 器的指針。在所恢復(fù)的時鐘時間和存儲在由所恢復(fù)的時鐘指向的地址 的數(shù)據(jù)邊緣時間之間的差可以被確定，并將所述差與期望值相比較。
在一示例性實施例中，本發(fā)明提供了一種用于通過下述方式從數(shù)
字信號提取時鐘信號的方法向所述數(shù)字信號應(yīng)用選通，在所述選通 的每個選通脈沖時存儲所述數(shù)字信號的狀態(tài)，將所存儲的狀態(tài)編碼為 標(biāo)識所述數(shù)字信號中的狀態(tài)改變的邊緣時間的數(shù)字字，并且確定在所 述數(shù)字字的預(yù)定數(shù)量的采樣上的平均邊緣時間。例如所述數(shù)字信號可 以是被測裝置的數(shù)據(jù)信號。在一特定實施例中，所述數(shù)字字可以被存 儲在存儲器位置，而所述平均邊緣時間可以被用作指向所述存儲器位 置的指針。
在特定實施例中，可以將所述固定去偏移值添加到所述平均邊緣 時間，以形成調(diào)整平均邊緣時間。所述調(diào)整平均邊緣時間表示可以被 用作指向存儲器的指針的提取時鐘。所述平均邊緣時間或者調(diào)整平均 邊緣時間可以分發(fā)到總線上的多個通道，并且用作指向位于所述多個 通道的接收通道上的存儲器的指針?？梢詫⒋鎯υ谕ㄟ^所述的平均邊 緣時間或者調(diào)整平均邊緣時間尋址的存儲器中的數(shù)據(jù)邊緣時間與期望 數(shù)據(jù)相比較，以提供被測裝置的通過或者失敗指示。
所述選通可以通過下述方式被應(yīng)用到所述數(shù)字信號將作為鎖存 器時鐘信號的所述選通的每個邊緣應(yīng)用到多個鎖存器的對應(yīng)鎖存器， 將所述數(shù)字信號應(yīng)用到所述鎖存器的每一個的輸入，并且接收作為所 述鎖存器的每一個的輸出的所述數(shù)字信號的狀態(tài)。在特定的實施例中， 編碼步驟產(chǎn)生多位字，所述多位字的第一部分標(biāo)識所述狀態(tài)改變的時 間，第二部分標(biāo)識所述狀態(tài)改變的極性。所述多位字的傳輸可以多路 分用進行多路分用以降低其傳輸率。
在本發(fā)明的示例性實施例中，可以通過下述方式來產(chǎn)生所述選通 將邊緣產(chǎn)生器輸出信號應(yīng)用到包括一系列延遲元件的延遲電路，并且 在所述延遲元件的每一個之間提供連接以接收所述邊緣產(chǎn)生器輸出信 號的脈沖的多個依序延遲的拷貝。所述延遲拷貝的每一個形成所述選 通脈沖之一。所述延遲電路可以通過延遲鎖定環(huán)路控制，其中，所述 延遲元件包括可調(diào)諧以校正延遲線誤差的可控求和元件。
本發(fā)明的另一示例性實施例提供了一種用于從數(shù)字信號提取時鐘 信號的設(shè)備。所述示例性設(shè)備包括多個漸增選通延遲元件，所述漸 增選通延遲元件與邊緣產(chǎn)生器通信；多個鎖存器，所述多個鎖存器的 每一個具有連接到所述延遲元件的對應(yīng)的一個的時鐘控制輸入，并且
具有接收所述數(shù)據(jù)信號的數(shù)據(jù)輸入；以及，編碼器，所述編碼器與所 述多個鎖存器通信。所述編碼器適于將存儲在所述多個鎖存器中的信 息轉(zhuǎn)換為表示所述數(shù)字信號的邊緣時間的數(shù)字字。所述示例性實施例 還包括平均電路，所述平均電路適于從所述編碼器接收多個所述的數(shù) 字字并確定其平均值?？梢蕴峁┡c所述編碼器通信的存儲器來接收和 存儲所述數(shù)字字?？梢蕴峁┡c所述的編碼器和存儲器通信的多路分用 電路以降低向所述存儲器中傳送數(shù)據(jù)的速率。
在一特定實施例中，所述平均電路可以包括累加器，所述累加器 與所述編碼器通信，并且接收所述數(shù)字字。時鐘延遲數(shù)據(jù)寄存器存儲 去偏移值。與所述累加器和所述時鐘延遲寄存器通信的求和電路適于 將所述平均邊緣時間添加到所述去偏移值，以提供表示所提取的時鐘 值的調(diào)整平均邊緣時間。
可以提供與所述的平均電路和存儲器通信的路由電路來使用所提 取的時鐘值作為指向所述存儲器的指針而尋址所述存儲器。所述路由 電路可適于與多個通道通信，并且可以包括例如時鐘總線?？梢蕴峁?與所述存儲器通信的比較電路來將在特定時鐘時間的數(shù)據(jù)的期望值與
由所提取的時鐘值尋址的存儲器中的數(shù)據(jù)的值相比較。


通過下面結(jié)合附圖對示例性實施例地詳細說明，將更全面地理解 本發(fā)明的上述和其它特征和優(yōu)點，其中
圖l是一種用于使用本發(fā)明示例性實施例的特定元件測試被測裝 置的數(shù)據(jù)信號或者時鐘信號的方法的功能方框圖2是示出按照本發(fā)明的示例性實施例的、向數(shù)字信號應(yīng)用選通的 示意時序圖3是在本發(fā)明的幾個示例性實施例中使用的多選通采樣器的示
意圖4是一種用于使用本發(fā)明示例性實施例的特定元件測試被測裝 置的數(shù)據(jù)信號或者時鐘信號的設(shè)備的示意圖5是按照本發(fā)明的示例性實施例的、用于從數(shù)字信號恢復(fù)時鐘信 息的方法的功能方框圖；以及
圖6是按照本發(fā)明的示例性實施例的、用于從數(shù)字信號恢復(fù)時鐘信 息的設(shè)備的示意圖。
具體實施例方式
參見圖l來一般地說明用于測試和評估同步時鐘控制的數(shù)據(jù)而不 用直接將所述同步時鐘信號與所述被測數(shù)據(jù)信號相比較的示例性方 法。
在采樣步驟IO，采樣被測裝置(DUT)的數(shù)據(jù)信號和和時鐘信號 以使用選通來獲取它們在高速率的狀態(tài)的二進制值。如此獲取的采樣 數(shù)據(jù)作為所述被測信號的遞增延遲間隔的單脈沖系列的采樣。應(yīng)當(dāng)明 白，雖然在此使用術(shù)語"單脈沖"，但是可以例如在多個通道上或者 長時間地通過多次重復(fù)本發(fā)明的時鐘恢復(fù)方法來多次重復(fù)執(zhí)行所述采 樣步驟IO，使得可以在本發(fā)明的各個實施例中獲取多個"單脈沖"系 列。
在所述單脈沖系列中，檢測所述被測信號的邊緣時間和邊緣極性。 在編碼步驟12中，在二進制字中編碼所檢測的邊緣時間和極性。在一 示例性實施例中，所編碼的邊緣時間被表示為6位字的5個最低有效位， 而極性被表示為最高有效位。
在使用本方法的高速測試設(shè)備的示例中，以每秒大約2千兆字節(jié)來 產(chǎn)生所述編碼的6位字。為了提供更適合于下游的存儲和比較步驟的數(shù) 據(jù)率，可以多路分用所述編碼的字以便以每秒僅僅250兆字節(jié)來提供48 位字。所述48位字表示8個5位邊緣時間和對應(yīng)的8個1位邊緣極性。
在選擇步驟14中，確定是否所述編碼數(shù)據(jù)表示采樣的數(shù)據(jù)信號的 邊緣時間和極性或者采樣的時鐘信號的邊緣時間和極性。如果所述編 碼數(shù)據(jù)表示采樣數(shù)據(jù)信號的邊緣時間和極性，則執(zhí)行存儲步驟16,其 中，在隨機存取存儲器中存儲所述編碼數(shù)據(jù)。在所述示例性方法中， 使用96 x40隨機存取存儲器來存儲所述編碼數(shù)據(jù)。
如果所述編碼數(shù)據(jù)表示采樣的同步時鐘信號的邊緣時間和極性， 則僅僅具有一個極性的編碼數(shù)據(jù)被選擇并用作時鐘邊緣時間。在時鐘
選擇步驟18，所述編碼的時鐘邊緣時間被路由到時鐘總線。因此，可 以將所述時鐘邊緣數(shù)據(jù)路由到多個通道，并且可用于一個或多個芯片 中。
在存儲器訪問步驟20中，所述時鐘數(shù)據(jù)被用作指向?qū)?yīng)的編碼數(shù) 據(jù)信號邊緣時間的隨機存取存儲器地址的指針。在比較步驟22中，將 在存儲器中在所述時鐘地址找到的數(shù)據(jù)邊緣時間與期望值相比較，以 確定是否所表示的數(shù)據(jù)信號邊緣時間在所表示的時鐘邊緣時間的預(yù)定 的限制內(nèi)?？梢杂纱俗詣赢a(chǎn)生通過/失敗指示。
執(zhí)行所述采樣步驟IO，以獲取DUT的數(shù)據(jù)信號和/或時鐘信號的狀態(tài)的緊密相間的讀數(shù)。圖2是示出被測裝置的數(shù)據(jù)信號24邊緣和時鐘信 號26的相對定時的示例的示意時序圖。被測裝置中的所述數(shù)據(jù)信號24 被示出為在邊緣28改變狀態(tài)的電壓/邏輯電平。所述時鐘信號26在邊緣 30改變狀態(tài)。選通32、 34提供緊密相間的脈沖，其中所述脈沖的每一 個觸發(fā)所述被測數(shù)據(jù)信號的狀態(tài)的采樣。
所述采樣由此產(chǎn)生一系列的位36、 38，所述位36、 38用于以緊密 相間地時間間隔來表示所述被測數(shù)據(jù)或者時鐘信號的狀態(tài)。表示時鐘 信號的所述系列位38中的狀態(tài)40的改變可以被用作時間基準(zhǔn)，所述時 間基準(zhǔn)用于與表示數(shù)據(jù)信號的所述系列位36中的所述數(shù)據(jù)信號的狀態(tài) 42比較。在所述示例性方法中，如參見圖1和圖4在此描述的那樣，在 對其間進行比較之前，進一步編碼所述系列的位36和38。
本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)當(dāng)明白，用于描述一系列選通脈沖或者信 號的、在本說明書全文中使用的術(shù)語"緊密相間"應(yīng)當(dāng)被廣義地解釋， 并且這樣的間距可以按照特定測試應(yīng)用的需要而改變。應(yīng)當(dāng)明白，相 對于被測裝置的定時"緊密相間"的這樣的脈沖或者信號有可能具有 比所述被測信號或者時鐘信號更高的頻率，或者可以具有相同頻率。
在圖3中示出了用于獲取被測數(shù)據(jù)或者時鐘信號的選通采樣的采 樣設(shè)備。通過傳統(tǒng)的邊緣產(chǎn)生器產(chǎn)生諸如單個選通脈沖的啟動信號， 并且將此啟動信號應(yīng)用到延遲線輸入44。 一系列延遲元件輸出所述啟 動信號的遞增地延遲的拷貝48。在所述示例性的設(shè)備中，如在本領(lǐng)域 中公知的那樣，所述啟動信號的遞增地延遲的拷貝48被引導(dǎo)通過求和 電路50，以內(nèi)插在所述延遲元件之間，并且由此提供所述啟動信號的 另外的更緊密相間的拷貝52。
在所述示例性設(shè)備中，所述求和電路50包括求和元件52，其中所 述求和元件的每一個包括基于具有8個設(shè)置值(即3位控制)的精細微 調(diào)的吉爾伯特單元。所述設(shè)置值可以被調(diào)整以校正延遲線誤差。通過
延遲鎖定環(huán)路56來提供用于延遲線元件46的速度控制電流。輸入的選 通脈沖的所述緊密相間的延遲拷貝的每一個被提供到對應(yīng)的D鎖存器 58的時鐘輸入。所述被測數(shù)據(jù)信號或者同步時鐘信號60被路由到所述D 鎖存器的每一個的輸入。結(jié)果，所述D鎖存器中存儲的數(shù)據(jù)表示數(shù)據(jù)信 號或者被測時鐘信號的狀態(tài)的二進制快照。在所述示例性設(shè)備中，使 用一組31個D鎖存器來捕獲所述被測信號的31位寬的選通表示。
參見圖4來描述用于使用同步時鐘的選通表示來測試DUT中的數(shù) 據(jù)信號的設(shè)備。將被測信號59和選通61應(yīng)用到采樣電路62。在所述示 例性設(shè)備中，所述釆樣電路62是參見圖3詳細說明的采樣設(shè)備。與所述 采樣電路62通信的編碼器電路64從采樣電路62接受所述被測信號的緊 密相間的選通表示，并且將其轉(zhuǎn)換為用于表示邊緣時間和邊緣極性(即 高到低或者低到高)的數(shù)據(jù)字。在所述示例性設(shè)備中，編碼器將所述 邊緣轉(zhuǎn)換的31位二進制快照轉(zhuǎn)換為6位字。最高有效位用于表示邊緣極 性，剩余的5個位用于表示邊緣時間。雖然為了說明的目的，在此所述 的編碼使用6位字和1位極性表示，但是本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)當(dāng) 明白，可以使用多種其它的字長度，并且可以在其它方案下在其中編 碼數(shù)據(jù)。
在所述示例性設(shè)備中，以大約每秒2千兆字節(jié)從編碼器輸出所述6 位字。與編碼器64通信的多路分用器66用于以每秒250兆字節(jié)的數(shù)據(jù)率 將所述數(shù)據(jù)轉(zhuǎn)換為48位字。所述48位字包括表示邊緣時間的8個5位數(shù) 據(jù)字和它們的對應(yīng)的8個單極性位。本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)當(dāng)明 白，不是在所有的情況下都需要進行信號的多路分用，可以在本發(fā)明 的范圍內(nèi)選擇各種其它的位率和/或多路分用細節(jié)。
路由器電路70用于將表示DUT的同步時鐘的信號路由到測試時鐘 總線72上。路由電路70也僅僅選擇具有一個極性的時鐘邊緣時間來表 示系統(tǒng)時鐘，即選擇表示時鐘設(shè)置(上極性)的邊緣時間，并且忽略 時鐘復(fù)位(下極性)。由此可以在多個通道上使用路由到測試總線72的時鐘邊緣時間。
表示DUT的數(shù)據(jù)信號的、從多路分用器66輸出的字不被選擇為時 鐘信號，而是被直接地存儲在隨機存取存儲器68中。在所述示例性設(shè) 備中，所述數(shù)據(jù)被存儲在96 x 40隨機存取存儲器中。本領(lǐng)域內(nèi)的普通 技術(shù)人員應(yīng)當(dāng)明白，可以使用多個其它的隨機存取存儲器配置。
測試總線72上的時鐘邊緣時間被用作指針，以尋址在隨機存取存 儲器68中存儲的數(shù)據(jù)。路由電路74選擇總線上的一個時鐘用作指針， 并且將此時鐘邊緣時間路由到比較電路76。比較電路76向隨機存取存 儲68提供所述時鐘邊緣時間來作為地址，并且讀取存儲在所述地址的 數(shù)據(jù)邊緣時間。將從隨機存取存儲中讀取的數(shù)據(jù)與所述時鐘邊緣時間 相比較以確定其間的差。
比較電路78將數(shù)據(jù)邊緣和同步時鐘邊緣之間的差的期望值77與由 比較電路76找到的差相比較。所述比較電路78按照是否與期望值的偏 差在指定的限定內(nèi)來輸出用于每個比較的通過或者失敗信號。
因此，在此所述的多選通測試方法和設(shè)備的各個實施例可以提供 一種用于以其精確的邊緣時間和在對應(yīng)的所述邊緣時間的過渡極性來
表示被測信號的方法。如此表示的邊緣時間和極性被存儲，以用于與 諸如被測裝置的同步時鐘的定時信號相比較。所述定時信號也以其精 確的邊緣時間表示。所述定時信號邊緣時間的這個表示可以被提供到 時鐘總線以用于整個測試系統(tǒng)，例如，用于與隨機存取存儲器中的對 應(yīng)的數(shù)據(jù)信號邊緣時間相比較?？梢韵鄬τ谄谕禆丝催@樣的比較的 結(jié)果，以確定被測裝置是否符合測試規(guī)格。
可以通過向參見圖l上述的用于測試和評估同步地時鐘控制的數(shù) 據(jù)的方法增加步驟來實現(xiàn)一種用于從數(shù)據(jù)信號恢復(fù)時鐘信息的示例性 方法。參見圖5來一般地說明所述用于從數(shù)據(jù)信號恢復(fù)時鐘信息的示例
性方法。
執(zhí)行采樣步驟82，其中，邊緣產(chǎn)生器啟動輸入選通。采樣諸如被
測裝置(DUT)的數(shù)據(jù)信號的數(shù)字信號以使用所述選通獲取它們在高
速率下的狀態(tài)的二進制值。所獲取的二進制值以遞增地延遲的間隔提 供所述數(shù)字信號的單脈沖系列的采樣。
在所述單脈沖系列中，檢測邊緣時間和邊緣極性。在編碼步驟84 中，所檢測的邊緣時間和極性被編碼為二進制字。在一示例性實施例 中，將所編碼的邊緣時間表示為6位字的5個最低有效位，并且將極性 表示為最高有效位。
在使用本發(fā)明的示例性方法的高速測試設(shè)備中的示例中，以大約 每秒2千兆字節(jié)來產(chǎn)生所述的編碼的6位字。為了提供更適合于下游的 存儲和比較步驟的數(shù)據(jù)率，可以多路分用所述編碼字以便僅僅以每秒 250兆字節(jié)來提供48位字。所述48位字表示8個5位邊緣時間和對應(yīng)的8 個l位邊緣極性。
執(zhí)行存儲步驟86，其中，在存儲器中存儲所述的編碼的邊緣時間。 在所述示例性方法中，使用96 x40隨機存取存儲器來存儲所述編碼的 邊緣時間。
執(zhí)行平均累加器步驟88，其中，在多個(N個)采樣上累加編碼的 邊緣時間，并且確定在N個采樣上的平均邊緣時間?？梢匀缓髨?zhí)行平均 調(diào)整步驟90，其中，通過去偏移值來調(diào)整所述平均邊緣時間。在一示 例性實施例中，所述去偏移值是固定值。在可選的向總線寫入的步驟 92中，可以向時鐘總線寫入所調(diào)整的平均值。所述調(diào)整的平均值表示 提取的時鐘。
在存儲器訪問步驟94中，調(diào)整的平均值被用作指向?qū)?yīng)的編碼數(shù)
據(jù)信號邊緣時間的存儲器地址的指針。在比較步驟96中，將在由所提 取的時鐘指向的地址的存儲器中找到的所述數(shù)據(jù)邊緣時間與期望值相 比較，以確定所表示的數(shù)據(jù)信號邊緣時間是否在所提取的時鐘時間的
預(yù)定限制內(nèi)。在最后的步驟98中，可以由此自動產(chǎn)生通過/失敗指示。
通過向參見圖4上述的、用于使用所述同步時鐘的選通表示來測試 DUT中的數(shù)據(jù)信號的設(shè)備增加元件，描述一種用于從數(shù)字信號提取時 鐘信息的示例性設(shè)備。參見圖6來一般地描述用于提取時鐘信息的所述 示例性設(shè)備。
在所述示例性設(shè)備中，來自DUT的數(shù)字信號59被應(yīng)用到采樣電路 62。來自邊緣產(chǎn)生器61的信號被作為第二輸入應(yīng)用到采樣電路62。在 所述示例性設(shè)備中，所述采樣電路62是參見圖3詳細描述的采樣設(shè)備。 編碼器電路64、多路分用器66、隨機存取存儲器68、比較電路76和基 于期望值77操作以輸出通過/失敗信號80的比較電路78被配置，并且如 上參見圖4所述那樣工作。
可以使用路由器電路100將編碼的邊緣時間從多路分用器66引導(dǎo) 到累加器102。所述累加器102收集所述編碼的邊緣時間的N個采樣，并 且確定在N個采樣上的所述平均邊緣時間。與所述累加器102通信的初 始值寄存器104存儲所述累加器初始值，并且將其提供到所述累加器以 計算平均邊緣時間?？梢允褂脮r鐘延遲數(shù)據(jù)寄存器106來存儲用于與由 累加器102提供的所述平均邊緣時間組合的去偏移值，以按照提供正確 的指針值所需要的那樣調(diào)整平均時間。與所述時鐘延遲數(shù)據(jù)寄存器106 和所述累加器102通信的求和電路108可以用于將所述去偏移值與由所 述累加器102確定的所述平均邊緣時間組合以形成調(diào)整的平均邊緣時 間?？梢韵驎r鐘總線72發(fā)送所述調(diào)整的平均邊緣時間。所述調(diào)整的平 均邊緣時間表示提取的時鐘?？梢栽诙鄠€通道上使用由此被路由到測 試總線72的時鐘邊緣時間。但是，當(dāng)所述提取時鐘僅僅用于本地時， 其不被發(fā)送到時鐘總線72，而是被直接地傳送到路由電路74，所述路
由電路74用于選擇要用于指向存儲器68的信號。這個信號變?yōu)樗鲭S
機存取存儲器指針。
來自求和電路108的所述提取時鐘時間可以被用作訪問存儲在存 儲器68中的數(shù)據(jù)的指針。路由電路54應(yīng)當(dāng)選擇來自所述求和電路108的 本地時鐘，并且將這個時鐘邊緣時間路由到比較電路76。另外，如必 要的話，可以將來自求和電路108的時鐘路由到時鐘總線72以用作其它 通道的時鐘。比較電路76向存儲器68提供作為地址的時鐘邊緣時間， 并且讀取存儲在所述地址的數(shù)據(jù)邊緣時間。從存儲器讀取的數(shù)據(jù)與所 述時鐘邊緣時間相比較以確定其間的差。
因此，本發(fā)明的各個實施例提供了一種用于通過向上述的多選通 設(shè)備增加元件而從被測裝置的數(shù)字信號提取時鐘信號的方法。所述時 鐘提取方法可用于補充多選通測試方法，或者也可以獨立使用，以及 僅僅執(zhí)行時鐘提取操作。
雖然在此以選通脈沖的形式一般地說明了本發(fā)明的示例性實施 例，但是本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)當(dāng)明白選通脈沖可以包括在各種 波形形式循環(huán)中的門限電壓應(yīng)用，以觸發(fā)對應(yīng)的鎖存器，所述波形形 式諸如方波信號、正弦波信號、三角波、脈沖等。例如，可以想象， 在本發(fā)明的所述示例性實施例中，矩形波脈沖的前緣可以被用作選通 脈沖。
雖然已經(jīng)在此以自動測試設(shè)備的形式描述了本發(fā)明的示例性實施 例，但是本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)當(dāng)明白，本發(fā)明可以用于許多其 它的信號比較操作中。例如，可以想象，本發(fā)明可在無限數(shù)量的高速 處理應(yīng)用中用于從數(shù)字信號提取時鐘信息。
應(yīng)當(dāng)明白，可以對在此公開的實施例作出各種修改。因此，上述 的說明應(yīng)當(dāng)不被理解為限制，而是僅僅被理解為各種實施例的示例。
本領(lǐng)域內(nèi)的技術(shù)人員將可以在所附的權(quán)利要求的范圍和精神內(nèi)想象其 它修改。
權(quán)利要求
1. 一種用于從數(shù)字信號提取時鐘信號的方法，所述方法包括向所述數(shù)字信號應(yīng)用選通，其中，所述選通包括多個選通脈沖；在所述選通的選通脈沖時存儲所述數(shù)字信號的狀態(tài)；將所存儲的狀態(tài)編碼為數(shù)字字，由此標(biāo)識所述數(shù)字信號中的狀態(tài)改變的邊緣時間；以及確定在所述數(shù)字字的預(yù)定數(shù)量的采樣上的平均邊緣時間。
2.按照權(quán)利要求l的方法，還包括 將所述數(shù)字字存儲在存儲器位置；以及使用所述平均邊緣時間來作為指向所述存儲器位置的指針。
3.按照權(quán)利要求l的方法，還包括將去偏移值添加到所述平均 邊緣時間，以形成調(diào)整的平均邊緣時間。
4.按照權(quán)利要求3的方法，還包括 將所述數(shù)字字存儲在存儲器位置；以及使用所述調(diào)整的平均邊緣時間來作為指向所述存儲器位置的指
5.按照權(quán)利要求4的方法，還包括將所述平均邊緣時間分發(fā)到 總線上的多個通道，其中，所述調(diào)整的平均邊緣時間被用作指向位于 所述多個通道的接收通道上的存儲器的指針。
6.按照權(quán)利要求4的方法，還包括將通過所述調(diào)整的平均邊緣時間尋址的存儲器位置的數(shù)據(jù)邊緣時 間與期望數(shù)據(jù)相比較；以及提供通過或者失敗指示作為所述比較的結(jié)果。
7. 按照權(quán)利要求l的方法，其中，通過下述方式向所述數(shù)字信號 應(yīng)用所述選通將作為鎖存器時鐘信號的所述選通的每個脈沖應(yīng)用到多個鎖存器 的對應(yīng)的鎖存器；將所述數(shù)字信號應(yīng)用到所述鎖存器的每一個的輸入；以及 接收作為所述鎖存器的每一個的輸出的所述數(shù)字信號的狀態(tài)。
8. 按照權(quán)利要求l的方法，其中，所述編碼產(chǎn)生多位字，所述多 位字的第一部分標(biāo)識所述狀態(tài)改變的時間，所述多位字的第二部分標(biāo) 識所述狀態(tài)改變的極性。
9. 按照權(quán)利要求8的方法，還包括多路分用傳輸所述多位字以 降低其傳輸率。
10. 按照權(quán)利要求l的方法，其中，所述數(shù)字信號包括被測裝置的 數(shù)據(jù)信號。
11. 按照權(quán)利要求l的方法，還包括通過下述方式來產(chǎn)生選通 將邊緣產(chǎn)生器輸出信號應(yīng)用到包括一系列延遲元件的延遲電路；以及在所述延遲元件的每一個之間提供連接以接收所述邊緣產(chǎn)生器輸 出信號的邊緣的多個依序延遲的拷貝，所述延遲拷貝的每一個形成所 述選通脈沖之一。
12. 按照權(quán)利要求ll的方法，其中，所述延遲電路通過延遲鎖定 環(huán)路控制，以及其中，所述延遲元件包括可控求和元件，所述可控求 和元件可調(diào)諧以校正延遲線誤差。
13. —種用于從數(shù)字信號提取時鐘信號的設(shè)備，所述設(shè)備包括-多個漸增的選通延遲元件，所述選通延遲元件與邊緣產(chǎn)生器通信；多個鎖存器，所述多個鎖存器的每一個具有連接到所述延遲元件 的對應(yīng)的一個的時鐘控制輸入，并且具有接收所述數(shù)據(jù)信號的數(shù)據(jù)輸 入；編碼器，所述編碼器與所述多個鎖存器通信，所述編碼器適于將 存儲在所述多個鎖存器中的信息轉(zhuǎn)換為表示所述數(shù)字信號的邊緣時間的數(shù)字字；以及平均電路，所述平均電路適于從所述編碼器接收多個所述的數(shù)字 字，并且確定其平均值。
14. 按照權(quán)利要求13的設(shè)備，其中，所述平均電路包括 累加器，所述累加器與所述編碼器通信，以接收所述數(shù)字字； 時鐘延遲數(shù)據(jù)寄存器，所述時鐘延遲數(shù)據(jù)寄存器用于存儲去偏移值；以及求和電路，所述求和電路與所述累加器和所述時鐘延遲寄存器通 信，其中，所述求和電路適于將所述平均邊緣時間與固定去偏移值相加，以形成提取的時鐘值。
15. 按照權(quán)利要求14的設(shè)備，還包括與所述編碼器通信的存儲器， 其中，所述存儲器適于接收和存儲所述數(shù)字字。
16. 按照權(quán)利要求15的設(shè)備，還包括與所述編碼器和所述存儲器 通信的多路分用電路，其中，所述多路分用電路適于降低向所述存儲 器中的數(shù)據(jù)傳送率。
17. 按照權(quán)利要求15的設(shè)備，其中，所述數(shù)字信號是被測裝置的 數(shù)據(jù)信號。
18. 按照權(quán)利要求15的設(shè)備，還包括與所述平均電路和所述存儲 器通信的路由電路，所述路由電路適于使用所述提取的時鐘值作為指 向所述存儲器的指針來尋址所述存儲器。
19. 按照權(quán)利要求15的設(shè)備，其中，所述路由電路包括與所述平均電路和所述存儲器通信的時鐘總線，所述路由電路適于與多個通道通信。
20. 按照權(quán)利要求15的設(shè)備，還包括與所述存儲器通信的比較電 路，所述比較電路適于將對應(yīng)于指定時鐘時間的期望值與通過所述提 取的時鐘值尋址的所述存儲器中的數(shù)據(jù)的值相比較。
全文摘要
提供了一種方法和設(shè)備來恢復(fù)嵌入在諸如數(shù)據(jù)信號的數(shù)字信號中的時鐘信息?？梢酝ㄟ^將邊緣產(chǎn)生器路由到具有遞增延遲值的延遲元件來產(chǎn)生一組選通脈沖。通過來自所述邊緣產(chǎn)生器的遞增延遲信號觸發(fā)的一組鎖存器可以捕獲所述數(shù)據(jù)信號的采樣。編碼器(84)可以將所述采樣轉(zhuǎn)換為表示所述采樣信號的邊緣時間和極性的字。表示邊緣時間的字可以被存儲在存儲器中(86)。累加器可以收集在N個采樣上的所述平均邊緣時間(88)。可以使用固定的去偏移值來調(diào)整所述平均邊緣時間，以形成所述提取的時鐘信息。所述提取時鐘信息可以被用作指向存儲在存儲器中的所述字的指針。
文檔編號H04L7/00GK101379754SQ200680035231
公開日2009年3月4日 申請日期2006年9月22日 優(yōu)先權(quán)日2005年9月23日
發(fā)明者歐內(nèi)斯特·P·沃克, 羅納德·A·薩特斯奇夫 申請人:泰拉丁公司