專利名稱：使用雅可比旋轉(zhuǎn)的矩陣本征值分解和奇異值分解的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及組播通信中的通信終端裝置和重發(fā)請求方法，特別涉及在組 播通信中發(fā)生了分組丟失時，進(jìn)行分組重發(fā)請求的通信終端裝置和重發(fā)請求 方法。
技術(shù)背景 近年來，隨著網(wǎng)絡(luò)的迅速發(fā)展，在電視會議或網(wǎng)絡(luò)游戲等中， 一個發(fā)送 節(jié)點(diǎn)向多個接收節(jié)點(diǎn)發(fā)送同一分組的機(jī)會增加。在這樣的情況下，發(fā)送節(jié)點(diǎn) 大多通過能夠?qū)λ械慕邮展?jié)點(diǎn)高效率地發(fā)送同一分組的組播通信進(jìn)行播 發(fā)。例如，發(fā)送節(jié)點(diǎn)將作為分組的播發(fā)目的地的接收節(jié)點(diǎn)分為由IO臺左右的 接收節(jié)點(diǎn)構(gòu)成的組，對每個組以組播通信播發(fā)分組。 作為對每個組進(jìn)行組播通信的通信方式之一，有顯式組播(Explicit Multicast)方式。顯式組播方式中的發(fā)送節(jié)點(diǎn)通過在分組的選項(xiàng)報(bào)頭或有效 載荷中記載組內(nèi)的全部接收節(jié)點(diǎn)的地址，明確地指定全部接收節(jié)點(diǎn)。作為具 有代表性的組播方式有XCAST (ExplicitMulticast:顯式組播)(參照非專利 文獻(xiàn)1 )。 一般地，對同一組內(nèi)的接收節(jié)點(diǎn)進(jìn)行組播通信時，路徑上的所有的分組 中繼裝置(以下稱為"路由器")必須對應(yīng)組播通信。但是，在顯式組播方式 中，即使路徑上的所有的路由器不對應(yīng)顯式組播方式，發(fā)送節(jié)點(diǎn)也能夠向在 分組內(nèi)記載了地址的全部接收節(jié)點(diǎn)播發(fā)分組。此時，分組的報(bào)頭內(nèi)的比特串 (以下稱為"位圖(bitmap)")管理對各個接收節(jié)點(diǎn)是否分發(fā)了分組。 這里，將顯式組播方式的通信中的分組播發(fā)方法分為以下情況進(jìn)行說明， 即路徑上的所有的路由器都對應(yīng)顯式組播方式的情況和路徑上的所有的路由 器都不對應(yīng)顯式組播方式的情況。在路徑上僅一部分的路由器對應(yīng)顯式組播 方式時，也能夠以同樣的播發(fā)方法向所有的接收節(jié)點(diǎn)播發(fā)分組。
對應(yīng)顯式組播方式的路由器(以下稱為"對應(yīng)路由器")從其他節(jié)點(diǎn)接收 分組，對于分組的選項(xiàng)報(bào)頭或有效載荷中記載的所有的目的地址檢索自身具可以將針對前一個子帶* -1所獲得的最終解Y, ^ -1)和仏-1)用作當(dāng) 前子帶A的初始解，使得Y。(" = Y,("i) 、 Uo(一lL("l)并且
e。("=i^(".g(W!。("。在兩個實(shí)施例中，對于子帶/t，迭代過程 都在初始解上操作，直到遇到用于該子帶的終止條件為止。如上所述， 也可以將該概念用在時間上或者頻率和時間上。
圖4示出了用于使用雅可比旋轉(zhuǎn)對矩陣進(jìn)行分解的過程400。以
多個復(fù)數(shù)值雅可比旋轉(zhuǎn)矩陣對第一個復(fù)數(shù)值矩陣進(jìn)行多次雅可比旋
轉(zhuǎn)迭代(方框412)。第一個矩陣可以是信道響應(yīng)矩陣li, g的相關(guān)矩 陣、其為R，或者某些其它矩陣。雅可比旋轉(zhuǎn)矩陣可以是J^、 IM,、 3M2、以及/或者某些其它矩陣。對于每次迭代，可以基于第一個矩陣 構(gòu)成子矩陣，并且可以對子矩陣進(jìn)行分解以便獲得該子矩陣的本征向 量，并且用該本征向量構(gòu)成雅可比旋轉(zhuǎn)矩陣，并且將雅可比旋轉(zhuǎn)矩陣 用于對第一個矩陣進(jìn)行更新?；诙鄠€雅可比旋轉(zhuǎn)矩陣得到第二個復(fù) 數(shù)值矩陣(方框414)。第二個矩陣包含正交向量，并且可以是g的右
奇異向量矩陣Y,或者E的本征向量矩陣Y,。
對于本征值分解，如方框416中所確定的，可以基于多個雅可比 旋轉(zhuǎn)矩陣得到第三個本征值矩陣e,(方框420)。對于基于第一個SVD 實(shí)施例或方案的奇異值分解，可以基于多個雅可比旋轉(zhuǎn)矩陣得到第三 個復(fù)數(shù)值矩陣W,，可以基于第三個矩陣W,得到具有正交向量的第四 個矩陣￡，并且還可以基于第三個矩陣^,得到奇異值矩陣g(方框 422)。對于基于第二個SVD實(shí)施例的奇異值分解，可以基于多個雅
可比旋轉(zhuǎn)矩陣得到具有正交向量的第三個矩陣IL和奇異值矩陣i(方 框424)。
圖5示出了用于使用雅可比旋轉(zhuǎn)對矩陣進(jìn)行分解的裝置500。裝 置500包括用于以多個復(fù)數(shù)值雅可比旋轉(zhuǎn)矩陣對第一個復(fù)數(shù)值矩陣 進(jìn)行多次雅可比旋轉(zhuǎn)迭代的模塊(方框512)以及用于基于多個雅可比 旋轉(zhuǎn)矩陣得到第二個復(fù)數(shù)值矩陣Y,的模塊(方框514)。
對于本征值分解，裝置500還包括用于基于多個雅可比旋轉(zhuǎn)矩陣 得到第三個本征值矩陣D,的模塊(方框520)。對于基于第一個SVD實(shí) 施例的奇異值分解，裝置500還包括用于基于多個雅可比旋轉(zhuǎn)矩陣得到第三個復(fù)數(shù)值矩陣W,、基于第三個矩陣得到具有正交向量的第四
個矩陣￡ 、并且基于第三個矩陣得到奇異值矩陣g的模塊(方框522)。 對于基于第二個SVD實(shí)施例的奇異值分解，裝置500還包括用于基
于多個雅可比旋轉(zhuǎn)矩陣得到具有正交向量的第三個矩陣M,和奇異值 矩陣f的模塊(方框524)。
3、體
圖6示出了 MIMO系統(tǒng)600中的接入點(diǎn)610和用戶終端650的 實(shí)施例的方框圖。接入點(diǎn)610裝配了多個(Nap個)可以用于數(shù)據(jù)發(fā)送和 接收的天線。用戶終端650裝配了多個(Nw個)可以用于數(shù)據(jù)發(fā)送和接 收的天線。為簡便起見，下列描述假定MIMO系統(tǒng)600使用時分雙 工(TDD)，并且每個子帶*的下行鏈路信道響應(yīng)矩陣1^("是該子帶 的上行鏈路信道響應(yīng)矩陣U/t)的互易，或者，1^("=旦(0并且
在下行鏈路上，在接入點(diǎn)610處，發(fā)送(TX)數(shù)據(jù)處理器614從數(shù) 據(jù)源612接收業(yè)務(wù)數(shù)據(jù)，并且從控制器/處理器630接收其它數(shù)據(jù)。 TX數(shù)據(jù)處理器614對所接收的數(shù)據(jù)進(jìn)行格式化、編碼、交織和調(diào)制， 并且生成數(shù)據(jù)符號，其為數(shù)據(jù)的調(diào)制符號。TX空間處理器620對數(shù) 據(jù)符號進(jìn)行接收，并且將數(shù)據(jù)符號與導(dǎo)頻符號進(jìn)行復(fù)用；如果可應(yīng)用 本征向量或者右奇異向量，就以本征向量或者右奇異向量進(jìn)行空間處 理；并且將Nap個發(fā)送符號流提供給Nap個發(fā)射機(jī)(TMTR)622a至
622ap。每個發(fā)射機(jī)622對它的發(fā)送符號流進(jìn)行處理并且生成下行鏈 路調(diào)制信號。將來自發(fā)射機(jī)622a至622ap的N^個下行鏈路調(diào)制信號 分別從天線624a至624ap進(jìn)行發(fā)送。
在用戶終端650處，N。,個天線652a至652ut對所發(fā)送的下行鏈 路調(diào)制信號進(jìn)行接收，并且每個天線652將所接收的信號提供給各自 的接收機(jī)(RCVR)654。每個接收機(jī)654進(jìn)行與發(fā)射機(jī)622所進(jìn)行的處 理互補(bǔ)的處理，并且提供被接收的符號。接收(RX)空間處理器660 對從所有接收機(jī)654a至654ut接收的符號進(jìn)行空間匹配濾波，并且 提供被檢測出的數(shù)據(jù)符號，其為對由接入點(diǎn)610所發(fā)送的數(shù)據(jù)符號的
估計(jì)。RX數(shù)據(jù)處理器670進(jìn)一步對被檢測出的數(shù)據(jù)符號進(jìn)行處理(例
如符號解映射、解交織和解碼)，并且將被解碼的數(shù)據(jù)提供給數(shù)據(jù)
宿672和/或控制器/處理器680。
信道處理器678對所接收的導(dǎo)頻符號進(jìn)行處理，并且為每個感興 趣的子帶提供下行鏈路信道響應(yīng)估計(jì)g("。處理器678和/或680可 以使用這里所描述的技術(shù)對每個矩陣g("進(jìn)行分解，以便獲得￡(" 和， ￡W和是對用于下行鏈路信道響應(yīng)矩陣的YW和 5("的估計(jì)。如表1中所示，處理器678和/或680可以基于￡00得 到用于每個感興趣子帶的下行鏈路空間濾波矩陣M""。處理器680 可以將MJ"提供給RX空間處理器660用于下行鏈路匹配濾波，并 且/或者將2("提供給TX空間處理器690用于上行鏈路空間處理。
用于上行鏈路的處理與用于下行鏈路的處理可以是相同的或者 不同的。TX數(shù)據(jù)處理器688對來自數(shù)據(jù)源686的業(yè)務(wù)數(shù)據(jù)以及來自 控制器/處理器680的其它數(shù)據(jù)進(jìn)行處理(例如編碼、交織和調(diào)制)， 將其與導(dǎo)頻符號進(jìn)行復(fù)用，并且TX空間處理器690以用于每個感興 趣子帶的iO^進(jìn)一步對其進(jìn)行空間處理。發(fā)射機(jī)654a至654ut對來 自TX空間處理器690的發(fā)送符號進(jìn)行進(jìn)一步處理，以便生成Nw個 上行鏈路調(diào)制信號，經(jīng)由天線652a至652ut對其進(jìn)行發(fā)送。
在接入點(diǎn)610處，天線624a至624ap對上行鏈路調(diào)制信號進(jìn)行 接收，并且接收機(jī)622a至622ap對其進(jìn)行處理，以便生成針對上行 鏈路傳輸?shù)慕邮辗?。RX空間處理器640對所接收的數(shù)據(jù)符號進(jìn)行 空間匹配濾波，并且提供被檢測出的數(shù)據(jù)符號。RX數(shù)據(jù)處理器642 進(jìn)一步對被檢測出的數(shù)據(jù)符號進(jìn)行處理，并且將被解碼的數(shù)據(jù)提供給 數(shù)據(jù)宿644和/或控制器/處理器630。
取決于上行鏈路導(dǎo)頻被發(fā)送的方式，信道處理器628對所接收的
導(dǎo)頻符號進(jìn)行處理，并且為每個感興趣的子帶提供對if("或n("的
估計(jì)。處理器628和/或630可以使用這里所描述的技術(shù)對每個矩陣 H、"進(jìn)行分解，以便獲得￡^)。處理器628和/或630還可以基于
為每個感興趣的子帶得到上行鏈路空間濾波矩陣M J"。處理器 680可以將MJ"提供給RX空間處理器640用于上行鏈路空間匹配
濾波，并且/或者將￡("提供給TX空間處理器620用于下行鏈路空 間處理。
控制器/處理器630和680分別對在接入點(diǎn)610和用戶終端650 處的操作進(jìn)行控制。存儲器632和682分別為接入點(diǎn)610和用戶終端 650存儲數(shù)據(jù)和程序代碼。處理器628、 630、 678、 680和/或其它處 理器可以進(jìn)行信道響應(yīng)矩陣的本征值分解和/或奇異值分解。
可以通過各種方式實(shí)現(xiàn)這里所描述的矩陣分解技術(shù)。例如，可以 以硬件、固件、軟件或者其組合來實(shí)現(xiàn)這些技術(shù)。對于硬件實(shí)現(xiàn)，可 以在一個或多個專用集成電路(ASIC)、數(shù)字信號處理器(DSP)、數(shù)字 信號處理器件(DSPD)、可編程邏輯器件(PLD)、現(xiàn)場可編程門陣列 (FPGA)、處理器、控制器、微控制器、微處理器、其它設(shè)計(jì)為實(shí)現(xiàn) 這里所描述的功能的電子單元、或者其組合內(nèi)實(shí)現(xiàn)用于進(jìn)行矩陣分解 的處理單元。
對于固件和/或軟件實(shí)現(xiàn)，可以以執(zhí)行這里所描述的功能的模塊 (例如程序、函數(shù)等)來實(shí)現(xiàn)矩陣分解技術(shù)?？梢詫④浖a存儲在 存儲器(例如，圖6中的存儲器632或682)中，并且通過處理器(例如， 處理器630或680)來執(zhí)行該軟件代碼。可以在處理器內(nèi)部或者處理器 外部實(shí)現(xiàn)存儲器單元。
這里所包括的標(biāo)題用于參考并且?guī)椭鷮δ承┱鹿?jié)進(jìn)行定位。這些 標(biāo)題不是想要限制其下所描述的概念的范圍，并且這些概念在貫穿整 個說明書的其它章節(jié)中具有適用性。
提供了已公開實(shí)施例的上述說明，以便使本領(lǐng)域的任何技術(shù)人員 都能夠?qū)崿F(xiàn)或使用本發(fā)明。這些實(shí)施例的各種修改對本領(lǐng)域的技術(shù)人 員來說將是顯而易見的，并且在不脫離本發(fā)明的精神或范圍的情況 下，可以將這里定義的一般原理應(yīng)用到其它實(shí)施例。因此，本發(fā)明并 不是要被限制于這里所示的實(shí)施例，而是要符合與這里公開的原理和 新穎特征相一致的最寬范圍。
權(quán)利要求
1、一種裝置，包括至少一個處理器，將其配置為以多個復(fù)數(shù)值雅可比旋轉(zhuǎn)矩陣對第一個復(fù)數(shù)值矩陣進(jìn)行多次雅可比旋轉(zhuǎn)迭代，以及基于所述多個雅可比旋轉(zhuǎn)矩陣得到第二個復(fù)數(shù)值矩陣，所述第二個矩陣包含正交向量；以及連接到所述至少一個處理器的存儲器。
2、 如權(quán)利要求l所述的裝置，其中，對于所述多次迭代中的每 次迭代，將所述至少一個處理器配置為:基于所述第一個矩陣構(gòu)成子矩陣；對所述子矩陣進(jìn)行分解，以獲得所述子矩陣的本征向量； 以所述本征向量構(gòu)成雅可比旋轉(zhuǎn)矩陣；以及 以所述雅可比旋轉(zhuǎn)矩陣對所述第一個矩陣進(jìn)行更新。
3、 如權(quán)利要求2所述的裝置，其中，對于所述多次迭代中的每次迭代，將所述至少一個處理器配置為基于所述子矩陣的本征值將所述子矩陣的所述本征向量進(jìn)行排序。
4、 如權(quán)利要求l所述的裝置，其中，將所述至少一個處理器配置為基于所述多個雅可比旋轉(zhuǎn)矩陣得到第三個本征值矩陣。
5、 如權(quán)利要求1所述的裝置，其中，將所述至少一個處理器配置為基于所述多個雅可比旋轉(zhuǎn)矩陣得到第三個復(fù)數(shù)值矩陣；以及基于所述第三個矩陣得到具有正交向量的第四個矩陣。
6、 如權(quán)利要求5所述的裝置，其中，將所述至少一個處理器配置為基于所述第三個矩陣得到奇異值矩陣。
7、 如權(quán)利要求l所述的裝置，其中，將所述至少一個處理器配置為基于所述多個雅可比旋轉(zhuǎn)矩陣得到具有正交向量的第三個矩 陣。
8、 如權(quán)利要求7所述的裝置，其中，將所述至少一個處理器配置為基于所述多個雅可比旋轉(zhuǎn)矩陣得到奇異值矩陣。
9、 如權(quán)利要求l所述的裝置，其中，將所述至少一個處理器配置為對于所述多次雅可比旋轉(zhuǎn)迭代，選擇所述第一個矩陣的不同的行和列標(biāo)號值。
10、 如權(quán)利要求l所述的裝置，其中，對于所述多次迭代中的每次迭代，將所述至少一個處理器配置為識別所述第一個矩陣中的最大非對角線元素；以及基于所述最大非對角線元素進(jìn)行所述雅可比旋轉(zhuǎn)。
11、 如權(quán)利要求l所述的裝置，其中，將所述至少一個處理器配置為在預(yù)定迭代次數(shù)之后，終止對所述第一個矩陣的所述雅可比旋轉(zhuǎn)。
12、 如權(quán)利要求l所述的裝置，其中，將所述至少一個處理器配置為確定是否滿足誤差準(zhǔn)則；以及一旦滿足所述誤差準(zhǔn)則，就終止所述多次雅可比旋轉(zhuǎn)迭代。
13、 如權(quán)利要求l所述的裝置，其中，所述第一個矩陣具有大于 2x2的維度。
14、 一種方法，包括以多個復(fù)數(shù)值雅可比旋轉(zhuǎn)矩陣對第一個復(fù)數(shù)值矩陣進(jìn)行多次雅 可比旋轉(zhuǎn)迭代；以及基于所述多個雅可比旋轉(zhuǎn)矩陣得到第二個復(fù)數(shù)值矩陣，所述第二 個矩陣包含正交向量。
15、 如權(quán)利要求14所述的方法，其中，對于每次迭代，所述對 所述第一個矩陣進(jìn)行所述多次雅可比旋轉(zhuǎn)迭代包括基于所述第一個矩陣構(gòu)成子矩陣；對所述子矩陣進(jìn)行分解，以獲得所述子矩陣的本征向量； 以所述本征向量構(gòu)成雅可比旋轉(zhuǎn)矩陣；以及 以所述雅可比旋轉(zhuǎn)矩陣對所述第一個矩陣進(jìn)行更新。
16、 如權(quán)利要求14所述的方法，還包括 基于所述多個雅可比旋轉(zhuǎn)矩陣得到第三個復(fù)數(shù)值矩陣；以及 基于所述第三個矩陣得到具有正交向量的第四個矩陣。
17、 如權(quán)利要求14所述的方法，還包括基于所述多個雅可比旋轉(zhuǎn)矩陣得到具有正交向量的第三個矩陣。
18、 一種裝置，包括用于以多個復(fù)數(shù)值雅可比旋轉(zhuǎn)矩陣對第一個復(fù)數(shù)值矩陣進(jìn)行多 次雅可比旋轉(zhuǎn)迭代的模塊；以及用于基于所述多個雅可比旋轉(zhuǎn)矩陣得到第二個復(fù)數(shù)值矩陣的模 塊，所述第二個矩陣包含正交向量。
19、 如權(quán)利要求18所述的裝置，其中，對于每次迭代，所述用 于對所述第一個矩陣進(jìn)行所述多次雅可比旋轉(zhuǎn)迭代的模塊包括用于基于所述第一個矩陣構(gòu)成子矩陣的模塊；用于對所述子矩陣進(jìn)行分解，以獲得所述子矩陣的本征向量的模塊；用于以所述本征向量構(gòu)成雅可比旋轉(zhuǎn)矩陣的模塊；以及 用于以所述雅可比旋轉(zhuǎn)矩陣對所述第一個矩陣進(jìn)行更新的模塊。
20、 如權(quán)利要求18所述的裝置，還包括用于基于所述多個雅可比旋轉(zhuǎn)矩陣得到第三個復(fù)數(shù)值矩陣的模 塊；以及用于基于所述第三個矩陣得到具有正交向量的第四個矩陣的模塊。
21、 如權(quán)利要求18所述的裝置，還包括用于基于所述多個雅可比旋轉(zhuǎn)矩陣得到具有正交向量的第三個 矩陣的模塊。
22、 一種裝置，包括-至少一個處理器，將其配置為-將第一個矩陣初始化為單位矩陣；將第二個矩陣初始化為復(fù)數(shù)值埃爾米特矩陣；通過下述操作對所述第二個矩陣進(jìn)行多次雅可比旋轉(zhuǎn)迭代基于所述第二個矩陣構(gòu)成用于每次迭代的復(fù)數(shù)值雅可 比旋轉(zhuǎn)矩陣，以及基于用于每次迭代的所述雅可比旋轉(zhuǎn)矩陣，對于該次 迭代更新所述第一個和第二個矩陣； 將所述第一個矩陣提供為本征向量矩陣；以及 將所述第二個矩陣提供為本征值矩陣；以及 連接到所述至少一個處理器的存儲器。
23、 如權(quán)利要求22所述的裝置，其中，對于所述多次迭代中的 每次迭代，將所述至少一個處理器配置為 基于所述第二個矩陣構(gòu)成子矩陣；對所述子矩陣進(jìn)行分解，以獲得所述子矩陣的本征向量；以及 以所述子矩陣的所述本征向量構(gòu)成所述雅可比旋轉(zhuǎn)矩陣。
24、 一種裝置，包括用于將第一個矩陣初始化為單位矩陣的模塊； 用于將第二個矩陣初始化為復(fù)數(shù)值埃爾米特矩陣的模塊； 用于對所述第二個矩陣進(jìn)行多次雅可比旋轉(zhuǎn)迭代的模塊，包括基于所述第二個矩陣構(gòu)成用于每次迭代的復(fù)數(shù)值雅可比旋 轉(zhuǎn)矩陣的模塊，以及基于用于每次迭代的所述雅可比旋轉(zhuǎn)矩陣，對于該次迭代更新所述第一個和第二個矩陣的模塊； 用于將所述第一個矩陣提供為本征向量矩陣的模塊；以及用于將所述第二個矩陣提供為本征值矩陣的模塊。
25、 如權(quán)利要求24所述的裝置，其中，所述構(gòu)成用于每次迭代 的所述復(fù)數(shù)值雅可比旋轉(zhuǎn)矩陣的模塊包括-用于基于所述第二個矩陣構(gòu)成子矩陣的模塊； 用于對所述子矩陣進(jìn)行分解，以獲得所述子矩陣的本征向量的模 塊；以及用于以所述子矩陣的所述本征向量構(gòu)成所述雅可比旋轉(zhuǎn)矩陣的 模塊。
26、 一種裝置，包括至少一個處理器，將其配置為將第一個矩陣初始化為單位矩陣； 將第二個矩陣初始化為復(fù)數(shù)值矩陣；通過下述操作對所述第二個矩陣進(jìn)行多次雅可比旋轉(zhuǎn)迭代 基于所述第二個矩陣構(gòu)成用于每次迭代的雅可比旋轉(zhuǎn) 矩陣，以及 基于用于每次迭代的所述雅可比旋轉(zhuǎn)矩陣，對于該次迭代更新所述第一個和第二個矩陣； 將所述第一個矩陣提供為右奇異向量矩陣；以及 連接到所述至少一個處理器的存儲器。
27、 如權(quán)利要求26所述的裝置，其中，對于所述多次迭代中的 每次迭代，將所述至少一個處理器配置為基于所述第二個矩陣構(gòu)成子矩陣；對所述子矩陣進(jìn)行分解，以獲得所述子矩陣的本征向量；以及 以所述本征向量構(gòu)成所述雅可比旋轉(zhuǎn)矩陣。
28、 如權(quán)利要求26所述的裝置，其中，將所述至少一個處理器 配置為基于所述第二個矩陣得到奇異值矩陣。
29、 如權(quán)利要求26所述的裝置，其中，將所述至少一個處理器 配置為基于所述第二個矩陣得到左奇異向量矩陣。
30、 一種裝置，包括用于將第一個矩陣初始化為單位矩陣的模塊； 用于將第二個矩陣初始化為復(fù)數(shù)值矩陣的模塊；用于對所述第二個矩陣進(jìn)行多次雅可比旋轉(zhuǎn)迭代的模塊，包括基于所述第二個矩陣構(gòu)成用于每次迭代的雅可比旋轉(zhuǎn)矩陣 的模塊，以及基于用于每次迭代的所述雅可比旋轉(zhuǎn)矩陣，對于該次迭代更新所述第一個和第二個矩陣的模塊； 用于將所述第一個矩陣提供為右奇異向量矩陣的模塊。
31、 如權(quán)利要求30所述的裝置，其中，所述構(gòu)成用于每次迭代的所述雅可比旋轉(zhuǎn)矩陣的模塊包括用于基于所述第二個矩陣構(gòu)成子矩陣的模塊；用于對所述子矩陣進(jìn)行分解，以獲得所述子矩陣的本征向量的模 塊；以及用于以所述本征向量構(gòu)成所述雅可比旋轉(zhuǎn)矩陣的模塊。
32、 一種裝置，包括 至少一個處理器，將其配置為將第一個矩陣初始化為單位矩陣； 將第二個矩陣初始化為單位矩陣； 將第三個矩陣初始化為復(fù)數(shù)值矩陣；通過對于每次迭代執(zhí)行以下操作而對所述第三個矩陣進(jìn)行 多次雅可比旋轉(zhuǎn)迭代基于所述第三個矩陣構(gòu)成第一個雅可比旋轉(zhuǎn)矩陣， 基于所述第三個矩陣構(gòu)成第二個雅可比旋轉(zhuǎn)矩陣， 基于所述第一個雅可比旋轉(zhuǎn)矩陣對所述第一個矩陣進(jìn) 行更新，基于所述第二個雅可比旋轉(zhuǎn)矩陣對所述第二個矩陣進(jìn) 行更新，以及基于所述第一個和第二個雅可比旋轉(zhuǎn)矩陣對所述第三 個矩陣進(jìn)行更新將所述第二個矩陣提供為左奇異向量矩陣；以及 連接到所述至少一個處理器的存儲器。
33、 如權(quán)利要求32所述的裝置，其中，對于所述多次迭代中的 每次迭代，將所述至少一個處理器配置為基于所述第三個矩陣構(gòu)成第一個子矩陣；對所述第一個子矩陣進(jìn)行分解，以獲得所述第一個子矩陣的本征 向量；以及以所述第一個子矩陣的所述本征向量構(gòu)成所述第一個雅可比旋 轉(zhuǎn)矩陣。
34、 如權(quán)利要求33所述的裝置，其中，對于所述多次迭代中的每次迭代，將所述至少一個處理器配置為 基于所述第三個矩陣構(gòu)成第二個子矩陣；對所述第二個子矩陣進(jìn)行分解，以獲得所述第二個子矩陣的本征向量；以及以所述第二個子矩陣的所述本征向量構(gòu)成所述第二個雅可比旋 轉(zhuǎn)矩陣。
35、 如權(quán)利要求32所述的裝置，其中，將所述至少一個處理器 配置為基于所述第一個矩陣得到右奇異向量矩陣。
36、 如權(quán)利要求32所述的裝置，其中，將所述至少一個處理器 配置為基于所述第三個矩陣得到奇異值矩陣。
37、 一種裝置，包括用于將第一個矩陣初始化為單位矩陣的模塊； 用于將第二個矩陣初始化為單位矩陣的模塊； 用于將第三個矩陣初始化為復(fù)數(shù)值矩陣的模塊； 用于對所述第三個矩陣進(jìn)行多次雅可比旋轉(zhuǎn)迭代的模塊，對于每次迭代包括用于基于所述第三個矩陣構(gòu)成第一個雅可比旋轉(zhuǎn)矩陣的模塊，用于基于所述第三個矩陣構(gòu)成第二個雅可比旋轉(zhuǎn)矩陣的模塊，用于基于所述第一個雅可比旋轉(zhuǎn)矩陣對所述第一個矩陣進(jìn) 行更新的模塊，用于基于所述第二個雅可比旋轉(zhuǎn)矩陣對所述第二個矩陣進(jìn) 行更新的模塊，以及用于基于所述第一個和第二個雅可比旋轉(zhuǎn)矩陣對所述第三個矩陣進(jìn)行更新的模塊；以及用于將所述第二個矩陣提供為左奇異向量矩陣的模塊。
38、 如權(quán)利要求37所述的裝置，其中，所述用于構(gòu)成所述第一 個雅可比旋轉(zhuǎn)矩陣的模塊包括-用于基于所述第三個矩陣構(gòu)成第一個子矩陣的模塊； 用于對所述第一個子矩陣進(jìn)行分解，以獲得所述第一個子矩陣的本征向量的模塊；以及用于以所述第一個子矩陣的所述本征向量構(gòu)成所述第一個雅可比旋轉(zhuǎn)矩陣的模塊。
39、 如權(quán)利要求38所述的裝置，其中，所述用于構(gòu)成所述第二 個雅可比旋轉(zhuǎn)矩陣的模塊包括-用于基于所述第三個矩陣構(gòu)成第二個子矩陣的模塊； 用于對所述第二個子矩陣進(jìn)行分解，以獲得所述第二個子矩陣的本征向量的模塊；以及用于以所述第二個子矩陣的所述本征向量構(gòu)成所述第二個雅可比旋轉(zhuǎn)矩陣的模塊。
40、 一種裝置，包括 至少一個處理器，將其配置為對第一個復(fù)數(shù)值矩陣進(jìn)行第一組多次雅可比旋轉(zhuǎn)迭代，以獲 得具有正交向量的第一個酉矩陣，以及對第二個復(fù)數(shù)值矩陣進(jìn)行第二組多次雅可比旋轉(zhuǎn)迭代，以獲 得具有正交向量的第二個酉矩陣，其中，將所述第一個酉矩陣用作所述第二個酉矩陣的初始 解；以及連接到所述至少一個處理器的存儲器。
41、 如權(quán)利要求40所述的裝置，其中，將所述至少一個處理器 配置為對第三個復(fù)數(shù)值矩陣進(jìn)行第三組多次雅可比旋轉(zhuǎn)迭代，以獲得具有正交向量的第三個酉矩陣，其中，將所述第二個酉矩陣用作所 述第三個酉矩陣的初始解。
42、 如權(quán)利要求40所述的裝置，其中，所述第一個和第二個復(fù)數(shù)值矩陣是兩個頻率子帶的信道響應(yīng)矩陣。
43、 如權(quán)利要求40所述的裝置，其中，所述第一個和第二個復(fù) 數(shù)值矩陣是兩個時間間隔的信道響應(yīng)矩陣。
44、 一種裝置，包括用于對第一個復(fù)數(shù)值矩陣進(jìn)行第一組多次雅可比旋轉(zhuǎn)迭代，以獲 得具有正交向量的第一個酉矩陣的模塊；以及用于對第二個復(fù)數(shù)值矩陣進(jìn)行第二組多次雅可比旋轉(zhuǎn)迭代，以獲 得具有正交向量的第二個酉矩陣的模塊，其中，將所述第一個酉矩陣 用作所述第二個酉矩陣的初始解。
45、 如權(quán)利要求44所述的裝置，其中，所述第一個和第二個復(fù) 數(shù)值矩陣是兩個頻率子帶的信道響應(yīng)矩陣。
全文摘要
描述了用于使用雅可比旋轉(zhuǎn)對矩陣進(jìn)行分解的技術(shù)。以多個復(fù)數(shù)值雅可比旋轉(zhuǎn)矩陣對第一個復(fù)數(shù)值矩陣進(jìn)行多次雅可比旋轉(zhuǎn)迭代，以將第一個矩陣中的非對角線元素變?yōu)榱?。對于每次迭代，可以基于第一個矩陣構(gòu)成子矩陣，并且對子矩陣進(jìn)行分解以獲得該子矩陣的本征向量，并且可以以該本征向量構(gòu)成雅可比旋轉(zhuǎn)矩陣，并且將雅可比旋轉(zhuǎn)矩陣用于對第一個矩陣進(jìn)行更新。基于雅可比旋轉(zhuǎn)矩陣得到包含正交向量的第二個復(fù)數(shù)值矩陣。對于本征值分解，可以基于雅可比旋轉(zhuǎn)矩陣得到第三個本征值矩陣。對于奇異值分解，可以基于雅可比旋轉(zhuǎn)矩陣得到具有左奇異向量的第四個矩陣以及奇異值矩陣。
文檔編號H04J99/00GK101390351SQ200580046441
公開日2009年3月18日 申請日期2005年11月15日 優(yōu)先權(quán)日2004年11月15日
發(fā)明者H·伊納諾古盧, J·R·沃爾頓, J·W·凱徹姆, M·S·華萊士, S·J·霍華德 申請人:高通股份有限公司