專利名稱：模擬和數(shù)字射頻接收器接口的基帶信號(hào)處理方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及射頻信號(hào)處理，尤其涉及一種用于具有模擬和數(shù)字元件的射頻接收器接口的方法和系統(tǒng)。
背景技術(shù)：
在無(wú)線應(yīng)用領(lǐng)域，無(wú)線和/或手持設(shè)備需要有足夠靈活的設(shè)計(jì)，以使其數(shù)據(jù)處理硬件能與多個(gè)射頻前端接收器連接。來(lái)自射頻前端接收器的基帶信號(hào)可能包含同相(I)分量和正交(Q)分量，一般稱為I/Q數(shù)據(jù)信號(hào)。在信號(hào)到達(dá)基帶處理器之前，可能需要對(duì)這些信號(hào)分量的振幅、相位、頻率和/或取樣比進(jìn)行處理。因此，在無(wú)線設(shè)備中采用基帶接收器接口來(lái)連接射頻前端接收器和基帶處理器和/或其它數(shù)據(jù)處理模塊。
隨著無(wú)線設(shè)備操作需求的增加，數(shù)據(jù)處理硬件和射頻前端接收器之間交互作用的復(fù)雜性也隨之增加。例如，要求各種不同廠商的射頻前端接收器能夠有效地配合不同廠商的基帶處理器協(xié)同工作。如果為每個(gè)可能的射頻前端接收器配置一個(gè)單獨(dú)的可以連接到基帶處理器的基帶處理器接口，將使集成電路空間布局成本變得很高。由于無(wú)線設(shè)備中元件的尺寸和成本是很受關(guān)注的，多基帶接收器接口的使用應(yīng)受到盡可能的限制。另外，這種方法也可能限制應(yīng)用到特定的基帶處理器可能的接口數(shù)量。
對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，通過(guò)將上述現(xiàn)有系統(tǒng)與本申請(qǐng)后續(xù)部分介紹的本發(fā)明進(jìn)行比較，現(xiàn)有傳統(tǒng)方法的局限性和缺點(diǎn)更加顯而易見(jiàn)。

發(fā)明內(nèi)容
本發(fā)明的相關(guān)實(shí)施例將在以下用于模擬和數(shù)字射頻接收器接口的方法和系統(tǒng)中進(jìn)行介紹。所述方法包括選擇模擬接口或數(shù)字接口接收來(lái)自前端接收器的I/Q數(shù)據(jù)信號(hào)；對(duì)接收到的I/Q數(shù)據(jù)信號(hào)進(jìn)行取樣，然后傳輸給基帶處理器。所述模擬接口可以選用常規(guī)模擬接口或甚低中頻(very lowIntermediate frequency)(VLIF)模擬接口。所述從模擬接口接收到的I/Q數(shù)據(jù)信號(hào)可以被數(shù)字化，當(dāng)確定的平均值大于閾值時(shí)，可以檢測(cè)到所述I/Q數(shù)據(jù)信號(hào)數(shù)字化的飽和度。從數(shù)字接口接收到的I/Q數(shù)據(jù)信號(hào)可以從數(shù)字串行格式轉(zhuǎn)換成數(shù)字并行格式。
所述方法還包括當(dāng)選擇的模擬接口是甚低中頻模擬接口時(shí)，移除甚低中頻頻率。甚低中頻頻率的移除可以通過(guò)基于CORDIC(協(xié)調(diào)旋轉(zhuǎn)數(shù)字計(jì)算機(jī))算法的反旋函數(shù)實(shí)現(xiàn)。所述甚低中頻頻率可編程的，可以確定甚低中頻頻率的相位和相位增量值。所述相位可被規(guī)格化(normalized)為第一笛卡兒域并分配給一個(gè)符號(hào)值。在反旋函數(shù)中，根據(jù)符號(hào)值將這些輸出參數(shù)分配給對(duì)應(yīng)的輸出前，先對(duì)輸出參數(shù)進(jìn)行規(guī)格化操作。
本發(fā)明的所述系統(tǒng)包括至少一個(gè)處理器，用于選擇模擬接口或數(shù)字接口以接收來(lái)自前端接收器的I/Q數(shù)據(jù)信號(hào)；基帶接收器接口，在將收到的I/Q數(shù)據(jù)信號(hào)傳輸給基帶處理器之前對(duì)接收到的I/Q數(shù)據(jù)信號(hào)進(jìn)行取樣。所述基帶接收器接口可以包括模擬濾波器、模數(shù)轉(zhuǎn)換器、飽和度檢測(cè)器、多個(gè)數(shù)字取樣器、多個(gè)多路轉(zhuǎn)換器、反旋器、甚低中頻源、串并行轉(zhuǎn)換器。
所述被處理器選用的模擬接口可以是常規(guī)模擬接口或甚低中頻模擬接口。從模擬接口接收到的I/Q數(shù)據(jù)信號(hào)可通過(guò)模數(shù)轉(zhuǎn)換器進(jìn)行數(shù)字化轉(zhuǎn)換。當(dāng)確定的平均值大于閾值時(shí)，I/Q數(shù)據(jù)信號(hào)的數(shù)字化的飽和度可以通過(guò)飽和度檢測(cè)器檢測(cè)到。從數(shù)字接口收到的I/Q數(shù)據(jù)信號(hào)可通過(guò)串并行轉(zhuǎn)換器從數(shù)字串行格式轉(zhuǎn)換成數(shù)字并行格式。
所述系統(tǒng)還可以包括反旋器，用于當(dāng)選擇的模擬接口是甚低中頻模擬接口時(shí)，基于CORDIC算法移除其中的甚低中頻頻率。所述甚低中頻頻率可經(jīng)編程后存入存儲(chǔ)器，并可通過(guò)所述處理器確定甚低中頻頻率的相位和相位增量值。所述處理器將所述相位規(guī)格化為第一笛卡兒域并分配一個(gè)字符值。根據(jù)所述符號(hào)值將輸出參數(shù)分配給對(duì)應(yīng)的輸出前，所述反旋器先對(duì)輸出參數(shù)進(jìn)行規(guī)格化操作。
根據(jù)本發(fā)明的一個(gè)方面，提出一種處理基帶信號(hào)的方法，所述方法包括選擇模擬接口或數(shù)字接口接收來(lái)自前端接收器的I/Q數(shù)據(jù)信號(hào)；在將接收到的I/Q數(shù)據(jù)信號(hào)傳輸給基帶處理器之前，對(duì)所述I/Q數(shù)據(jù)信號(hào)進(jìn)行取樣。
作為優(yōu)選，所述方法進(jìn)一步包括從常規(guī)模擬接口或甚低中頻模擬接口中間選擇所述模擬接口。
作為優(yōu)選，所述方法進(jìn)一步包括當(dāng)從所述模擬接口接收到I/Q數(shù)據(jù)信號(hào)時(shí)對(duì)其進(jìn)行數(shù)字化。
作為優(yōu)選，所述方法進(jìn)一步包括當(dāng)確定的平均值大于閾值時(shí)，檢測(cè)所述接收到的I/Q數(shù)據(jù)信號(hào)的數(shù)字化飽和度。
作為優(yōu)選，所述方法進(jìn)一步包括當(dāng)所述選擇的模擬接口是甚低中頻模擬接口時(shí)，移除所述甚低中頻頻率。
作為優(yōu)選，所述方法進(jìn)一步包括采用基于CORDIC算法的反旋函數(shù)來(lái)移除所述甚低中頻頻率。
作為優(yōu)選，所述方法進(jìn)一步包括對(duì)所述甚低中頻頻率進(jìn)行編程。
作為優(yōu)選，所述方法進(jìn)一步包括為移除所述甚低中頻頻率而確定相位和相位增量。
作為優(yōu)選，所述方法進(jìn)一步包括將相位規(guī)格化為第一笛卡兒域并分配一個(gè)字符值。
作為優(yōu)選，所述方法進(jìn)一步包括規(guī)格化多個(gè)輸出參數(shù)。
作為優(yōu)選，所述方法進(jìn)一步包括依據(jù)字符值分配給多個(gè)輸出其對(duì)應(yīng)的輸出參數(shù)。
作為優(yōu)選，所述方法還進(jìn)一步包括當(dāng)所述選擇的接口是數(shù)字接口時(shí)，將所述I/Q數(shù)據(jù)信號(hào)從數(shù)字串行格式轉(zhuǎn)換成數(shù)字并行格式。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種處理基帶信號(hào)的系統(tǒng)，所述系統(tǒng)包括至少一個(gè)處理器，用于選擇模擬接口或數(shù)字接口以接收來(lái)自前端接收器的I/Q數(shù)據(jù)信號(hào)；基帶接收器接口，用于在將接收到的I/Q數(shù)據(jù)信號(hào)傳輸給基帶處理器之前對(duì)接收到的I/Q數(shù)據(jù)信號(hào)進(jìn)行取樣。
作為優(yōu)選，所述至少一個(gè)處理器從常規(guī)模擬接口或甚低中頻模擬接口中選擇所述模擬接口。
作為優(yōu)選，當(dāng)從所述模擬接口接收到所述I/Q數(shù)據(jù)信號(hào)時(shí)，所述基帶接收器接口內(nèi)的模數(shù)轉(zhuǎn)換器以所述I/Q數(shù)據(jù)信號(hào)進(jìn)行數(shù)字化處理。
作為優(yōu)選，當(dāng)確定的平均值大于閾值時(shí)，所述基帶接收器接口內(nèi)的飽和度檢測(cè)器檢測(cè)所述I/Q數(shù)據(jù)信號(hào)的數(shù)字化飽和度。
作為優(yōu)選，當(dāng)選擇的模擬接口是甚低中頻模擬接口時(shí)，所述基帶接收器接口內(nèi)的反旋器移除甚低中頻頻率。
作為優(yōu)選，所述反旋器基于CORDIC算法移除所述甚低中頻頻率。
作為優(yōu)選，所述至少一個(gè)處理器對(duì)所述甚低中頻頻率編程并存入存儲(chǔ)器。
作為優(yōu)選，所述至少一個(gè)處理器為移除所述甚低中頻頻率而確定相位和相位增量。
作為優(yōu)選，所述至少一個(gè)處理器將所述相位規(guī)格化為第一笛卡兒域并分配一個(gè)字符值。
作為優(yōu)選，所述反旋器規(guī)格化多個(gè)輸出參數(shù)。
作為優(yōu)選，所述反旋器基于字符值分配給多個(gè)輸出對(duì)應(yīng)的輸出參數(shù)。
其中，當(dāng)所述選擇的接口是數(shù)字接口時(shí)，串并行轉(zhuǎn)換器將所述I/Q數(shù)據(jù)信號(hào)從數(shù)字串行格式轉(zhuǎn)換成數(shù)字并行格式。
根據(jù)本發(fā)明的另一個(gè)方面，提供一種基帶接收器接口，包括與模數(shù)轉(zhuǎn)換器連接的模擬過(guò)濾器；所述模數(shù)轉(zhuǎn)換器與飽和度檢測(cè)器和第一取樣器連接；
所述第一取樣器與第二取樣器連接；所述第二取樣器與反旋器和第一多路轉(zhuǎn)換器連接；所述反旋器與甚低中頻源和所述第一多路轉(zhuǎn)換器連接；所述第一多路轉(zhuǎn)換器與第三取樣器連接；所述第三取樣器與第二多路轉(zhuǎn)換器連接；串并行轉(zhuǎn)換器，與所述第二多路轉(zhuǎn)換器連接；所述第二多路轉(zhuǎn)換器與第四取樣器連接。
本發(fā)明的優(yōu)點(diǎn)、目的以及創(chuàng)新特征和具體實(shí)施例將在以下的描述和附圖中給出更加詳細(xì)的介紹。


圖1是根據(jù)本發(fā)明一實(shí)施例的典型的射頻接口到基帶處理器的示意框圖；圖2是根據(jù)本發(fā)明一實(shí)施例的典型的基帶接收器接口的示意框圖；圖3是根據(jù)本發(fā)明一實(shí)施例的典型的第一取樣器的實(shí)施方式示意圖；圖4是根據(jù)本發(fā)明一實(shí)施例的典型的反旋器的示意框圖；圖5是根據(jù)本發(fā)明一實(shí)施例，確定反旋器的輸出所采用的CORDIC算法的典型的流程圖。
具體實(shí)施例方式
本發(fā)明的一些方面可以在具有改進(jìn)的模擬和數(shù)字元件的改進(jìn)的射頻接收器接口的方法和系統(tǒng)中得以體現(xiàn)?；鶐Ы邮掌鹘涌诳捎糜谶B接射頻前端接收器和基帶處理器。所述基帶接收器接口可以選擇從可編程模擬接口或者從可編程數(shù)字接口接收I/Q數(shù)據(jù)信號(hào)。所述模擬接口可接收常規(guī)的射頻I/Q數(shù)據(jù)信號(hào)或甚低中頻I/Q數(shù)據(jù)信號(hào)。該方法提供了一種具有成本效益的、靈活的基帶接收器接口結(jié)構(gòu)。
圖1是根據(jù)本發(fā)明一實(shí)施例的典型的射頻接口到基帶處理器的框圖。如圖1所示，無(wú)線接收器系統(tǒng)100可以包括射頻前端接收器102、基帶接收器接口104、基帶處理器106、處理器108。射頻前端接收器102可包含適當(dāng)?shù)倪壿嫛㈦娐泛?或代碼，并適用于接收通過(guò)無(wú)線媒介傳輸?shù)腎/Q數(shù)據(jù)信號(hào)?；鶐Ы邮掌鹘涌?04可包含適當(dāng)?shù)倪壿嫛㈦娐泛?或代碼，適用于處理接收到的I/Q數(shù)據(jù)信號(hào)并將處理后的I/Q數(shù)據(jù)信號(hào)傳輸給基帶處理器106?；鶐Ы邮掌鹘涌?04所執(zhí)行的處理是可程序化的，包括以模擬格式和/或以數(shù)字格式對(duì)I/Q數(shù)據(jù)信號(hào)進(jìn)行處理。處理器108可包括適當(dāng)?shù)倪壿?、電路?或代碼，可適用于控制所述基帶接收器接口104的操作。處理器108可用來(lái)對(duì)基帶接收器接口104內(nèi)的模擬和數(shù)字部件編程，并從基帶接收器接口104可用的多種接口模式中選擇一種。所述基帶處理器106可包括適當(dāng)?shù)倪壿?、電路?或代碼，可適用于對(duì)由基帶接收器接口104傳輸來(lái)的已處理I/Q數(shù)據(jù)信號(hào)進(jìn)行其它的處理。
圖2是本發(fā)明一實(shí)施例的基帶接收器接口的典型框圖。如圖2所示，基帶接收器接口104由模擬濾波器202、模數(shù)轉(zhuǎn)換器(ADC)204、飽和度檢測(cè)器206、第一取樣器208、第二取樣器210、反旋器212、甚低中頻源214、第一多路轉(zhuǎn)換器(MUX)216、第三取樣器218、串并行轉(zhuǎn)換器(S/P)220、第二多路轉(zhuǎn)換器222、第四取樣器224組成。
模擬濾波器202可包含適當(dāng)?shù)倪壿?、電路?或代碼，可適用于接收模擬I/Q數(shù)據(jù)信號(hào)并濾除基帶頻寬以外的頻率。模數(shù)轉(zhuǎn)換器204可包含適當(dāng)?shù)倪壿?、電路?或代碼，可適用于數(shù)字化所述經(jīng)過(guò)濾波的模擬I/Q數(shù)據(jù)信號(hào)。模數(shù)轉(zhuǎn)換器204可以是，例如，超取樣(oversampling)模數(shù)轉(zhuǎn)換器，可包括∑Δ(sigma-delta)調(diào)制器。所述模數(shù)轉(zhuǎn)換器204可以是可編程模數(shù)轉(zhuǎn)換器，其中的取樣比由所述處理器108控制。例如，模數(shù)轉(zhuǎn)換器204的取樣比可以是但不限于13MHz或26MHz。
飽和度檢測(cè)器206可包括適當(dāng)?shù)倪壿?、電路?或代碼，可適用于檢測(cè)所述I/Q數(shù)據(jù)信號(hào)水平是否足夠高以使所述模數(shù)轉(zhuǎn)換器204達(dá)到飽和。模數(shù)轉(zhuǎn)換器204開(kāi)始轉(zhuǎn)換I/Q數(shù)據(jù)信號(hào)后，所述飽和度檢測(cè)器206求出例如50個(gè)絕對(duì)取樣的平均值。當(dāng)同相分量或正交分量?jī)烧咧坏钠骄荡笥陂撝禃r(shí)，飽和度檢測(cè)器206便可以確定模數(shù)轉(zhuǎn)換器204已達(dá)到飽和。當(dāng)模數(shù)轉(zhuǎn)換器204達(dá)到飽和時(shí)，可以通過(guò)降低前端增益、和/或通過(guò)縮短例如16或32個(gè)時(shí)鐘周期而減小模數(shù)轉(zhuǎn)換器204的輸入。然后，飽和度檢測(cè)器206可以復(fù)位并開(kāi)始重新累計(jì)取樣。
第一取樣器208可以包括適當(dāng)?shù)倪壿嫛㈦娐泛?或代碼，可適用于從數(shù)模轉(zhuǎn)換器204中取樣所述取樣I/Q數(shù)據(jù)信號(hào)。第一取樣器208可以是，例如，12取1(或12∶1)的取樣器，采用三階SINC濾波器，按照轉(zhuǎn)移函數(shù)H(z)＝((1-z-12)/(1-z-1))3進(jìn)行處理。例如，當(dāng)數(shù)模轉(zhuǎn)換器204以13MHz的取樣比對(duì)輸入模擬I/Q數(shù)據(jù)信號(hào)進(jìn)行取樣時(shí)，按照12∶1取樣后，第一取樣器208的輸出信號(hào)的取樣比為13/12MHz或1.0833MHz。第一取樣器208的的輸入可以是四位的輸入值，其輸出將是十五位的輸出值。所述第一取樣器208的取樣比率是可編程的，可通過(guò)處理器108進(jìn)行編程。處理器108可以根據(jù)程序指令為第一取樣器208確定合適的濾波器系數(shù)。
第二取樣器210可包括適當(dāng)?shù)倪壿?、電路?或代碼，可適用于對(duì)從第一取樣器208傳輸來(lái)的信號(hào)進(jìn)行取樣。所述第二取樣器210可以是2∶1取樣器，采用具有25個(gè)分支(tap)的有限脈沖響應(yīng)(FIR)濾波器來(lái)實(shí)現(xiàn)，其最大分支值是2047。在這種典型的配置中，輸入是十六位值，輸出則先降低轉(zhuǎn)換至十一位，然后四舍五入使之飽和至十六位。利用FIR濾波器實(shí)現(xiàn)第二取樣器210，所采用的濾波器系數(shù)是可編程的，可通過(guò)處理器108進(jìn)行編程。所述處理器108根據(jù)程序指令為第二取樣器210確定合適的濾波器系數(shù)。所述第二取樣器的濾波器系數(shù)可以是十二位的值。所述第一取樣器208和第二取樣器210可以作為一個(gè)單獨(dú)的取樣器模塊來(lái)實(shí)現(xiàn)。
反旋器212可包括適合的邏輯、電路和/或代碼，可適用于移除數(shù)字化模擬I/Q數(shù)據(jù)信號(hào)中的甚低中頻頻率。反旋函數(shù)可用以下公式表示{Ox(t)Oy(t)}=Ix(t)cos(θ(t))-Iy(t)sin(θ(t))Ix(t)sin(θ(t))+Iy(t)cos(θ(t))]]>其中Ix(t)和Iy(t)是反旋器212的輸入，分別對(duì)應(yīng)同相和正交數(shù)據(jù)信號(hào)分量；Ox(t)和Oy(t)是輸出，分別對(duì)應(yīng)頻移值同相和正交數(shù)據(jù)信號(hào)分量；θ(t)是0-360度范圍內(nèi)的角度。反旋函數(shù)的表達(dá)式不需要單獨(dú)確定cos(θ(t)和sin(θ(t)的值，可采用協(xié)調(diào)旋轉(zhuǎn)數(shù)字計(jì)算機(jī)(CORDIC)算法來(lái)計(jì)算。在該實(shí)施例中，角度θ(t)可用十七位的值表示，反旋器212的輸入和輸出可以是十六位的值。角度θ(t)可表示為θ(t)＝θ(t-1)+Δθ，其中Δθ代表每個(gè)取樣期間的相位增量，可存儲(chǔ)在甚低中頻源214的寄存器內(nèi)。例如，如果頻寬為100KHz，取樣比為13/12MHz，則Δθ＝12099。在本實(shí)施例中，當(dāng)θ(t)＞217時(shí)，θ(t)＝θ(t)-217；當(dāng)θ(t)＜0時(shí)，θ(t)＝θ(t)+217；θ(t)的值還可以用下面的式子確定θ(t)=θ(t-1)+ΔθΔθ>0θ(t-1)+217+ΔθΔθ<0]]>甚低中頻源214可包括適合的邏輯、電路和/或代碼，可適用于存儲(chǔ)反旋器212將要使用的甚低中頻頻率數(shù)值信息。第一多路轉(zhuǎn)換器216可包括適合的邏輯、電路和/或代碼，可適用于利用選擇信號(hào)1選擇采用常規(guī)的射頻基帶模擬接口還是甚低中頻模擬接口來(lái)連接射頻前端接收器102和基帶處理器106。常規(guī)的射頻基帶模擬接口指的是從第二取樣器210直接到第一多路轉(zhuǎn)換器216的通路；甚低中頻模擬接口指的是從第二取樣器210出來(lái)的I/Q數(shù)據(jù)信號(hào)通過(guò)反旋器212再到第一多路轉(zhuǎn)換器216的通路。處理器108依照將模擬I/Q數(shù)據(jù)信號(hào)提供給基帶接收器接口104的射頻前端接收器102，利用選擇信號(hào)1來(lái)選擇所述通路。
第三取樣器218可包括適合的邏輯、電路和/或代碼，可適用于對(duì)從第一多路轉(zhuǎn)換器216傳輸過(guò)來(lái)的信號(hào)進(jìn)行取樣。第三取樣器218可以是2∶1取樣器，采用32分支(tap)的FIR濾波器，其最大分支值是2047。在這種配置中，輸入是十六位的值，輸出則先降低轉(zhuǎn)換至十一位，然后四舍五入使之飽和至十六位。利用FIR濾波器實(shí)現(xiàn)第三取樣器218，所采用的濾波器系數(shù)是可編程的，可通過(guò)處理器108進(jìn)行編程。所述處理器108根據(jù)程序指令為第三取樣器218確定合適的濾波器系數(shù)。所述第三取樣器的濾波器系數(shù)可以是十二位的值。
串并行轉(zhuǎn)換器220可包括適合的邏輯、電路和/或代碼，可適用于將串行數(shù)字I/Q數(shù)據(jù)信號(hào)轉(zhuǎn)換成并行數(shù)字I/Q數(shù)據(jù)信號(hào)。數(shù)字I/Q數(shù)據(jù)信號(hào)輸入來(lái)自RFMD射頻芯片，經(jīng)過(guò)串并行轉(zhuǎn)換后，所述串并行轉(zhuǎn)換器220提供十六位的數(shù)字I/Q數(shù)據(jù)信號(hào)作為輸出。在采用RFMD射頻芯片作為射頻前端接收器102的具體實(shí)施例中，處理器108可使用多個(gè)信號(hào)以支持?jǐn)?shù)字I/Q數(shù)據(jù)信號(hào)輸入。這些信號(hào)可以是ENR、CLKR、FSR、DRI和DRQ。ENR信號(hào)可用于激活連接RFMD標(biāo)準(zhǔn)串行接口(SSI)總線的接口。CLKR信號(hào)可用作串行數(shù)據(jù)傳輸?shù)臅r(shí)鐘輸入。FSR信號(hào)可用作串行數(shù)據(jù)傳輸?shù)膸捷斎?。DRI和DRQ信號(hào)可用作串行數(shù)字I/Q數(shù)據(jù)信號(hào)輸入。例如，SSI總線為每個(gè)GSM字符周期提供兩個(gè)同相取樣和兩個(gè)正交取樣。DRI信號(hào)的輸入數(shù)據(jù)模式可以是十六位的同相數(shù)據(jù)，后面接著八個(gè)空位；DRQ信號(hào)的輸入數(shù)據(jù)模式可以是十六位的正交數(shù)據(jù)，后面接著八個(gè)空位。當(dāng)模數(shù)轉(zhuǎn)換器204的取樣比是26MHz時(shí)，F(xiàn)SR信號(hào)可以是13/24MHz或541.667KHz，用于標(biāo)示所述同步和正交數(shù)據(jù)傳輸?shù)钠瘘c(diǎn)，此時(shí)CLKR信號(hào)是13MHz。
第二多路轉(zhuǎn)換器222可包括適合的邏輯、電路和/或代碼，可適用于利用選擇信號(hào)2對(duì)是采用模擬接口還是數(shù)字接口來(lái)連接射頻前端接收器102和基帶處理器106進(jìn)行選擇。所述模擬接口是指模擬I/Q數(shù)據(jù)信號(hào)通過(guò)第三取樣器218所流經(jīng)的通路；所述數(shù)字接口是指數(shù)字I/Q數(shù)據(jù)信號(hào)通過(guò)串并行轉(zhuǎn)換器220所流經(jīng)的通路。
第四取樣器224可包括適合的邏輯、電路和/或代碼，可適用于對(duì)從第二多路轉(zhuǎn)換器輸出的信號(hào)進(jìn)行取樣。第四取樣器224可以是2∶1取樣器，采用32分支的FIR濾波器，其最大分支值是4028。在這種配置中，輸入是十六位的值，輸出則先降低轉(zhuǎn)換至十三位，然后四舍五入使之飽和至十六位。利用FIR濾波器實(shí)現(xiàn)第四取樣器224，所采用的濾波器系數(shù)是可編程的，可通過(guò)處理器108進(jìn)行編程。處理器108根據(jù)程序指令為第四取樣器224確定合適的濾波器系數(shù)。第四取樣器的濾波器系數(shù)可以是，例如，十三位的值。第四取樣器224的輸出可以傳輸給基帶處理器106。第四取樣器224對(duì)取樣比進(jìn)行最后的縮減，使得傳輸給基帶處理器106的I/Q數(shù)據(jù)信號(hào)具有合適的比率。
圖3是根據(jù)本發(fā)明實(shí)施例的第一取樣器的實(shí)施例示意圖。如圖3所示，第一取樣器208的三階SINC濾波器包括積分器302、304、306、向下取樣器(downsampler)308和微分器310、312、314。積分器302、304、306可包括加法器316、模數(shù)運(yùn)算符(modulo operator)318和時(shí)延(Z-1)302。微分器310、312、314可包括時(shí)延(Z-1)322、加法器324和模數(shù)運(yùn)算符326。微分器310、312、314執(zhí)行三級(jí)梳狀濾波器操作。
所述加法器316可包括適合的邏輯、電路和/或代碼，可適用于對(duì)積分器302的輸入和輸出進(jìn)行加法計(jì)算。在積分器302的實(shí)施例中，輸入可以是四位的值，時(shí)延(Z-1)320的輸出是十五位的值。在積分器304、306中，輸入可以是十五位的值，輸出也是十五位的值。時(shí)延(Z-1)320可包括適合的邏輯、電路和/或代碼，可適用于提供一個(gè)單元的時(shí)延。在時(shí)延(Z-1)320的一個(gè)實(shí)施例中，輸入可以是十五位的值，輸出也是十五位的值。模數(shù)運(yùn)算符318可包括適合的邏輯、電路和/或代碼，可適用于按照以下式子進(jìn)行賦值當(dāng)x＞214-1時(shí)，x＝x-215；當(dāng)x＜-214時(shí)，x＝x+215；其中x是模數(shù)運(yùn)算符318的輸入。
所述向下取樣器308可包括適合的邏輯、電路和/或代碼，用可適于對(duì)數(shù)字信號(hào)進(jìn)行向下取樣。在第一取樣器208的一實(shí)施例中，向下取樣器308對(duì)積分器306的輸出執(zhí)行十二位的向下取樣。在另一實(shí)施例中，第一取樣器208采用不同的取樣比，向下取樣器308可執(zhí)行N位的向下取樣，其中N與期望的取樣比相對(duì)應(yīng)。
加法器324可包括適合的邏輯、電路和/或代碼，可適用于對(duì)微分器310、312、314的輸入進(jìn)行加法計(jì)算，并對(duì)微分器310、312、314中的時(shí)延(Z-1)322的輸出的進(jìn)行減法計(jì)算。在微分器310、312、314中的實(shí)施例中，輸入可以是十五位的值，輸出也可以是十五位的值。所述時(shí)延(Z-1)322可包括適合的邏輯、電路和/或代碼，可適用于提供一個(gè)單元的時(shí)延。在時(shí)延(Z-1)322的一個(gè)實(shí)施例中，輸入可以是十五位的值，輸出也可以是十五位的值。模數(shù)運(yùn)算符326可包括適合的邏輯、電路和/或代碼，可適用于按照以下式子進(jìn)行賦值當(dāng)x＞214-1時(shí)，x＝x-215；當(dāng)x＜-214時(shí)，x＝x+215；其中x是模數(shù)運(yùn)算符326的輸入。
圖4是根據(jù)本發(fā)明實(shí)施例的典型反旋器的框圖。如圖4所示，圖2所示的反旋器212的頻率移動(dòng)函數(shù)的實(shí)施例包括四個(gè)混頻器402和兩個(gè)加法器404。所述混頻器402可包括適合的邏輯、電路和/或代碼，可適用于根據(jù)相應(yīng)的三角函數(shù)值對(duì)反旋器的輸入進(jìn)行混頻。所述加法器404可包括適合的邏輯、電路和/或代碼，可適用于對(duì)混頻器404的輸出進(jìn)行加法和/或減法計(jì)算以確定反旋器的輸出。
圖5是根據(jù)本發(fā)明實(shí)施例的用于確定反旋器輸出的CORDIC算法的流程圖。如圖5所示，步驟502開(kāi)始后，在步驟504中，反旋器212通過(guò)賦予θ(t)第一笛卡兒域值Ψ和一個(gè)字符值，對(duì)第一笛卡兒域的相位進(jìn)行規(guī)格化。例如，當(dāng)θ(t)＜32768(或215)時(shí)，Ψ＝θ(t)，字符值為0；當(dāng)32768≤θ(t)＜65536(或216)時(shí)，Ψ＝θ(t)-32678，字符值為1；當(dāng)65536≤θ(t)＜98304(或217-215)時(shí)，Ψ＝θ(t)-65536，字符值為2；其它情況下，Ψ＝θ(t)-98304，字符值為3。
步驟506中，通過(guò)CORDIC算法確定輸出參數(shù)x和y。該算法首先設(shè)置x＝Ix(t)，y＝Iy(t)，作為反旋器212的輸入。對(duì)于N步CORDIC算法，可確定一個(gè)步長(zhǎng)表STEPS[N]，其中N是步長(zhǎng)表大小，是一個(gè)整數(shù)值。該步長(zhǎng)表可存放于甚低中頻源214內(nèi)，或可被圖1中的處理器108從存儲(chǔ)位置讀出并傳輸給基帶接收器接口104。在一實(shí)施例中，CORDIC算法按照以下步驟執(zhí)行for j＝1 to N-1{dx＝x＞＞j；dy＝y(tǒng)＞＞j；When Ψ≥0，thenΨ＝Ψ-STEPS[j]；x＝x-dy；y＝y(tǒng)+dx；elseΨ＝Ψ+STEPS[j]；x＝x+dy；y＝y(tǒng)-dx；}
其中，j是計(jì)數(shù)器值，N是步長(zhǎng)表STEPS[N]的大小，dx和dy是臨時(shí)變量，STEPS[j]對(duì)應(yīng)步長(zhǎng)表中的第j個(gè)記錄。操作dy＝y(tǒng)＞＞j表示按照計(jì)數(shù)器值j所指的位數(shù)對(duì)輸出參數(shù)y進(jìn)行右移位。
在圖5所示的步驟508中，可調(diào)整輸出參數(shù)x和y來(lái)規(guī)格化步驟506中循環(huán)操作所產(chǎn)生的增益。在這個(gè)CORDIC算法的實(shí)施例中，對(duì)輸出參數(shù)的調(diào)整按照x＝round(x*311/512)和y＝round(y*311/512)進(jìn)行，其中round表示進(jìn)行四舍五入操作。
在步驟510中，基于步驟508中的輸出參數(shù)x和y以及步驟504中的字符值可以確定輸出Ox(t)和Oy(t)。例如，若字符值＝0，則Ox(t)＝x，Oy(t)＝y(tǒng)；若字符值＝1，則Ox(t)＝-y，Oy(t)＝x；若字符值＝2，則Ox(t)＝-x，Oy(t)＝y(tǒng)；若字符值＝4，則Ox(t)＝y(tǒng)，Oy(t)＝-x。當(dāng)步驟510中輸出Ox(t)和Oy(t)的值確定后，反旋器212返回到開(kāi)始步驟502，移除下一個(gè)到達(dá)的I/Q數(shù)據(jù)信號(hào)的甚低中頻頻率。
圖1中所示的基帶接收器接口104能夠以劃算的、靈活的結(jié)構(gòu)使基帶處理器106接收來(lái)自常規(guī)射頻模擬接口、甚低中頻模擬接口和數(shù)字接口的I/Q數(shù)據(jù)信號(hào)。
本發(fā)明可以通過(guò)硬件、軟件，或者軟、硬件結(jié)合來(lái)實(shí)現(xiàn)。本發(fā)明可以在至少一個(gè)計(jì)算機(jī)系統(tǒng)中以集中方式實(shí)現(xiàn)，或者由分布在幾個(gè)互連的計(jì)算機(jī)系統(tǒng)中的不同部分以分散方式實(shí)現(xiàn)。任何可以實(shí)現(xiàn)本文所述方法的計(jì)算機(jī)系統(tǒng)或其它設(shè)備都是可適用的。常用軟硬件的結(jié)合可以是安裝有計(jì)算機(jī)程序的通用計(jì)算機(jī)系統(tǒng)，通過(guò)安裝和執(zhí)行所述程序控制計(jì)算機(jī)系統(tǒng)，使其按所述方法運(yùn)行。
本發(fā)明還可以通過(guò)計(jì)算機(jī)程序產(chǎn)品進(jìn)行實(shí)施，所述程序包含能夠?qū)崿F(xiàn)本發(fā)明方法的全部特征，當(dāng)其安裝到計(jì)算機(jī)系統(tǒng)中時(shí)，通過(guò)運(yùn)行，可以實(shí)現(xiàn)本發(fā)明的方法。本文件中的計(jì)算機(jī)程序所指的是可以采用任何程序語(yǔ)言、代碼或符號(hào)編寫的一組指令的任何表達(dá)式，該指令組使系統(tǒng)具有信息處理能力，以直接實(shí)現(xiàn)特定功能，或在進(jìn)行下述一個(gè)或兩個(gè)步驟之后，a)轉(zhuǎn)換成其它語(yǔ)言、編碼或符號(hào)；b)以不同的格式再現(xiàn)，實(shí)現(xiàn)特定功能。
以上是結(jié)合一定的實(shí)施例對(duì)本發(fā)明的描述，對(duì)本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，對(duì)本發(fā)明的各種更換和等效替換都未脫離本發(fā)明的保護(hù)范圍。任何根據(jù)本發(fā)明公開(kāi)的內(nèi)容進(jìn)行的具體環(huán)境和材料的修改均為脫離本發(fā)明的保護(hù)范圍。本發(fā)明的范圍并非僅限于前述已公開(kāi)的具體實(shí)施例，所有落入權(quán)利要求的保護(hù)范圍內(nèi)的具體實(shí)施例都屬于本發(fā)明的內(nèi)容。
相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求2004年6月4日提出的名為“用于具有改進(jìn)的模擬和數(shù)字部件的射頻接收器接口的方法和系統(tǒng)”的美國(guó)臨時(shí)申請(qǐng)60/577,270的優(yōu)先權(quán)，并在此全文引用。
權(quán)利要求
1.一種處理基帶信號(hào)的方法，其特征在于，所述方法包括選擇模擬接口或數(shù)字接口以接收來(lái)自前端接收器的I/Q數(shù)據(jù)信號(hào)；在將接收到的I/Q數(shù)據(jù)信號(hào)傳輸給基帶處理器之前，對(duì)所述I/Q數(shù)據(jù)信號(hào)進(jìn)行取樣。
2.如權(quán)利要求1所述的方法，其中，所述選擇模擬接口包括從常規(guī)模擬接口或甚低中頻模擬接口中間選擇一種。
3.如權(quán)利要求1所述的方法，其中，當(dāng)從所述模擬接口接收到I/Q數(shù)據(jù)信號(hào)時(shí)，對(duì)所述I/Q數(shù)據(jù)信號(hào)進(jìn)行數(shù)字化。
4.如權(quán)利要求3所述的方法，其中，當(dāng)確定的平均值大于閾值時(shí)，檢測(cè)所述接收到的I/Q數(shù)據(jù)信號(hào)的數(shù)字化飽和度。
5.如權(quán)利要求1所述的方法，其中，當(dāng)所述選擇的模擬接口是甚低中頻模擬接口時(shí)，移除所述甚低中頻頻率。
6.一種基帶信號(hào)處理系統(tǒng)，其特征在于，所述系統(tǒng)包括至少一個(gè)處理器，用于選擇模擬接口或數(shù)字接口以接收來(lái)自前端接收器的I/Q數(shù)據(jù)信號(hào)；基帶接收器接口，用于在將接收到的I/Q數(shù)據(jù)信號(hào)傳輸給基帶處理器之前對(duì)所述接收到的I/Q數(shù)據(jù)信號(hào)進(jìn)行取樣。
7.如權(quán)利要求6所述的系統(tǒng)，其中，所述至少一個(gè)處理器從常規(guī)模擬接口或甚低中頻模擬接口中選擇所述模擬接口。
8.如權(quán)利要求6所述的系統(tǒng)，其中，當(dāng)從所述模擬接口接收到I/Q數(shù)據(jù)信號(hào)后，所述基帶接收器接口內(nèi)的模數(shù)轉(zhuǎn)換器對(duì)所述I/Q數(shù)據(jù)信號(hào)進(jìn)行數(shù)字化處理。
9.如權(quán)利要求8所述的系統(tǒng)，其中，當(dāng)確定的平均值大于閾值時(shí)，所述基帶接收器接口內(nèi)的飽和度檢測(cè)器檢測(cè)所述I/Q數(shù)據(jù)信號(hào)的數(shù)字化飽和度。
10.一種基帶接收器接口，包括與模數(shù)轉(zhuǎn)換器相連的模擬過(guò)濾器；所述模數(shù)轉(zhuǎn)換器與飽和度檢測(cè)器和第一取樣器連接；所述第一取樣器與第二取樣器連接；所述第二取樣器與反旋器和第一多路轉(zhuǎn)換器連接；所述反旋器與甚低中頻源和所述第一多路轉(zhuǎn)換器連接；所述第一多路轉(zhuǎn)換器與第三取樣器連接；所述第三取樣器與第二多路轉(zhuǎn)換器連接；串并行轉(zhuǎn)換器，與所述第二多路轉(zhuǎn)換器連接；所述第二多路轉(zhuǎn)換器與第四取樣器連接。
全文摘要
本發(fā)明提供一種無(wú)線設(shè)備中基帶接收器接口的方法和系統(tǒng)，所述基帶接收器包含模擬和數(shù)字部件。首先為從前端接收器接收到的I/Q數(shù)據(jù)信號(hào)選擇模擬接口或數(shù)字接口。所述模擬接口可以是常規(guī)射頻接口或甚低中頻接口。當(dāng)從模擬接口接收到I/Q數(shù)據(jù)信號(hào)后對(duì)其進(jìn)行數(shù)字化，并在數(shù)字化期間檢測(cè)飽和度。若模擬接口是甚低中頻接口，則使用反旋器按照CORDIC算法來(lái)移除甚低中頻頻率。當(dāng)從數(shù)字接口接收到I/Q數(shù)據(jù)信號(hào)后將其從串行格式轉(zhuǎn)換成并行格式。在將所述I/Q數(shù)據(jù)信號(hào)傳輸給基帶處理器之前對(duì)其進(jìn)行取樣。
文檔編號(hào)H04L27/38GK1708035SQ200510076579
公開(kāi)日2005年12月14日 申請(qǐng)日期2005年6月3日 優(yōu)先權(quán)日2004年6月4日
發(fā)明者陳月, 王民生, 納爾遜·索倫伯格 申請(qǐng)人:美國(guó)博通公司