專利名稱：傳輸流數(shù)據(jù)的輸入輸出控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于數(shù)字廣播產(chǎn)品的技術(shù)，尤其是關(guān)于在數(shù)字TV或數(shù)字置頂盒(Set-top box)等中，在硬盤上存儲(chǔ)內(nèi)部的芯片(MPEG decoder chipMPEG解碼器芯片)使用的傳輸流數(shù)據(jù)，對(duì)輸入輸出進(jìn)行控制的一種傳輸流數(shù)據(jù)的輸入輸出控制裝置的發(fā)明。
背景技術(shù)：
通常，當(dāng)數(shù)字廣播接收機(jī)將接收的數(shù)據(jù)流(Data stream)存儲(chǔ)以后重新播放或者一邊存儲(chǔ)一邊播放時(shí)，使用HDD(Hard Disc Drive硬盤驅(qū)動(dòng)器)作為存儲(chǔ)媒體。為了實(shí)現(xiàn)這個(gè)目的，數(shù)字廣播接收機(jī)具有如圖1所示的構(gòu)造。
圖1是現(xiàn)有數(shù)字廣播接收機(jī)的構(gòu)成示意圖。
圖1的數(shù)字廣播接收機(jī)由以下幾個(gè)部分構(gòu)成從任意的服務(wù)媒體接收廣播信號(hào)，輸出數(shù)字?jǐn)?shù)據(jù)的調(diào)諧器(Tuner)/解調(diào)器(Demodulator)2；對(duì)調(diào)諧器/解調(diào)器2輸出的數(shù)據(jù)流的傳送路徑進(jìn)行調(diào)整的流控制器4；與流控制器4的輸出端進(jìn)行連接的多路信號(hào)分離器(DEMUXDemultiplexer)/MPEG(Moving Picture Experts Group)解碼器6；與多路信號(hào)分離器/MPEG解碼器6連接的MPEG存儲(chǔ)器8；共同連接到系統(tǒng)總線10上的RAM(隨機(jī)存取存儲(chǔ)器)12、CPU14、ROM(只讀存儲(chǔ)器)16、用戶界面18、HDD(硬盤驅(qū)動(dòng)器)20。
上述調(diào)諧器/解調(diào)器2在通過系統(tǒng)總線10的CPU14的控制下，通過輸入線1，將從任意服務(wù)媒體輸入的廣播信號(hào)轉(zhuǎn)換為數(shù)字?jǐn)?shù)據(jù)流，并輸出。
上述流控制器4在通過系統(tǒng)總線10的CPU14的控制下，將調(diào)諧器/解調(diào)器2輸出的數(shù)據(jù)流向HDD20方向輸出并存儲(chǔ)或者向多路信號(hào)分離器/MPEG解碼器6方向輸出并播放。
而且，上述流控制器4在CPU14的控制下，把通過系統(tǒng)總線10輸入的數(shù)據(jù)流從HDD20向多路信號(hào)分離器/MPEG解碼器6方向輸出并播放。為此，流控制器4具有如圖2所示的詳細(xì)結(jié)構(gòu)。
在圖1中，多路信號(hào)分離器/MPEG解碼器6在CPU14的控制下，選擇從流控制器4輸入的數(shù)據(jù)流(TP_dataout)，將其存儲(chǔ)在MPEG存儲(chǔ)器8中，同時(shí)，讀取存儲(chǔ)的數(shù)據(jù)流，通過MPEG方式進(jìn)行解碼，通過輸出線7輸出。CPU14經(jīng)由系統(tǒng)總線10，執(zhí)行用戶界面18輸入的用戶命令對(duì)應(yīng)的相關(guān)控制動(dòng)作。舉例來說，CPU14根據(jù)用戶命令，在調(diào)諧器/解調(diào)器2中轉(zhuǎn)換頻道，轉(zhuǎn)換流控制器4里的數(shù)據(jù)流傳送路徑。而且，CPU16根據(jù)用戶命令，為了確保在多路信號(hào)分離器/MPEG解碼器6中選擇輸入數(shù)據(jù)流，進(jìn)行控制。CPU14控制動(dòng)作時(shí)，使用RAM(隨機(jī)存取存儲(chǔ)器)12和ROM(只讀存儲(chǔ)器)16。
像這樣，現(xiàn)有的數(shù)字廣播接收機(jī)利用HDD20，存儲(chǔ)接收的數(shù)據(jù)流后再播放或者一邊播放一邊存儲(chǔ)。在這種情況下，盡管在接收的數(shù)據(jù)流中通常包含多個(gè)電視節(jié)目，但是，用戶不同時(shí)欣賞接收的多個(gè)電視節(jié)目，只選擇喜歡的電視節(jié)目進(jìn)行觀看。
最近，隨著數(shù)字廣播朝著實(shí)用化方向發(fā)展，正在開發(fā)并推出多種數(shù)字產(chǎn)品群。而且，近來，也推出了具有PVR(Personal Video recorder個(gè)人視頻錄像機(jī))功能的產(chǎn)品。為了開發(fā)這樣的產(chǎn)品群，需要具有實(shí)現(xiàn)流發(fā)生器(stream generator)及RF解碼器(RF Modulator)一體化功能的工具。
由于這種裝置價(jià)格非常昂貴，很難構(gòu)筑開發(fā)環(huán)境。盡管當(dāng)需要專門性能或多樣功能時(shí)毫無辦法，但是，在受到部分限制的開發(fā)環(huán)境中需要這種裝置。相反，在普通的開發(fā)環(huán)境中或者單純預(yù)演數(shù)字產(chǎn)品群的場(chǎng)所，需要能夠?qū)⑾Ｍ臄?shù)據(jù)流進(jìn)行播放(play back)的環(huán)境。
在這樣的背景下，在價(jià)格低廉而且容易購(gòu)買的臺(tái)式個(gè)人計(jì)算機(jī)環(huán)境下，需要一種具有流發(fā)生器和RF解碼器的部分功能，播放所選擇流的裝置。

發(fā)明內(nèi)容
本發(fā)明目的是為了解決上述問題，為使用者提供一種通過PCI總線，能夠輸入輸出傳輸流數(shù)據(jù)的模塊，在PCI總線用卡形態(tài)提供上述模塊，能夠在硬盤上存儲(chǔ)并讀取傳輸流數(shù)據(jù)的一種傳輸流數(shù)據(jù)的輸入輸出控制裝置。
為了實(shí)現(xiàn)上述目的，本發(fā)明傳輸流數(shù)據(jù)的輸入輸出控制裝置就是能夠在硬盤上存儲(chǔ)并讀取傳輸流數(shù)據(jù)的傳輸流數(shù)據(jù)橋模塊。
傳輸流數(shù)據(jù)橋模塊由以下幾個(gè)部分構(gòu)成，并以此為特征為了將傳輸流數(shù)據(jù)向存儲(chǔ)裝置輸入輸出，支持PCI連接的PCI連接部；將向PCI連接部輸入的信號(hào)通過主機(jī)總線，與模塊內(nèi)的其它連接部連接的主機(jī)連接部；與主機(jī)連接部連動(dòng)，在上述存儲(chǔ)裝置中存儲(chǔ)數(shù)據(jù)并讀取的DMA(Direct Memory Access直接存儲(chǔ)器存取)連接部；將輸入/輸出的傳輸流數(shù)據(jù)進(jìn)行臨時(shí)存儲(chǔ)的傳輸流緩沖器；通過主機(jī)連接部，為了控制上述傳輸流緩沖器，進(jìn)行連接的傳輸流緩沖器連接部；與外圍設(shè)備進(jìn)行連接的串聯(lián)總線連接部；輸出串行時(shí)鐘及串行數(shù)據(jù)的GPIO(General PurposeInput/Output通用輸入輸出)連接部；在傳輸流數(shù)據(jù)的時(shí)鐘中協(xié)調(diào)同步的PLL連接部；進(jìn)行復(fù)位的復(fù)位部。
本發(fā)明的效果本發(fā)明傳輸流數(shù)據(jù)的輸入輸出裝置達(dá)到如下效果為了在存儲(chǔ)裝置中存儲(chǔ)及讀取傳輸流數(shù)據(jù)，通過提供將輸入或輸出的傳輸流數(shù)據(jù)存儲(chǔ)到緩沖器中，并對(duì)其進(jìn)行控制的傳輸流數(shù)據(jù)橋模塊，可以以PCI卡形態(tài)在計(jì)算機(jī)中設(shè)置，能夠?qū)υ诖鎯?chǔ)裝置中存儲(chǔ)及讀取傳輸流數(shù)據(jù)進(jìn)行簡(jiǎn)便的控制，而且，能夠在開發(fā)的環(huán)境或者預(yù)演的場(chǎng)所，簡(jiǎn)便使用并節(jié)省成本。
并且，在體現(xiàn)PCI卡形態(tài)的產(chǎn)品中，利用PCI連接、串聯(lián)總線連接、GPIO(General Purpose Input/Output通用輸入輸出)連接等構(gòu)成要素，能夠更加簡(jiǎn)便地構(gòu)成其它芯片集和PCI卡，達(dá)到減小卡自身尺寸的效果。
為進(jìn)一步說明本發(fā)明的上述目的、結(jié)構(gòu)特點(diǎn)和效果，以下將結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的描述。


圖1是現(xiàn)有數(shù)字廣播接收機(jī)的構(gòu)成示意圖。
圖2是本發(fā)明實(shí)施例的傳輸流數(shù)據(jù)橋裝置的構(gòu)成圖。
附圖中主要部分的符號(hào)說明110傳輸流數(shù)據(jù)橋模塊111PCI連接部112主機(jī)連接部 113傳輸流緩沖器114傳輸流緩沖器連接部 115DMA連接部116通用輸入輸出連接部 117串聯(lián)總線連接部118PLL連接部 119復(fù)位部
具體實(shí)施例方式
下面，將參照附圖，對(duì)按照上述結(jié)構(gòu)構(gòu)成的本發(fā)明傳輸流數(shù)據(jù)的輸入輸出控制裝置進(jìn)行詳細(xì)說明。
如圖2所示，傳輸流數(shù)據(jù)橋模塊(Transport Stream Data Bridge Module)100是將傳輸流存儲(chǔ)到存儲(chǔ)裝置(HDD)上或者讀取時(shí)，對(duì)其進(jìn)行控制并連接的模塊。即，在開發(fā)數(shù)字廣播產(chǎn)品群的環(huán)境或進(jìn)行預(yù)演的場(chǎng)所，能夠在以簡(jiǎn)便而且低價(jià)的臺(tái)式電腦(Desktop)形態(tài)提供的PCI卡形態(tài)產(chǎn)品中，構(gòu)筑上述傳輸流數(shù)據(jù)橋模塊100。
這種傳輸流數(shù)據(jù)橋模塊100是為了將傳輸流數(shù)據(jù)在存儲(chǔ)裝置(HDD)中輸入或輸出而進(jìn)行控制的裝置。即，傳輸流數(shù)據(jù)橋模塊100具體體現(xiàn)在PCI卡上，通過PCI總線，與計(jì)算機(jī)內(nèi)的存儲(chǔ)裝置等進(jìn)行通訊，接收傳輸流數(shù)據(jù)，為了能夠在存儲(chǔ)裝置中存儲(chǔ)或者讀取存儲(chǔ)裝置里存儲(chǔ)的傳輸流并播放，輸出傳輸流數(shù)據(jù)。
為此，傳輸流數(shù)據(jù)橋模塊100由以下幾個(gè)部分構(gòu)成PCI連接部(PCIInterface)111；主機(jī)連接部(Host Interface)112；傳輸流緩沖器(TP Buffer)113；傳輸流緩沖器連接部(TP Buffer interface)114；DMA(Direct Memory Access直接存儲(chǔ)器存取)連接部115；通用輸入輸出(GPIOGeneral Purpose Input/Output)連接部(interface)116；串聯(lián)總線連接部(IIC Interface)117；PLL(相同步邏輯)連接部(PLL Interface)118；復(fù)位部(reset)119。
上述PCI連接部111是連接內(nèi)部的主機(jī)總線(Host bus)，并與外部的臺(tái)式電腦等連接PCI總線，能夠控制全部PCI卡的塊。通過采用這種PCI連接部111，當(dāng)在PCI卡上構(gòu)成傳輸流數(shù)據(jù)的播放裝置時(shí)，不需要另外設(shè)置PCI芯片集。在上述PCI總線上，包括地址(Addr)、數(shù)據(jù)(data)、控制信號(hào)(control signal)。
這里，值得一提的是，如果在外部另外設(shè)置PCI芯片集，即使不具有PCI連接部也可以通過內(nèi)部的主機(jī)連接部112，與外部的PCI芯片集進(jìn)行連接。但是，當(dāng)以PCI卡形態(tài)構(gòu)成時(shí)，為了減小PCI卡的尺寸及更簡(jiǎn)單的構(gòu)成，最好設(shè)置PCI連接部。
而且，主機(jī)連接部112與主機(jī)總線連接，是通過PCI連接部111，將接收的信號(hào)與其它DMA連接部115、傳輸流緩沖器113、串聯(lián)總線連接部117、通用輸入輸出連接部116、PLL連接部118、復(fù)位部119進(jìn)行連接的塊。這里，在主機(jī)總線上包括主機(jī)地址、主機(jī)數(shù)據(jù)、主機(jī)控制信號(hào)等。
傳輸流緩沖器連接部114接受主機(jī)連接部112的控制，在存儲(chǔ)裝置中輸入傳輸流數(shù)據(jù)或者將存儲(chǔ)裝置輸出的傳輸流數(shù)據(jù)臨時(shí)存儲(chǔ)到臨時(shí)傳輸流緩沖器113中。這里，值得一提的是，為了輸入/輸出傳輸流數(shù)據(jù)，傳輸流緩沖器115存儲(chǔ)傳輸流數(shù)據(jù)(OUT_TP Data，IN_TP Data)、傳輸流時(shí)鐘(OUT_TP clock，IN_TP clock)、傳輸流有效(OUT_TP Valid，IN_TP Valid)、傳輸流誤差(OUT_TP Error，IN_TPError)、傳輸流SOP(OUT_TP SOP(Start of Packet indicator)，IN_TP SOP)等信號(hào)。
而且，DMA(Direct Memory Access直接存儲(chǔ)器存取)連接部115是在存儲(chǔ)裝置里以文件形態(tài)存儲(chǔ)及讀取傳輸流數(shù)據(jù)時(shí)，為了快速進(jìn)行處理，為了利用PCI規(guī)格(Spec)中提供的DMA，與主機(jī)連接部112進(jìn)行連動(dòng)，通過PCI連接部111，進(jìn)行直接存儲(chǔ)器存取的塊。
這種DMA數(shù)據(jù)與主機(jī)數(shù)據(jù)總線公有，包括DMA時(shí)鐘(Clock)、DMA請(qǐng)求(Request)、DMA承認(rèn)(Acknowledge)、DMA傳送結(jié)束(End of transfer Signal)等。
而且，通用輸入輸出連接部116為了不使用主機(jī)連接部112和串聯(lián)總線連接部117的普通控制信號(hào)，即，可以使用通過高、低信號(hào)進(jìn)行控制的設(shè)備。
當(dāng)上述串聯(lián)總線連接部117連接其它外圍設(shè)備時(shí)，有必要通過滿足能有效使用的串聯(lián)總線規(guī)格的塊，對(duì)使用串聯(lián)總線(IICSDA，SCL)的其它設(shè)備進(jìn)行控制。即，選擇頻道時(shí)，能夠?qū)鬏斄鲾?shù)據(jù)的解碼及檢波進(jìn)行控制。
并且，當(dāng)在現(xiàn)在PCI卡形態(tài)的裝置中構(gòu)筑串聯(lián)總線連接部117時(shí)，為了對(duì)其它功能的芯片集，例如，VSB解碼器芯片、調(diào)諧器等進(jìn)行控制，由于沒有另外設(shè)置串聯(lián)總線驅(qū)動(dòng)器，最好在模塊內(nèi)構(gòu)成。而且，根據(jù)需要，可以由一個(gè)以上包括串行時(shí)鐘(Serial ClockSCL)、串行數(shù)據(jù)(Serial DataSDA)的信號(hào)構(gòu)成串聯(lián)總線連接部，也可以由簡(jiǎn)單形態(tài)的PCI卡裝置構(gòu)成。
PLL連接部118是為了協(xié)調(diào)傳輸流數(shù)據(jù)的時(shí)鐘同步，將PCI時(shí)鐘--33MHz轉(zhuǎn)換為所需時(shí)鐘的塊。傳輸流數(shù)據(jù)中具有在地面廣播和有線電纜廣播中廣泛使用的VSB和QAM信號(hào)，由于他們各自的傳輸流時(shí)鐘不同，為了協(xié)調(diào)時(shí)鐘的同步需要使用PLL連接部。
復(fù)位部119是為了軟件構(gòu)成以及根據(jù)狀況，將所需塊的部分或全部進(jìn)行復(fù)位的塊。
像這樣，通過在PCI卡上以模塊形態(tài)提供傳輸流數(shù)據(jù)的輸入輸出裝置，接收傳輸流數(shù)據(jù)，將其存儲(chǔ)到存儲(chǔ)裝置中。為了確保能夠讀取在存儲(chǔ)裝置中存儲(chǔ)的傳輸流數(shù)據(jù)的文件并播放，為了確保能夠輸出，通過簡(jiǎn)單的模塊，在PCI卡上實(shí)現(xiàn)傳輸流數(shù)據(jù)的存儲(chǔ)及播放，在計(jì)算機(jī)上設(shè)置PCI卡，能達(dá)到便于使用的效果。
本技術(shù)領(lǐng)域中的普通技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，以上的實(shí)施例僅是用來說明本發(fā)明，而并非用作為對(duì)本發(fā)明的限定，只要在本發(fā)明的實(shí)質(zhì)精神范圍內(nèi)，對(duì)以上所述實(shí)施例的變化、變型都將落在本發(fā)明權(quán)利要求書的范圍內(nèi)。
權(quán)利要求
1.一種傳輸流數(shù)據(jù)的輸入輸出控制裝置，就是能夠在硬盤上存儲(chǔ)并讀取傳輸流數(shù)據(jù)的傳輸流數(shù)據(jù)橋模塊，其特征在于所述傳輸流數(shù)據(jù)橋模塊由以下幾個(gè)部分構(gòu)成為了將傳輸流數(shù)據(jù)向存儲(chǔ)裝置輸入輸出，支持PCI連接的PCI連接部；將向所述PCI連接部輸入的信號(hào)通過主機(jī)總線，與所述模塊內(nèi)的其它連接部連接的主機(jī)連接部；與所述主機(jī)連接部連動(dòng)，在所述存儲(chǔ)裝置中存儲(chǔ)數(shù)據(jù)并讀取的DMA連接部；將輸入/輸出的傳輸流數(shù)據(jù)進(jìn)行臨時(shí)存儲(chǔ)的傳輸流緩沖器；通過所述主機(jī)連接部，為了控制所述傳輸流緩沖器，進(jìn)行連接的傳輸流緩沖器連接部；與外圍設(shè)備進(jìn)行連接的串聯(lián)總線連接部；輸出串行時(shí)鐘及串行數(shù)據(jù)的通用輸入輸出連接部；在傳輸流數(shù)據(jù)的時(shí)鐘中協(xié)調(diào)同步的PLL連接部；進(jìn)行復(fù)位的復(fù)位部。
全文摘要
一種傳輸流數(shù)據(jù)的輸入輸出控制裝置，是能在硬盤上存儲(chǔ)并讀取傳輸流數(shù)據(jù)的傳輸流數(shù)據(jù)橋模塊，包括使傳輸流數(shù)據(jù)向存儲(chǔ)裝置輸入輸出，支持PCI連接的PCI連接部；將向PCI連接部輸入的信號(hào)通過主機(jī)總線，與模塊內(nèi)其它連接部連接的主機(jī)連接部；在存儲(chǔ)裝置中存儲(chǔ)數(shù)據(jù)并讀取的DMA連接部；將輸入輸出的傳輸流數(shù)據(jù)進(jìn)行臨時(shí)存儲(chǔ)的傳輸流緩沖器；為控制傳輸流緩沖器進(jìn)行連接的傳輸流緩沖器連接部；與外圍設(shè)備進(jìn)行連接的串聯(lián)總線連接部；輸出串行時(shí)鐘及串行數(shù)據(jù)的通用輸入輸出連接部；在傳輸流數(shù)據(jù)的時(shí)鐘中協(xié)調(diào)同步的PLL連接部；進(jìn)行復(fù)位的復(fù)位部。本發(fā)明以PCI卡形態(tài)在計(jì)算機(jī)中設(shè)置，能對(duì)存儲(chǔ)及讀取傳輸流數(shù)據(jù)進(jìn)行簡(jiǎn)便的控制。
文檔編號(hào)H04N5/765GK1917608SQ20051002876
公開日2007年2月21日 申請(qǐng)日期2005年8月15日 優(yōu)先權(quán)日2005年8月15日
發(fā)明者權(quán)侊勛 申請(qǐng)人:上海樂金廣電電子有限公司