專利名稱：減少無線通訊終端功耗的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線通訊終端的電源管理技術(shù)領(lǐng)域，特別是一種減少無線通訊終端功耗的裝置和方法。
背景技術(shù)：
近年來，無線通訊蓬勃發(fā)展，各式的無線移動(dòng)通訊系統(tǒng)隨之建立并提供服務(wù)。然而，使用者的移動(dòng)終端裝置一向以輕薄短小為發(fā)展趨勢(shì)。在有限體積和重量的限制下，功耗問題一直是無線通訊裝置最大問題之一。以GSM手機(jī)而言，一個(gè)3.6V/1000mAh的電池在通話消耗300mAh、待機(jī)消耗10mAh的假設(shè)條件下，可以待機(jī)100小時(shí)通話200分鐘。若以PDA加上WLAN(802.11b)來進(jìn)行移動(dòng)網(wǎng)絡(luò)的服務(wù)，在電池電量1250mAh，休眠狀態(tài)耗電100mAh，使用WLAN上網(wǎng)耗電400mAh的狀態(tài)下，可以待機(jī)10小時(shí)使用3小時(shí)。若考慮移動(dòng)終端裝置可使用不同無線界面來存取異質(zhì)網(wǎng)絡(luò)，無論是單一手持裝置配備多種無線存取界面，或者是移動(dòng)終端有多模無線系統(tǒng)晶片加以設(shè)計(jì)，要提供多模服務(wù)，功耗問題將更加嚴(yán)重。
傳統(tǒng)的對(duì)便攜式移動(dòng)終端產(chǎn)品降低功耗的設(shè)計(jì)有許多方法，下列舉出其中某些方法的弊端1、為了降低功耗，休眠或待機(jī)模式通常關(guān)掉處理器特定部分之外的所有電路的時(shí)鐘。因?yàn)镃MOS的功耗與信號(hào)變化頻率成正比，關(guān)掉處理器的時(shí)鐘能極大地降低功耗。但系統(tǒng)即使工作在這樣的操作模式下，也可能仍然有漏電流損耗。時(shí)鐘門控方法是基于設(shè)計(jì)預(yù)測(cè)性分析的設(shè)計(jì)方法提供低功耗設(shè)計(jì)的一種技術(shù)，可以有效地降低時(shí)鐘功耗，但是由于在一個(gè)典型的設(shè)計(jì)中存在著大量的觸發(fā)器，因此在一個(gè)特定設(shè)計(jì)中尋找合適的門控對(duì)象是一個(gè)復(fù)雜的問題。
2、若要通過對(duì)微處理器以及微處理器中指令集的仿真而進(jìn)行測(cè)量每條指令功耗，從而優(yōu)化指令集來降低系統(tǒng)消耗，則該方法的缺點(diǎn)是必須知道處理器的詳細(xì)情況、并且通過這種方法估計(jì)出的功耗與實(shí)際值的誤差為1％-10％。
3、為了盡量延長(zhǎng)電池的連續(xù)工作時(shí)間，幾乎所有的處理器都使用了低核心電壓和省電休眠工作模式，使CPU在工作量不大的情況下只消耗少量的電能。另一方面，為了提高電池的使用效率，使用大量的DC/DC電源變換器來獲得高的效率。為進(jìn)一步降低功耗，DC/DC轉(zhuǎn)換器通常會(huì)工作在脈沖頻率調(diào)制(PFM)模式或PWM突發(fā)模式，這種工作模式常常會(huì)產(chǎn)生音頻噪聲。
4、嵌入式處理器開發(fā)者通過使用大量的低功耗閑置模式和睡眠模式來實(shí)現(xiàn)低功耗?，F(xiàn)在，嵌入式處理器要執(zhí)行越來越復(fù)雜的任務(wù)，因而需要更高的性能水平。其結(jié)果是，新處理器設(shè)計(jì)開始采用日益先進(jìn)的架構(gòu)技術(shù)，如分支預(yù)測(cè)和推測(cè)運(yùn)算，以達(dá)到高性能。然而，這些技術(shù)也會(huì)顯著增大處理器的功耗。
考慮降低功耗必須首先了解一下功耗的組成。
(1)動(dòng)態(tài)功耗Psw＝aCVdd2f動(dòng)態(tài)功耗是由電路中的電容引起的。設(shè)C為CMOS電路的電容，電容值為PMOS管從0狀態(tài)到H狀態(tài)所需的電壓與電量的比值。以一個(gè)反相器為例，當(dāng)該電壓為Vdd時(shí)，從0到H狀態(tài)變化(輸入端)所需要的能量是CVdd2。其中一半的能量存儲(chǔ)在電容之中，另一半的能量擴(kuò)展在PMOS之中。對(duì)于輸出端來說，它從H到0過程中，不需要Vdd的充電，但是在NMOS下拉的過程中，會(huì)把電容存儲(chǔ)的另一半能量消耗掉。如果CMOS在每次時(shí)鐘變化時(shí)都變化一次，則所耗的功率就是CBdd2f，但并不是在每個(gè)時(shí)鐘跳變過程之中，所有的CMOS電容都會(huì)進(jìn)行一次轉(zhuǎn)換(除了時(shí)鐘緩沖器)，所以最后要再加上一個(gè)概率因子a。電路活動(dòng)因子a代表的是，在平均時(shí)間內(nèi)，一個(gè)節(jié)點(diǎn)之中，每個(gè)時(shí)鐘周期之內(nèi)，這個(gè)節(jié)點(diǎn)所變化的幾率。最終得到的功耗表達(dá)式為Psw＝aCVdd2f。
(2)內(nèi)部短路功耗CMOS電路中，如果條件Vtn＜Vin＜Vdd-|Vtp|(其中Vtn是NMOS的門限電壓，Vtp是PMOS的門限電壓)成立，這時(shí)在Vdd到地之間的NMOS和PMOS就會(huì)同時(shí)打開，產(chǎn)生短路電流。在門的輸入端上升或者下降的時(shí)間比其輸出端的上升或者下降時(shí)間快的時(shí)候，短路電流現(xiàn)象會(huì)更為明顯。為了減少平均的短路電路，應(yīng)盡量保持輸入和輸出在同一個(gè)沿上。
一般來說，內(nèi)部短路電流功耗不會(huì)超過動(dòng)態(tài)功耗的10％。而且，如果在一個(gè)節(jié)點(diǎn)上，Vdd＜Vtn+|Vtp|的時(shí)候，短路電流會(huì)被消除掉。
(3)靜態(tài)漏電功耗靜態(tài)漏電掉的是二極管在反向加電時(shí)，晶體管內(nèi)出現(xiàn)的漏電現(xiàn)象。在MOS管中，主要指的是從襯底的注入效應(yīng)和亞門限效應(yīng)。這些與工藝有關(guān)，而且漏電所造成的功耗很小，不是考慮的重點(diǎn)。
表1CMOS集成電路中主要的耗電類型
通過設(shè)計(jì)工藝技術(shù)的改善，Pint和Pleak能被減小到可以忽略的程度，因而Psw也就成為功耗的主要因素。后面所做的功耗優(yōu)化大部分是圍繞這一個(gè)公式來進(jìn)行的。因此改善公式Psw＝aCVdd2f中每一個(gè)分量有利于減消整個(gè)系統(tǒng)的功耗。同時(shí)由此公式可見，電壓Vdd對(duì)動(dòng)態(tài)功率的貢獻(xiàn)是最大的。
TI的動(dòng)態(tài)電壓調(diào)整(DVS)技術(shù)和NS的PowerWise閉環(huán)自適應(yīng)電壓調(diào)節(jié)(AVS)技術(shù)是通過調(diào)節(jié)電壓來降低系統(tǒng)的動(dòng)態(tài)功耗的二種方法。
請(qǐng)參閱圖1，NS的PowerWise閉環(huán)自適應(yīng)電壓調(diào)節(jié)(AVS)技術(shù)使便攜設(shè)備動(dòng)態(tài)地調(diào)整性能和功耗，可以將電池使用時(shí)間延長(zhǎng)25％到400％。AVS通過一個(gè)反饋機(jī)制，動(dòng)態(tài)地將電壓調(diào)節(jié)到特定操作所需的最低水平，在高性能模式中采用額定電壓，而低性能模式中則降低電壓，實(shí)現(xiàn)功耗的降低。
再請(qǐng)參閱圖2，TI的動(dòng)態(tài)電壓調(diào)整(DVS)技術(shù)將處理器與電源轉(zhuǎn)換器連接成開環(huán)系統(tǒng)，通過I2C等總線動(dòng)態(tài)地調(diào)節(jié)其供電電壓和頻率，以提高功率利用效率。當(dāng)允許工作在低于最高頻率時(shí)，頻率隨電壓的下降而降低。在DVS系統(tǒng)中，每種工作頻率的供電電壓值都是所有芯片工藝和溫度變化所需的最差值。當(dāng)系統(tǒng)在降低的頻率工作時(shí)，功耗也顯著下降，因?yàn)楣β史匠讨械腇和V2兩項(xiàng)均減小。
然而DVS和AVS兩種技術(shù)都各有其不盡完善之處。
其中，DVS技術(shù)最大的缺點(diǎn)是當(dāng)系統(tǒng)工作在最高頻率時(shí)，DVS方法對(duì)恒定電壓沒有節(jié)能效果。它只有在工作在最高頻率以下時(shí)，才可以通過提供一對(duì)電壓/頻率對(duì)達(dá)到減小功耗的目的。
AVS技術(shù)的產(chǎn)生很大程度上正是為了彌補(bǔ)DVS技術(shù)的這一缺陷，但是它也有一些不足之處。根據(jù)其工作原理，需要HPM來監(jiān)控芯片的性能，然后轉(zhuǎn)由APC來處理它的信息，以此決定是否需要調(diào)節(jié)電壓，這個(gè)過程本身是一個(gè)耗能過程，而且大量的等待決策時(shí)間降低了它的處理效率。

發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問題在于提供一種減少無線通訊終端功耗的裝置和方法，解決單獨(dú)運(yùn)用DVS技術(shù)和AVS技術(shù)所存在的上述缺陷，較大地降低了系統(tǒng)的功耗。
為解決上述技術(shù)問題，本發(fā)明是這樣實(shí)現(xiàn)的一種減少無線通訊終端功耗的方法，其特征在于當(dāng)系統(tǒng)工作到達(dá)額定頻率時(shí)，關(guān)斷開環(huán)DVS供電系統(tǒng)，由閉環(huán)AVS供電；在額定頻率以下工作時(shí)，即工作負(fù)載不大時(shí)則可由DVS和AVS共同供電。
所述閉環(huán)AVS檢測(cè)來自ASIC的電壓余量，并調(diào)整電壓，使得在所有運(yùn)行頻率上都有最低的運(yùn)行功率。
在獲取系統(tǒng)工作的最適電壓時(shí)，所述閉環(huán)AVS系統(tǒng)將這一點(diǎn)壓制傳輸?shù)介_環(huán)DVS系統(tǒng)，并直接調(diào)令DVS系統(tǒng)也使用該最適電壓。
所述開環(huán)DVS系統(tǒng)中，每一確定的電壓/頻率對(duì)集合都是以硬編碼的方式寫到系統(tǒng)中。
所述系統(tǒng)中定制的軟件驅(qū)動(dòng)可由一專門的接口將閉環(huán)AVS系統(tǒng)所測(cè)定的電壓傳入，在改變時(shí)鐘頻率前，通過定時(shí)器來檢查穩(wěn)定電壓狀態(tài)(VDD_OK)。
一種應(yīng)用上述方法的裝置，包括系統(tǒng)處理器、電源控制單元、電源管理單元、時(shí)鐘管理單元、定時(shí)器，其中，電源控制單元包括硬件執(zhí)行控制器、閉環(huán)控制器、電源輸出管理器、時(shí)鐘管理器、頻率表。
該電源控制單元中的硬件執(zhí)行控制器來監(jiān)控系統(tǒng)處理器的時(shí)序性能，并提供可變電壓系統(tǒng)控制環(huán)路的閉環(huán)機(jī)制。
該電源控制單元處理來自硬件執(zhí)行控制器的信息，決定是否需要調(diào)節(jié)電壓，電壓調(diào)節(jié)指令通過電源輸出管理器送給電源管理單元。

圖1是閉環(huán)AVS裝置結(jié)構(gòu)框圖。
圖中1-系統(tǒng)處理器(System Processor)；2-電源控制單元(Advanced Power Controller，簡(jiǎn)稱APC)；21-硬件執(zhí)行控制器(Hardware Performance Monitor，簡(jiǎn)稱HPM)；22-閉環(huán)控制器(Control Loop Processing)；23-電源輸出管理器(PWI Master)；24-時(shí)鐘管理器(Clock Management)；25-頻率表(Frequency Table)；3-電源管理單元(Power Management Unit，簡(jiǎn)稱PMU)。
圖2是開環(huán)DVS裝置結(jié)構(gòu)框圖。
4-系統(tǒng)處理器(System Processor)；5-定時(shí)器(VDD_OK Timer)；6-時(shí)鐘管理單元(Clock Management Unit)；7-伴隨電源補(bǔ)給單元(Companion Power Supply Regulator)。
圖3是本發(fā)明裝置的結(jié)構(gòu)框圖。
10-系統(tǒng)處理器(System Processor)；20-電源控制單元(Advanced Power Controller，簡(jiǎn)稱APC)；
201-硬件執(zhí)行控制器(Hardware Performance Monitor，簡(jiǎn)稱HPM)；202-閉環(huán)控制器(Control Loop Processing)；203-電源輸出管理器(PWI Master)；204-時(shí)鐘管理器(Clock Management)；205-頻率表(Frequency Table)；30-電源管理單元(Power Management Unit，簡(jiǎn)稱PMU)；40-時(shí)鐘管理單元(Clock Management Unit)；50-定時(shí)器(VDD_OK Timer)。
具體實(shí)施方式因此如果能在設(shè)計(jì)中使用DVS或AVS可以使固定電壓系統(tǒng)獲得顯著的節(jié)能效果。當(dāng)頻率可調(diào)節(jié)系統(tǒng)的工作頻率低于最大設(shè)計(jì)頻率時(shí)，DVS可提供節(jié)電節(jié)能功能。AVS則在固定頻率系統(tǒng)和可變/可調(diào)節(jié)頻率系統(tǒng)中發(fā)揮節(jié)電節(jié)能作用。
當(dāng)系統(tǒng)在可調(diào)節(jié)頻率下工作時(shí)，DVS和AVS共同達(dá)成降低固定電壓系統(tǒng)功耗的目標(biāo)。AVS在所有工作頻率時(shí)都能提供降低功耗的額外好處。因此如果將DVS和AVS兩種技術(shù)結(jié)合使用將是一個(gè)非常有效的節(jié)能手段。
一種減少無線通訊終端功耗的方法，主要是利用DVS和AVS技術(shù)相互結(jié)合來降低無線通訊終端功耗。當(dāng)系統(tǒng)工作到達(dá)額定頻率時(shí)，關(guān)斷開環(huán)DVS供電系統(tǒng)，由閉環(huán)AVS供電；在額定頻率以下工作時(shí)，即工作負(fù)載不大時(shí)則可由DVS和AVS共同供電。
根據(jù)如上方法，本發(fā)明提供一種減少無線通訊終端功耗的裝置，如圖3所示它包括系統(tǒng)處理器10、電源控制單元20、電源管理單元30、時(shí)鐘管理單元40、定時(shí)器50，其中，電源控制單元20包括硬件執(zhí)行控制器201、閉環(huán)控制器202、電源輸出管理器203、時(shí)鐘管理器204、頻率表205。
由嵌入在閉環(huán)AVS系統(tǒng)電壓調(diào)節(jié)域中的硬件執(zhí)行控制器201來監(jiān)控系統(tǒng)處理器10的時(shí)序性能，并提供可變電壓系統(tǒng)控制環(huán)路的閉環(huán)機(jī)制。由于硬件執(zhí)行控制器201與其監(jiān)控的計(jì)算系統(tǒng)位于相同的芯片上，因而可以提供芯片工藝補(bǔ)償以及溫度補(bǔ)償。電源管理單元30處理來自硬件執(zhí)行控制器201的信息，決定是否需要調(diào)節(jié)電壓。電壓調(diào)節(jié)指令通過電源輸出管理器203送給電源管理單元30。
由于采用低速時(shí)序的芯片工藝，ASIC設(shè)計(jì)可以在最高溫度下工作。典型的工作溫度和典型的芯片性能會(huì)有電壓余量(headroom)。AVS系統(tǒng)會(huì)檢測(cè)這一余量，并調(diào)整電壓，使得在所有運(yùn)行頻率上都有最低的運(yùn)行功率。
獲取此時(shí)芯片的最適合電壓時(shí)，AVS系統(tǒng)在將這一點(diǎn)壓制傳輸?shù)紻VS系統(tǒng)，直接調(diào)令DVS系統(tǒng)也使用這一電壓。在DVS系統(tǒng)中，每一確定的電壓/頻率對(duì)集合都是以硬編碼的方式寫到芯片中的。芯片上定制的軟件驅(qū)動(dòng)可由一專門的接口將AVS系統(tǒng)測(cè)定的電壓傳入，在改變時(shí)鐘頻率前，必須通過一個(gè)定時(shí)器或其它方法來檢查穩(wěn)定電壓狀態(tài)(VDD_OK)。
這種結(jié)合既利用了AVS系統(tǒng)簡(jiǎn)化了電壓調(diào)整的方法；不再需要頻率/電壓表，但能更準(zhǔn)確地監(jiān)控內(nèi)核內(nèi)外的工藝與溫度變化情況，并且通過標(biāo)準(zhǔn)接口與外部的能量管理單元(FMU)進(jìn)行通信的優(yōu)點(diǎn)又可利用DVS開環(huán)采取電壓、頻率對(duì)形式供電，則在電壓減小的同時(shí)，頻率也大幅減小，進(jìn)而使功耗減小幅度增大的特點(diǎn)。
下面提供一個(gè)分別使用固定電壓、DVS技術(shù)和AVS技術(shù)的功率比較表測(cè)量條件為0.13微米典型芯片，室溫。
表2功率比較表
從該比較表可以看出，當(dāng)頻率在48MHz以下時(shí)，使用DVS技術(shù)比使用固定電壓所用功耗有一個(gè)比較大的降低，但是總體性能上來說使用AVS技術(shù)的功耗降低最多。
但同時(shí)，經(jīng)測(cè)量使用AVS技術(shù)的時(shí)鐘延時(shí)大于DVS技術(shù)，見下比較表測(cè)量條件為0.13微米典型芯片，室溫。
表3時(shí)延比較表
經(jīng)實(shí)驗(yàn)，比較三種技術(shù)運(yùn)用后的功耗后發(fā)現(xiàn)，在DVS的最高頻率64MHz以上，完全使用AVS技術(shù)；而在該頻率以下，使用AVS結(jié)合DVS技術(shù)。這樣雖然在每個(gè)固定頻率范圍下，AVS的功耗要比兩者結(jié)合的功耗小，但是其總的平均功耗則要大于兩者結(jié)合功耗，因此證明將兩種技術(shù)結(jié)合，可以很好的達(dá)到減耗目的。
表4DVS、AVS及DVS/AVS結(jié)合三種技術(shù)功率比較表
綜上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用來限定本發(fā)明的實(shí)施范圍。即凡依本發(fā)明申請(qǐng)專利范圍的內(nèi)容所作的等效變化與修飾，都應(yīng)為本發(fā)明的技術(shù)范疇。
權(quán)利要求
1.一種減少無線通訊終端功耗的方法，其特征在于當(dāng)系統(tǒng)工作到達(dá)額定頻率時(shí)，關(guān)斷開環(huán)DVS供電系統(tǒng)，由閉環(huán)AVS供電；在額定頻率以下工作時(shí)，即工作負(fù)載不大時(shí)則可由DVS和AVS共同供電。
2.根據(jù)權(quán)利要求1所述的減少無線通訊終端功耗的方法，其特征在于所述閉環(huán)AVS檢測(cè)來自ASIC的電壓余量，并調(diào)整電壓，使得在所有運(yùn)行頻率上都有最低的運(yùn)行功率。
3.根據(jù)權(quán)利要求1所述的減少無線通訊終端功耗的方法，其特征在于在獲取系統(tǒng)工作的最適電壓時(shí)，所述閉環(huán)AVS系統(tǒng)將這一點(diǎn)壓制傳輸?shù)介_環(huán)DVS系統(tǒng)，并直接調(diào)令DVS系統(tǒng)也使用該最適電壓。
4.根據(jù)權(quán)利要求3所述的減少無線通訊終端功耗的方法，其特征在于在所述開環(huán)DVS系統(tǒng)中，每一確定的電壓/頻率對(duì)集合都是以硬編碼的方式寫到系統(tǒng)中。
5.根據(jù)權(quán)利要求4所述的減少無線通訊終端功耗的方法，其特征在于所述系統(tǒng)中定制的軟件驅(qū)動(dòng)可由一專門的接口將閉環(huán)AVS系統(tǒng)所測(cè)定的電壓傳入，在改變時(shí)鐘頻率前，通過定時(shí)器來檢查穩(wěn)定電壓狀態(tài)(VDD_OK)。
6.一種應(yīng)用如權(quán)利要求1所述方法的裝置，包括系統(tǒng)處理器(10)、電源控制單元(20)、電源管理單元(30)、時(shí)鐘管理單元(40)、定時(shí)器(50)，其中，電源控制單元(20)包括硬件執(zhí)行控制器(201)、閉環(huán)控制器(202)、電源輸出管理器(203)、時(shí)鐘管理器(204)、頻率表(205)。
7.根據(jù)權(quán)利要求6所述的減少無線通訊終端功耗的裝置，其特征在于該電源控制單元(20)中的硬件執(zhí)行控制器(201)來監(jiān)控系統(tǒng)處理器(10)的時(shí)序性能，并提供可變電壓系統(tǒng)控制環(huán)路的閉環(huán)機(jī)制。
8.根據(jù)權(quán)利要求7所述的減少無線通訊終端功耗的裝置，其特征在于該電源控制單元(20)處理來自硬件執(zhí)行控制器(201)的信息，決定是否需要調(diào)節(jié)電壓，電壓調(diào)節(jié)指令通過電源輸出管理器(203)送給電源管理單元(30)。
全文摘要
本發(fā)明涉及無線通訊終端的電源管理技術(shù)領(lǐng)域，特別是一種減少無線通訊終端功耗的方法。當(dāng)系統(tǒng)工作到達(dá)額定頻率時(shí)，關(guān)斷開環(huán)DVS供電系統(tǒng)，由閉環(huán)AVS供電；在額定頻率以下工作時(shí)，即工作負(fù)載不大時(shí)則可由DVS和AVS共同供電。應(yīng)用上述方法的裝置，包括系統(tǒng)處理器、電源控制單元、電源管理單元、時(shí)鐘管理單元、定時(shí)器，其中，電源控制單元包括硬件執(zhí)行控制器、閉環(huán)控制器、電源輸出管理器、時(shí)鐘管理器、頻率表。它們能解決單獨(dú)運(yùn)用DVS技術(shù)和AVS技術(shù)所存在的上述缺陷，較大地降低了系統(tǒng)的功耗。
文檔編號(hào)H04M1/73GK1710975SQ200510026020
公開日2005年12月21日 申請(qǐng)日期2005年5月20日 優(yōu)先權(quán)日2005年5月20日
發(fā)明者林穎瑩 申請(qǐng)人:上海貝豪通訊電子有限公司