專利名稱：多通道串行ata的控制系統(tǒng)及其控制卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種硬盤接口控制系統(tǒng)，特別是涉及一種應(yīng)用于存儲區(qū)域網(wǎng)絡(luò)(Storage Area Network，SAN)系統(tǒng)的多通道串行ATA(Serial ATA，SATA)控制系統(tǒng)。
背景技術(shù)：
隨著信息時代的來臨，許多企業(yè)通過存儲區(qū)域網(wǎng)絡(luò)(SAN)系統(tǒng)來解決重要數(shù)據(jù)管理與存儲的問題，而存儲區(qū)域網(wǎng)絡(luò)系統(tǒng)是由存儲設(shè)備組成的網(wǎng)絡(luò)架構(gòu)，通過服務(wù)器連接區(qū)域網(wǎng)絡(luò)對存儲區(qū)域網(wǎng)絡(luò)系統(tǒng)進行管理，當(dāng)數(shù)據(jù)遭受破壞時，存儲區(qū)域網(wǎng)絡(luò)系統(tǒng)能提供相關(guān)的補救措施，以恢復(fù)數(shù)據(jù)至破壞前的狀態(tài)，借以提高計算機系統(tǒng)的可靠性(Reliability)與穩(wěn)定性(Stability)。
一般來說，這類存儲裝置(例如，硬盤)的傳輸接口大多采用小型計算機系統(tǒng)接口(Small Computer System Interface，SCSI)，雖然小型計算機系統(tǒng)接口的硬盤具有傳輸速度快的優(yōu)點，但就整個制造成本的考慮下，對中小型企業(yè)而言，將無法負擔(dān)如此高成本的存儲區(qū)域網(wǎng)絡(luò)系統(tǒng)。
于是，串行ATA傳輸接口的硬盤就被列入設(shè)計考慮中，雖然目前的串行ATA傳輸接口在數(shù)據(jù)傳輸速度上略低于小型計算機系統(tǒng)接口(SCSI)，但其制造成本卻能符合中小企業(yè)的要求，只有串行ATA傳輸接口具有單通道的接口規(guī)格，所以對存儲區(qū)域網(wǎng)絡(luò)系統(tǒng)而言，其傳輸通道就明顯不足。
因此，如何能提供一種多通道的串行ATA接口數(shù)據(jù)存取控制系統(tǒng)，借以降低存儲數(shù)組網(wǎng)絡(luò)系統(tǒng)的成本，成為研究人員待解決問題之一。

發(fā)明內(nèi)容
鑒于先前技術(shù)存在的缺點與無法解決的問題，本發(fā)明提出一種多通道串行ATA的控制系統(tǒng)及其控制卡，通過一存取權(quán)協(xié)調(diào)程序，以使獲得存取權(quán)的串行ATA控制模塊對硬盤進行數(shù)據(jù)存取操作，借以達到多通道串行ATA接口數(shù)據(jù)存取的目的。
所以，為達到上述目的，本發(fā)明所公開的多通道串行ATA的控制系統(tǒng)，是用以對一硬盤進行數(shù)據(jù)存取控制，包括第一串行ATA控制模塊、第一存取權(quán)仲裁單元、第二串行ATA控制模塊、第二存取權(quán)仲裁單元及路徑選擇模塊。
第一串行ATA控制模塊，用以對硬盤進行數(shù)據(jù)存取控制，而第一串行ATA控制器還包括網(wǎng)絡(luò)傳輸單元，用以提供第一串行ATA控制模塊連接一區(qū)域網(wǎng)絡(luò)，以傳送或接收相關(guān)的數(shù)據(jù)及控制命令，其中網(wǎng)絡(luò)傳輸單元包括一局部網(wǎng)(Ethernet)端口。
第一存取權(quán)仲裁(Arbitration)單元，設(shè)置于第一串行ATA控制模塊中，其中第一存取權(quán)仲裁單元可為場式可編程柵極數(shù)組(Field Programmable Gate Array，F(xiàn)PGA)或高復(fù)雜度可編程邏輯器件(Complex Programmable Logic Device，CPLD)等等其它可編程規(guī)劃邏輯器件。
控制芯片單元，與網(wǎng)絡(luò)傳輸單元及硬盤控制單元連接，用以控制網(wǎng)絡(luò)傳輸單元與硬盤控制單元的電路工作。
微處理器單元，與控制芯片單元連接，用以處理控制芯片單元的信號。
硬盤控制單元，接收來自區(qū)域網(wǎng)絡(luò)的數(shù)據(jù)，在獲得存取權(quán)后，用以對硬盤進行數(shù)據(jù)存取操作，通過串行ATA接口連接到路徑選擇單元。
第二串行ATA控制模塊，用以對硬盤進行數(shù)據(jù)存取控制，而第二串行ATA控制模塊還包括網(wǎng)絡(luò)傳輸單元，用以提供第二串行ATA控制模塊連接一區(qū)域網(wǎng)絡(luò)，以傳送或接收相關(guān)的數(shù)據(jù)及控制命令，其中網(wǎng)絡(luò)傳輸單元包括一局部網(wǎng)(Ethernet)端口。
第二存取權(quán)仲裁(Arbitration)單元，設(shè)置于第二串行ATA控制模塊中，與第一存取權(quán)仲裁單元連接，通過一仲裁演算程序，以決定對硬盤數(shù)據(jù)傳輸?shù)拇嫒?quán)，并依據(jù)運算結(jié)果產(chǎn)生選擇信號，其中第二存取權(quán)仲裁單元可為場式可編程柵極數(shù)組(FPGA)或高復(fù)雜度可編程邏輯器件(CPLD)等等其它可編程規(guī)劃邏輯器件。
控制芯片單元，與網(wǎng)絡(luò)傳輸單元及硬盤控制單元連接，用以控制網(wǎng)絡(luò)傳輸單元與硬盤控制單元的電路工作。
微處理器單元，與控制芯片單元連接，用以處理控制芯片單元的信號。
硬盤控制單元，接收來自區(qū)域網(wǎng)絡(luò)的數(shù)據(jù)，在獲得存取權(quán)后，用以對硬盤進行數(shù)據(jù)存取操作，通過串行ATA接口連接到路徑選擇單元。
路徑選擇模塊，與第一及第二串行ATA控制模塊連接，具有多路徑數(shù)據(jù)傳輸通道，依據(jù)選擇信號，選擇性切換數(shù)據(jù)傳輸路徑，以使獲得存取權(quán)的串行ATA控制器對硬盤進行數(shù)據(jù)存取操作，其中路徑選擇模塊可由一多路復(fù)用器(Multiplexer)組成。
另外，為達到上述目的本發(fā)明公開了一種串行ATA的控制卡，用以對一硬盤進行數(shù)據(jù)存取控制，包括網(wǎng)絡(luò)傳輸單元，用以提供串行ATA接口的控制卡連接一區(qū)域網(wǎng)絡(luò)，以傳送或接收相關(guān)的數(shù)據(jù)及控制命令，其中網(wǎng)絡(luò)傳輸單元包括一局部網(wǎng)端口。
存取權(quán)仲裁單元，設(shè)置于串行ATA接口的控制卡中，其中存取權(quán)仲裁單元可為場式可編程柵極數(shù)組(Field Programmable Gate Array，F(xiàn)PGA)或高復(fù)雜度可編程邏輯器件(Complex Programmable Logic Device，CPLD)等等其它可編程規(guī)劃邏輯器件。
控制芯片單元，與網(wǎng)絡(luò)傳輸單元及硬盤控制單元連接，用以控制網(wǎng)絡(luò)傳輸單元與硬盤控制單元的電路工作。
微處理器單元，與控制芯片單元連接，用以處理控制芯片單元的信號。
硬盤控制單元，接收來自區(qū)域網(wǎng)絡(luò)的數(shù)據(jù)，在獲得存取權(quán)后，用以對硬盤進行數(shù)據(jù)存取操作。
另外，為達到上述目的本發(fā)明還公開了一種多通道串行ATA控制方法，包括如下步驟首先，發(fā)出存取要求消息到另一存取權(quán)仲裁單元；判斷響應(yīng)消息的內(nèi)容；若收到忙碌狀態(tài)響應(yīng)消息，則在等待一段預(yù)定時間后，回到發(fā)出存取要求消息到另一存取權(quán)仲裁單元的步驟。
若收到閑置狀態(tài)響應(yīng)消息，則表示獲得存取權(quán)，并產(chǎn)生一選擇信號；然后，路徑選擇單元依據(jù)接收的選擇信號切換傳輸路徑給獲得存取權(quán)的串行ATA控制模塊，以進行數(shù)據(jù)存取控制。
借由這種多通道串行ATA的控制系統(tǒng)及其控制卡，通過存取權(quán)協(xié)調(diào)程序，提供獲得存取權(quán)的串行ATA進行數(shù)據(jù)讀取/寫入操作，以使單通道的SATA控制卡具有多通道的數(shù)據(jù)傳輸路徑的功能，借以達到降低存儲數(shù)組網(wǎng)絡(luò)(SAN)系統(tǒng)成本的目的。
以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。


圖1所示為本發(fā)明的系統(tǒng)方框圖；以及圖2所示為本發(fā)明的步驟流程圖。
其中，附圖標(biāo)記如下
10-網(wǎng)絡(luò)傳輸單元100-第一串行ATA控制模塊11-第一存取權(quán)仲裁單元12-控制芯片單元13-微處理器單元14-硬盤控制單元150-局域網(wǎng)絡(luò)20-網(wǎng)絡(luò)傳輸單元200-第二串行ATA控制模塊21-第二存取權(quán)仲裁單元22-控制芯片單元23-微處理器單元24-硬盤控制單元30-路徑選擇模塊40-硬盤具體實施方式
參照圖1，為本發(fā)明的系統(tǒng)方框圖，包括第一串行ATA控制模塊100、第一存取權(quán)仲裁單元11、第二串行ATA控制模塊200、第二存取權(quán)仲裁單元21及路徑選擇模塊30。
第一串行ATA控制模塊100，用以對硬盤40進行數(shù)據(jù)存取(例如，讀取或?qū)懭?控制，而第一串行ATA控制模塊100還包括網(wǎng)絡(luò)傳輸單元10，用以提供第一串行ATA控制模塊100連接到區(qū)域網(wǎng)絡(luò)150，以傳送或接收相關(guān)的數(shù)據(jù)及控制命令，而網(wǎng)絡(luò)傳輸單元10包括一局部網(wǎng)(Ethernet)端口以連接到區(qū)域網(wǎng)絡(luò)150，其中存儲區(qū)域網(wǎng)絡(luò)(SAN)系統(tǒng)(圖中未示)通過區(qū)域網(wǎng)絡(luò)150對硬盤40進行數(shù)據(jù)管理。
第一存取權(quán)仲裁單元11，設(shè)置于第一串行ATA控制模塊100中，分別與網(wǎng)絡(luò)傳輸單元10及第二存取權(quán)仲裁單元21連接，依據(jù)接收的數(shù)據(jù)與控制命令，并通過一仲裁演算程序，以決定是否獲得存取權(quán)，并且依據(jù)運算結(jié)果產(chǎn)生選擇信號，借由獲得存取權(quán)使第一串行ATA控制模塊100對硬盤40進行數(shù)據(jù)存取控制。
其中第一存取權(quán)仲裁單元11可為場式可編程柵極數(shù)組(Field ProgrammableGate Array，F(xiàn)PGA)或高復(fù)雜度可編程邏輯器件(Complex Programmable Logic Device，CPLD)等等其它可編程規(guī)劃邏輯器件。
控制芯片單元12，與網(wǎng)絡(luò)傳輸單元10連接，用以控制網(wǎng)絡(luò)傳輸單元10與硬盤控制單元14的電路工作。微處理器單元13，與控制芯片單元12連接，用以處理控制芯片單元12的信號。
硬盤控制單元14，與控制芯片單元12連接，接收來自區(qū)域網(wǎng)絡(luò)150的數(shù)據(jù)，在獲得存取權(quán)后，用以對硬盤40進行數(shù)據(jù)存取操作，通過串行ATA接口連接到路徑選擇單元30。
第二串行ATA控制模塊200，用以對硬盤40進行數(shù)據(jù)存取(例如，讀取或?qū)懭?控制，而第二串行ATA控制模塊200還包括網(wǎng)絡(luò)傳輸單元20，用以提供第二串行ATA控制模塊200連接區(qū)域網(wǎng)絡(luò)150，以傳送或接收相關(guān)的數(shù)據(jù)及控制命令，而網(wǎng)絡(luò)傳輸單元20包括一局部網(wǎng)(Ethernet)端口以連接到區(qū)域網(wǎng)絡(luò)150，其中存儲區(qū)域網(wǎng)絡(luò)(SAN)系統(tǒng)(圖中未示)通過區(qū)域網(wǎng)絡(luò)150對硬盤40進行數(shù)據(jù)管理。
第二存取權(quán)仲裁單元21，分別與網(wǎng)絡(luò)傳輸單元20及第一存取權(quán)仲裁單元11連接，通過一仲裁演算程序，以決定存取權(quán)，并依據(jù)運算結(jié)果產(chǎn)生選擇信號，而第一存取權(quán)仲裁單元11與第二存取權(quán)仲裁單元21還連接到路徑選擇模塊30，以將選擇信號傳送到路徑選擇模塊30。
其中第二存取權(quán)仲裁單元21可為場式可編程柵極數(shù)組(FPGA)或高復(fù)雜度可編程邏輯器件(CPLD)等等其它可編程規(guī)劃邏輯器件。
控制芯片單元22，與網(wǎng)絡(luò)傳輸單元20連接，用以控制網(wǎng)絡(luò)傳輸單元20與硬盤控制單元24的電路工作。
微處理器單元23，與控制芯片單元22連接，用以處理控制芯片單元22的信號。
硬盤控制單元24，與控制芯片單元22連接，接收來自區(qū)域網(wǎng)絡(luò)150的數(shù)據(jù)，在獲得存取權(quán)后，用以對硬盤40進行數(shù)據(jù)存取操作，通過串行ATA接口連接到路徑選擇單元30。
路徑選擇模塊30，具有多個輸入端與一個輸出端，而輸入端分別連接第一串行ATA控制模塊100的硬盤控制單元14與第二串行ATA控制模塊200的硬盤控制單元24，輸出端則連接到硬盤40，且路徑選擇模塊30具有多路徑數(shù)據(jù)傳輸通道，依據(jù)輸入的選擇信號，選擇性切換連接路徑，以提供不同的數(shù)據(jù)傳輸路徑，借以使獲得存取權(quán)的串行ATA控制模塊(第一串行ATA控制模塊100或第二串行ATA控制模塊200)連接到硬盤40，并進行數(shù)據(jù)讀取/寫入操作，其中路徑選擇模塊30可由多路復(fù)用器(Multiplexer)組成。
硬盤40，與路徑選擇單元30連接，用以提供一存儲區(qū)域，以存放存儲區(qū)域網(wǎng)絡(luò)系統(tǒng)的數(shù)據(jù)，其具有第一代串行ATA(SATA I)或第二代串行ATA II(SATA II)的接口。
然后，參照圖2，為本發(fā)明的步驟流程圖。首先，第一串行ATA控制模塊100與第二串行ATA控制模塊200分別通過網(wǎng)絡(luò)傳輸單元(10與20)接收相關(guān)的數(shù)據(jù)與存取命令，以對硬盤進行數(shù)據(jù)讀取/寫入的操作。
第一串行ATA控制模塊100與第二串行ATA控制模塊200通過一仲裁演算程序，以決定存取權(quán)。而仲裁演算程序由以下例子作說明，當(dāng)?shù)谝淮蠥TA控制模塊100接收到數(shù)據(jù)與控制命令時，即由第一存取權(quán)仲裁單元11發(fā)出存取要求消息到第二存取權(quán)仲裁單元21(步驟300)，而第二存取權(quán)仲裁單元21于接收到存取要求消息后，依據(jù)目前狀態(tài)響應(yīng)一狀態(tài)消息。
接下來，判斷響應(yīng)消息的內(nèi)容(步驟301)，若為忙碌狀態(tài)消息，則第一存取權(quán)仲裁單元11于等待一預(yù)定時間(步驟302)后，回到步驟300。
若第二存取權(quán)仲裁單元21響應(yīng)閑置狀態(tài)消息，即表示目前第二存取權(quán)仲裁單元21并沒有對硬盤40進行數(shù)據(jù)讀取/寫入操作，而第存取權(quán)仲裁單元11接收到閑置狀態(tài)響應(yīng)消息后，即獲得存取權(quán)，然后，其產(chǎn)生一選擇信號到路徑選擇模塊30(步驟303)，以切換數(shù)據(jù)傳輸路徑，并于下一總線周期(Cycle)對硬盤40進行數(shù)據(jù)讀取/寫入操作，其中若第一串行ATA控制模塊100與第二串行ATA控制模塊200同時互相發(fā)出存取要求消息到對方時，則以隨機數(shù)演算方式?jīng)Q定其中一方獲得存取權(quán)，而另一方則進入等待狀態(tài)，以完成仲裁演算程序。
而路徑選擇模塊30依據(jù)接收的選擇信號切換對應(yīng)的傳輸路徑給獲得存取權(quán)的串行ATA控制模塊(步驟304)，以進行數(shù)據(jù)傳輸操作，其中路徑選擇模塊30可通過多路復(fù)用器(Multiplexer)來達成操作需求。
另外，上述以第一串行ATA控制模塊100接收相關(guān)的數(shù)據(jù)與存取命令的情況作說明，若第二串行ATA控制模塊200接收到相關(guān)的數(shù)據(jù)與存取命令時，則由第二存取權(quán)仲裁單元21發(fā)送存取要求消息到第一存取權(quán)仲裁單元20，而存取權(quán)獲得的決定方式如上，在此不再贅述。
借由這種多通道串行ATA的控制系統(tǒng)及其控制卡，除了讓單通道的串行ATA控制卡可達到多路徑存取的功能外，還通過存取權(quán)仲裁單元，使數(shù)據(jù)的存取操作更有效率，借以達到多通道串行ATA數(shù)據(jù)傳輸?shù)哪康呐c降低存儲數(shù)組網(wǎng)絡(luò)(SAN)系統(tǒng)成本的目的。
當(dāng)然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種多通道串行高級技術(shù)附件的控制系統(tǒng)，其特征在于，用以對一硬盤進行數(shù)據(jù)存取控制，包括一第一串行高級技術(shù)附件控制模塊，用以控制所述硬盤進行數(shù)據(jù)存取操作；一第一存取權(quán)仲裁單元，設(shè)置于所述第一串行高級技術(shù)附件控制模塊中；一第二串行高級技術(shù)附件控制模塊，與所述第一串行高級技術(shù)附件控制模塊連接，用以控制所述硬盤進行數(shù)據(jù)存取操作；一第二存取權(quán)仲裁單元，設(shè)置于所述第二串行高級技術(shù)附件控制模塊中，與所述第一存取權(quán)仲裁單元進行一仲裁演算程序，并依據(jù)所述仲裁演算程序的結(jié)果產(chǎn)生一選擇信號；以及一路徑選擇模塊，與所述第一及所述第二串行高級技術(shù)附件控制模塊連接，依據(jù)所述選擇信號選擇性切換數(shù)據(jù)傳輸路徑，以使所述第一或所述第二串行高級技術(shù)附件控制模塊對所述硬盤進行數(shù)據(jù)存取控制。
2.根據(jù)權(quán)利要求1所述的控制系統(tǒng)，其特征在于，所述第一串行高級技術(shù)附件控制模塊還包括一網(wǎng)絡(luò)傳輸單元，用以提供一數(shù)據(jù)傳輸通道，以連接到一區(qū)域網(wǎng)絡(luò)；一硬盤控制單元，用以對所述硬盤進行數(shù)據(jù)存取操作；一控制芯片單元，用以控制所述網(wǎng)絡(luò)傳輸單元與所述硬盤控制單元的操作；以及一微處理器單元，用以處理所述控制芯片單元的信號。
3.根據(jù)權(quán)利要求2所述的控制系統(tǒng)，其特征在于，所述網(wǎng)絡(luò)傳輸單元包括一局部網(wǎng)端口。
4.根據(jù)權(quán)利要求1所述的控制系統(tǒng)，其特征在于，所述第二串行高級技術(shù)附件控制模塊還包括一網(wǎng)絡(luò)傳輸單元，用以提供一數(shù)據(jù)傳輸通道，以連接到一區(qū)域網(wǎng)絡(luò)；一硬盤控制單元，用以對所述硬盤進行數(shù)據(jù)存取操作；一控制芯片單元，控制所述網(wǎng)絡(luò)傳輸單元與所述硬盤控制單元的操作；以及一微處理器單元，用以處理所述控制芯片單元的信號。
5.根據(jù)權(quán)利要求4所述的控制系統(tǒng)，其特征在于，所述網(wǎng)絡(luò)傳輸單元括一局部網(wǎng)端口。
6.根據(jù)權(quán)利要求1所述的控制系統(tǒng)，其特征在于，所述路徑選擇單元由一多路復(fù)用器組成。
7.根據(jù)權(quán)利要求1所述的控制系統(tǒng)，其特征在于，所述第一存取權(quán)仲裁單元由一場式可編程柵極數(shù)組組成。
8.根據(jù)權(quán)利要求1所述的控制系統(tǒng)，其特征在于，所述第一存取權(quán)仲裁單元由一高復(fù)雜度可編程邏輯器件組成。
9.一種串行高級技術(shù)附件的控制卡，其特征在于，用以對一硬盤進行數(shù)據(jù)存取控制，包括一網(wǎng)絡(luò)傳輸單元，用以提供一數(shù)據(jù)傳輸通道，以連接到一區(qū)域網(wǎng)絡(luò)；一硬盤控制單元，接收來自所述區(qū)域網(wǎng)絡(luò)的數(shù)據(jù)，用以對所述硬盤進行數(shù)據(jù)存取作業(yè)；一控制芯片單元，控制所述網(wǎng)絡(luò)傳輸單元與所述硬盤控制單元的操作；一微處理器單元，用以處理該控制芯片單元的信號；以及一存取權(quán)仲裁單元，接收來自所述區(qū)域網(wǎng)絡(luò)的命令，并與另一串行高級技術(shù)附件接口的控制卡的存取權(quán)仲裁單元進行一仲裁演算程序，以決定一存取權(quán)，借以對所述硬盤進行數(shù)據(jù)存取控制。
10.根據(jù)權(quán)利要求9所述的控制卡，其特征在于，所述網(wǎng)絡(luò)傳輸單元包括一局部網(wǎng)端口。
11.根據(jù)權(quán)利要求9所述的控制卡，其特征在于，所述存取權(quán)仲裁單元由一場式可編程柵極數(shù)組組成。
12.根據(jù)權(quán)利要求9所述的控制卡，其特征在于，所述存取權(quán)仲裁單元由一高復(fù)雜度可編程邏輯器件組成。
全文摘要
本發(fā)明公開了一種多通道串行ATA(SerialAdvanced Technology Attachment，SATA)的控制系統(tǒng)及其控制卡，包括第一串行ATA控制模塊、第一存取權(quán)仲裁單元、第二串行ATA控制模塊、第二存取權(quán)仲裁單元及路徑選擇單元。通過第一與第二存取權(quán)仲裁單元進行一仲裁演算程序，以決定存取權(quán)，并依據(jù)演算結(jié)果產(chǎn)生一選擇信號到路徑選擇模塊，以切換數(shù)據(jù)傳輸路徑給獲得存取權(quán)的串行ATA控制模塊，借以達到多通道串行ATA數(shù)據(jù)存取的目的。
文檔編號H04L12/00GK1804821SQ200510002198
公開日2006年7月19日 申請日期2005年1月14日 優(yōu)先權(quán)日2005年1月14日
發(fā)明者喬重華 申請人:英業(yè)達股份有限公司