專利名稱：用于為衍生時(shí)鐘控制維持?jǐn)?shù)據(jù)密度的方法和裝置的制作方法
背景技術(shù)：
1.發(fā)明技術(shù)領(lǐng)域本公開一般地涉及存儲(chǔ)器系統(tǒng)、組件和方法，并且更具體地，涉及用于在全緩沖DIMM(FBD)存儲(chǔ)器通道中為衍生時(shí)鐘控制技術(shù)維持?jǐn)?shù)據(jù)密度的方法和裝置。
2.相關(guān)技術(shù)說(shuō)明

圖1是描述常規(guī)存儲(chǔ)器通道100的框圖，所述存儲(chǔ)器通道100呈現(xiàn)“短線連接(stub-bus)”拓?fù)?。所述存?chǔ)器通道(channel)包括主機(jī)110和四個(gè)DIMM 120、130、140、150。DIMM 120、130、140、150中的每一個(gè)連接到存儲(chǔ)器總線115，以與主機(jī)110交換數(shù)據(jù)。DIMM 120、130、140、150中的每一個(gè)將短的電氣短線添加到存儲(chǔ)器總線115。在過(guò)去的將近15年中，存儲(chǔ)器子系統(tǒng)一直依賴于這種類型的短線連接拓?fù)洹?br> 仿真已經(jīng)顯示，對(duì)于每個(gè)存儲(chǔ)器通道具有2到4個(gè)DIMM的應(yīng)用，短線連接技術(shù)達(dá)到533-667MT/s(兆次事務(wù)/秒)的最大帶寬，或?qū)τ?字節(jié)(byte)寬的DIMM，達(dá)到4.2-5.3GB/s(十億字節(jié)/秒)。即使不是不可能，使用短線連接拓?fù)湟埠茈y達(dá)到下一量級(jí)，即800兆次傳輸/秒(MT/s)及其以上的量級(jí)。
本發(fā)明的實(shí)施方案解決常規(guī)技術(shù)的這些缺點(diǎn)和其他缺點(diǎn)。
附圖簡(jiǎn)要說(shuō)明圖1是描述使用“短線連接”拓?fù)涞某Ｒ?guī)存儲(chǔ)器通道的框圖。
圖2是描述具有“點(diǎn)對(duì)點(diǎn)”拓?fù)涞拇鎯?chǔ)器通道的框圖。
圖3是描述針對(duì)差分對(duì)(differential pair)信號(hào)的典型數(shù)據(jù)轉(zhuǎn)換(transition)的圖。
圖4是根據(jù)本發(fā)明的一些實(shí)施方案，描述可編程轉(zhuǎn)換密度探測(cè)器的框圖。
圖5是根據(jù)本發(fā)明的其他實(shí)施方案，描述可編程轉(zhuǎn)換密度探測(cè)器的框圖。
圖6A是根據(jù)本發(fā)明的再其他的實(shí)施方案，描述可編程反轉(zhuǎn)器(inverter)的框圖。
圖6B是描述數(shù)據(jù)反轉(zhuǎn)方案的一些實(shí)施例的表，所述數(shù)據(jù)反轉(zhuǎn)方案在使用圖6A的實(shí)施方案中是可行的。
發(fā)明詳細(xì)說(shuō)明為了在每個(gè)存儲(chǔ)器通道4.2-5.3GB/s之上增加存儲(chǔ)器帶寬要求，本發(fā)明的實(shí)施方案利用“點(diǎn)對(duì)點(diǎn)”(P2P)信令技術(shù)。圖2是描述具有P2P拓?fù)涞拇鎯?chǔ)器通道200的框圖。P2P存儲(chǔ)器通道200包括四個(gè)DIMM 220、230、240和250。每個(gè)DIMM具有八個(gè)動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(DRAM)器件260。其他的P2P存儲(chǔ)器通道可以具有更多或更少的DIMM，但是它們將仍然如圖2中所示的那樣排列。
主機(jī)210和DIMM 220-250被連接到存儲(chǔ)器總線215，其中215a表示內(nèi)向(inbound)數(shù)據(jù)流(到主機(jī))并且215b表示外向(outbound)數(shù)據(jù)流(來(lái)自主機(jī))。在該實(shí)例中，源自離主機(jī)210最遠(yuǎn)的DIMM 250的內(nèi)向數(shù)據(jù)路徑(path)和外向數(shù)據(jù)路徑?jīng)]有被用到，因?yàn)镈IMM 250在鏈中是最后一個(gè)。
主機(jī)210可以包括一個(gè)或更多個(gè)微處理器、信號(hào)處理器、存儲(chǔ)器控制器、圖形處理器等。典型地，存儲(chǔ)器控制器協(xié)調(diào)對(duì)系統(tǒng)存儲(chǔ)器的訪問(wèn)，并且所述存儲(chǔ)器控制器將是主機(jī)210的組件，所述主機(jī)210直接連接到內(nèi)向和外向數(shù)據(jù)路徑215a和215b。
在點(diǎn)對(duì)點(diǎn)配置中，每個(gè)DIMM具有緩沖芯片270。需要緩沖芯片270來(lái)捕捉來(lái)自內(nèi)向數(shù)據(jù)流215a或外向數(shù)據(jù)流215b的信號(hào)，并且將所述信號(hào)重傳到在菊花鏈結(jié)構(gòu)中的相鄰DIMM上的下一個(gè)緩沖芯片270。這些點(diǎn)對(duì)點(diǎn)鏈路通過(guò)使用差分信令對(duì)來(lái)允許高速、同時(shí)的雙向數(shù)據(jù)通信。
內(nèi)向和外向數(shù)據(jù)流215a、215b由多個(gè)高速信號(hào)(未示出)組成，其中每個(gè)高速信號(hào)由差分對(duì)實(shí)現(xiàn)。
緩沖芯片270必須鎖存有效數(shù)據(jù)以捕捉來(lái)自數(shù)據(jù)流215a、215b的信號(hào)。圖3是描述針對(duì)差分對(duì)的示例性數(shù)據(jù)轉(zhuǎn)換的圖，所述差分對(duì)是數(shù)據(jù)流215a或215b的一部分。段30通常被稱為“數(shù)據(jù)眼圖(data eye)”。優(yōu)選地，當(dāng)差分信號(hào)已經(jīng)完成其轉(zhuǎn)換時(shí)，緩沖芯片270鎖存數(shù)據(jù)。換句話說(shuō)，緩沖芯片270在數(shù)據(jù)眼圖的近似中點(diǎn)處鎖存數(shù)據(jù)是優(yōu)選的。每個(gè)緩沖芯片270從外部參考時(shí)鐘生成衍生時(shí)鐘(derived clock)(未示出)，用來(lái)鎖存接收到的信號(hào)，并且內(nèi)插(interpolate)所述衍生時(shí)鐘，從而使它位于數(shù)據(jù)眼圖的中心。
為了維持?jǐn)?shù)據(jù)眼圖和衍生時(shí)鐘之間的相位關(guān)系，要求在固定時(shí)間段內(nèi)的某個(gè)最小數(shù)據(jù)轉(zhuǎn)換次數(shù)。換句話說(shuō)，必須維持最小轉(zhuǎn)換密度。最小轉(zhuǎn)換密度典型地是在每128個(gè)時(shí)鐘周期5次數(shù)據(jù)轉(zhuǎn)換的量級(jí)，但是取決于系統(tǒng)要求，它可以更多或更少。
為了保證發(fā)生最小數(shù)據(jù)轉(zhuǎn)換次數(shù)，主機(jī)210可以周期性地在外向數(shù)據(jù)路徑215b上發(fā)送包含所需數(shù)據(jù)轉(zhuǎn)換的同步數(shù)據(jù)流。一旦同步流到達(dá)最后的DIMM 250，它在內(nèi)向數(shù)據(jù)路徑215a上被發(fā)送回主機(jī)，從而使外向和內(nèi)向數(shù)據(jù)路徑兩者都被同步。可替換地，來(lái)自主機(jī)210的同步數(shù)據(jù)流可以在最后的DIMM 250上終止，并且最后的DIMM 250可以生成另一個(gè)同步數(shù)據(jù)流，所述另一個(gè)同步數(shù)據(jù)流在內(nèi)向數(shù)據(jù)路徑215a上被傳輸，在主機(jī)210處終止。
為了達(dá)到每128個(gè)時(shí)鐘周期5次數(shù)據(jù)轉(zhuǎn)換，數(shù)據(jù)同步流需要約4％的可獲得帶寬。因?yàn)橛糜贔BD存儲(chǔ)器通道的流控制單元(flow control unit，F(xiàn)LIT)長(zhǎng)度是12個(gè)周期長(zhǎng)，所以同步數(shù)據(jù)流會(huì)是每128個(gè)周期占用12個(gè)周期或者是約9.4％的可獲得帶寬。在本方案中，沒(méi)有監(jiān)控實(shí)際數(shù)據(jù)轉(zhuǎn)換密度，并且不管是否真正需要同步周期，它們都被傳輸。因此，這不是優(yōu)選的實(shí)現(xiàn)，因?yàn)闋奚藬?shù)據(jù)帶寬(和系統(tǒng)性能)。
圖4是根據(jù)本發(fā)明的一些實(shí)施方案，描述轉(zhuǎn)換密度探測(cè)器40的框圖。參見圖4，轉(zhuǎn)換密度探測(cè)器40包括多個(gè)數(shù)據(jù)轉(zhuǎn)換探測(cè)器(DTD)，所述DTD將源自P2P存儲(chǔ)器通道(例如，圖2的P2P存儲(chǔ)器通道)的外向(OB)數(shù)據(jù)路徑或內(nèi)向(IB)數(shù)據(jù)路徑的數(shù)據(jù)通路(data lane)的一條作為輸入。在該特定的實(shí)例中，存在14條用于內(nèi)向數(shù)據(jù)路徑的數(shù)據(jù)通路(IB
到IB[13])，和10條用于外向數(shù)據(jù)路徑的數(shù)據(jù)通路(OB
到OB[9])。每一條數(shù)據(jù)通路OB
和IB
對(duì)應(yīng)于一個(gè)差分信號(hào)。
DTD
探測(cè)對(duì)應(yīng)的數(shù)據(jù)通路OB和IB何時(shí)經(jīng)歷如圖3中示出的那些轉(zhuǎn)換的轉(zhuǎn)換。當(dāng)在對(duì)應(yīng)的數(shù)據(jù)通路OB和IB上探測(cè)到轉(zhuǎn)換時(shí)，DTD
斷言(assert)輸出。DTD
的輸出是針對(duì)對(duì)應(yīng)的、可編程數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器(DTC)的輸入。在該實(shí)例中，DTC
是3位(bit)的、非環(huán)繞式計(jì)數(shù)器?？商鎿Q地，用做DTC的計(jì)數(shù)器的大小可以更大或更小。使用對(duì)于給定數(shù)量的時(shí)鐘周期內(nèi)的期望的數(shù)據(jù)轉(zhuǎn)換次數(shù)來(lái)預(yù)編程DTC。一旦計(jì)數(shù)器達(dá)到預(yù)編程次數(shù)，它將斷言其輸出，指示對(duì)應(yīng)的數(shù)據(jù)通路已經(jīng)達(dá)到由預(yù)編程的次數(shù)指定的轉(zhuǎn)換密度。例如，如果使用數(shù)字5來(lái)預(yù)編程DTC
，那么當(dāng)在對(duì)應(yīng)的外向數(shù)據(jù)通路OB
上發(fā)生了至少5次數(shù)據(jù)轉(zhuǎn)換時(shí)，DTC
斷言其輸出。
數(shù)據(jù)轉(zhuǎn)換密度探測(cè)器40還包括8位的、可編程的、環(huán)繞式時(shí)鐘周期計(jì)數(shù)器42。使用期望的時(shí)鐘周期數(shù)量來(lái)預(yù)編程時(shí)鐘周期計(jì)數(shù)器42，其中在所述期望的時(shí)鐘周期數(shù)量?jī)?nèi)需要發(fā)生期望的數(shù)據(jù)轉(zhuǎn)換次數(shù)。例如，使用數(shù)字128來(lái)預(yù)編程時(shí)鐘周期計(jì)數(shù)器42會(huì)導(dǎo)致所述時(shí)鐘周期計(jì)數(shù)器每128個(gè)時(shí)鐘周期斷言輸出?？商鎿Q地，時(shí)鐘周期計(jì)數(shù)器42中的位數(shù)可以更大或更小。當(dāng)時(shí)鐘周期計(jì)數(shù)器42的輸出被斷言時(shí)，它重置所有的非環(huán)繞式DTC
。
DTD
、DTC
和時(shí)鐘周期計(jì)數(shù)器42合起來(lái)形成了功能組41。
DTC
的輸出作為NAND(與非)邏輯44的輸入。當(dāng)DTC
的輸出中的任意一個(gè)為“0”，指示數(shù)據(jù)通路OB
或IB
中的一個(gè)還未達(dá)到期望的轉(zhuǎn)換密度時(shí)，NAND邏輯44輸出“1”。本領(lǐng)域技術(shù)人員熟悉如何使用NAND門來(lái)完成這樣的操作，因此NAND邏輯44的細(xì)節(jié)不做進(jìn)一步詳細(xì)的解釋。類似地，其他實(shí)施方案可以使用不同類型的邏輯門來(lái)代替NAND邏輯44以達(dá)到相同的結(jié)果。如果當(dāng)時(shí)鐘周期計(jì)數(shù)器42在指定數(shù)量的時(shí)鐘周期后斷言“1”時(shí)，NAND邏輯44的輸出為“1”，那么AND(與門)46上的兩個(gè)輸入都被斷言，使能(enable)信號(hào)DoSync。因此，當(dāng)數(shù)據(jù)通路OB
、IB
的任意一個(gè)要求同步周期時(shí)，DoSync信號(hào)被斷言。類似于NAND邏輯44，由AND門46實(shí)現(xiàn)的邏輯可以可替換地使用本領(lǐng)域技術(shù)人員公知的其他邏輯門的組合來(lái)實(shí)現(xiàn)。
圖5是根據(jù)本發(fā)明的其他實(shí)施方案，描述轉(zhuǎn)換密度探測(cè)器的框圖。由圖5示出的實(shí)施方案與那些由圖4示出的實(shí)施方案在以下方面相同功能組41包括與圖4中示出的組件相同的組件。然而，在這些實(shí)施方案中存在兩個(gè)NAND邏輯塊52、54。NAND邏輯52響應(yīng)于外向數(shù)據(jù)路徑OB
，并且NAND邏輯54響應(yīng)于內(nèi)向數(shù)據(jù)路徑IB
。NAND邏輯52、54的操作與圖4的NAND邏輯44的操作相同。也即是說(shuō)，當(dāng)外向數(shù)據(jù)路徑OB
中的一個(gè)沒(méi)有達(dá)到編程的數(shù)據(jù)轉(zhuǎn)換密度時(shí)，NAND邏輯52的輸出被斷言。當(dāng)內(nèi)向數(shù)據(jù)路徑IB
中的一個(gè)沒(méi)有達(dá)到編程的數(shù)據(jù)轉(zhuǎn)換密度時(shí)，NAND邏輯54的輸出被斷言。NAND邏輯52和NAND邏輯54的輸出分別饋入AND門56和AND門58。
如由圖4示出的實(shí)施方案，AND門56和AND門58的另一個(gè)輸入是時(shí)鐘周期計(jì)數(shù)器42的輸出(見圖4)。根據(jù)這些實(shí)施方案，產(chǎn)生了兩個(gè)信號(hào)。當(dāng)外向數(shù)據(jù)路徑中的一個(gè)在編程的時(shí)鐘周期數(shù)量后要求同步信號(hào)時(shí)，DoSyncOB被斷言，并且當(dāng)內(nèi)向數(shù)據(jù)路徑中的一個(gè)在編程的時(shí)鐘周期數(shù)量后要求同步信號(hào)時(shí)，DoSyncIB被斷言。
參照?qǐng)D4和圖5，僅當(dāng)需要同步時(shí)，可以使用信號(hào)DoSync、DoSyncOB和DoSyncIB來(lái)觸發(fā)這樣的同步信號(hào)的傳輸。因此，沒(méi)有因?yàn)椴还艽鎯?chǔ)器通道的實(shí)際數(shù)據(jù)轉(zhuǎn)換密度盲目地發(fā)送同步信號(hào)而浪費(fèi)帶寬。相應(yīng)地，圖4和5中示出的實(shí)施方案提供可編程機(jī)制，所述可編程機(jī)制可以針對(duì)被傳輸信號(hào)跟蹤在特定的時(shí)間間隔內(nèi)的數(shù)據(jù)轉(zhuǎn)換密度。
盡管在這些實(shí)施方案中DTC
和時(shí)鐘周期計(jì)數(shù)器42的可編程能力是方便的特征，但是替換的實(shí)施方案不要求這樣的特征。換句話說(shuō)，DTC
和時(shí)鐘周期計(jì)數(shù)器42可以簡(jiǎn)單地在它們達(dá)到它們的界限(limit)時(shí)斷言輸出，所述界限取決于計(jì)數(shù)器中的位數(shù)。
此外，圖4和5中示出的實(shí)施方案可以駐留在圖2的主機(jī)210和緩沖芯片270兩者之上。
圖6A是根據(jù)本發(fā)明的其他實(shí)施方案，描述可編程轉(zhuǎn)換發(fā)生器60的框圖。轉(zhuǎn)換發(fā)生器60根據(jù)預(yù)先選擇的數(shù)據(jù)反轉(zhuǎn)(data inversion)方案，對(duì)緩沖芯片270(圖2)的發(fā)射器和接收器(未示出)兩者同時(shí)應(yīng)用數(shù)據(jù)反轉(zhuǎn)。因此，通過(guò)以預(yù)先選擇的方式應(yīng)用數(shù)據(jù)反轉(zhuǎn)，無(wú)需主機(jī)每預(yù)定數(shù)量的時(shí)鐘周期內(nèi)發(fā)送一次強(qiáng)制的同步信號(hào)，可以達(dá)到最小數(shù)據(jù)轉(zhuǎn)換密度的可能性增加了。轉(zhuǎn)換發(fā)生器60可以駐留在圖2的主機(jī)210和緩沖芯片270上。
在圖6A中，移位寄存器610是具有14個(gè)儲(chǔ)存位的環(huán)繞式移位寄存器。移位寄存器610中的每個(gè)儲(chǔ)存位INV[13:0]對(duì)應(yīng)于內(nèi)向數(shù)據(jù)路徑INB[13:0]中的一個(gè)數(shù)據(jù)通路。儲(chǔ)存位INV[13]、INV[12]、INV[11]等中的每一個(gè)和它對(duì)應(yīng)的數(shù)據(jù)通路IB[13]、IB[12]、IB[11]等中的每一個(gè)是反轉(zhuǎn)器620的輸入。每當(dāng)移位寄存器中的儲(chǔ)存位INV[13:0]包括針對(duì)它對(duì)應(yīng)的數(shù)據(jù)通路IB[13:0]的“1”時(shí)，對(duì)應(yīng)的反轉(zhuǎn)器620被使能，并且該特定的數(shù)據(jù)通路以反轉(zhuǎn)方式(mode)操作。
在移位寄存器610的操作期間，位INV[13:0]在每個(gè)時(shí)鐘周期右移。換句話說(shuō)，最高位(most significant bit)INV[13]變成INV[12]，INV[12]變成INV[11]，等等，而最低位INV
繞回串行輸入SerIn，在串行輸入SerIn中它變成新的最高位INV[13]?？商鎿Q地，可以配置移位寄存器610，從而位INV[13:0]在每個(gè)時(shí)鐘周期左移。來(lái)自反轉(zhuǎn)器620的輸出被對(duì)應(yīng)的緩沖器630緩沖。
圖6A描述了被配置為僅在一個(gè)方向處理數(shù)據(jù)轉(zhuǎn)換的轉(zhuǎn)換發(fā)生器60。也即是說(shuō)，轉(zhuǎn)換發(fā)生器60僅對(duì)是內(nèi)向(IB)數(shù)據(jù)路徑的一部分的接收器和發(fā)射器(未示出)應(yīng)用數(shù)據(jù)反轉(zhuǎn)。例如，如果外向數(shù)據(jù)路徑包括10條數(shù)據(jù)通路OB[9:0]，將需要另一個(gè)具有10個(gè)儲(chǔ)存位的數(shù)據(jù)轉(zhuǎn)換發(fā)生器60以用于外向數(shù)據(jù)路徑上的接收器和發(fā)射器。可替換地，如果移位寄存器610被24位長(zhǎng)(14位用于內(nèi)向路徑并且10位用于外向路徑)的移位寄存器取代，圖6A的數(shù)據(jù)轉(zhuǎn)換發(fā)生器60可以容納內(nèi)向數(shù)據(jù)路徑IB[13:0]和外向數(shù)據(jù)路徑OB[9:0]兩者。在該實(shí)例中，還將需要10個(gè)額外的反轉(zhuǎn)器620和10個(gè)額外的緩沖器630來(lái)處理外向數(shù)據(jù)路徑。
在通道上的主機(jī)和所有DIMM的重置期間，移位寄存器610可以經(jīng)由ParIn(并行入)被并行地加載，并且移位寄存器的內(nèi)容可以同步于CLOCK被移位。移位寄存器610可以以與通道上的所有組件一致的步調(diào)來(lái)操作，也即是說(shuō)，每個(gè)DIMM上的接收器和發(fā)射器與反轉(zhuǎn)操作同步。可替換地，移位寄存器610可以以僅與通道上的一個(gè)另外的相鄰組件一致的步調(diào)來(lái)操作。參照?qǐng)D2，這更容易解釋。在內(nèi)向路徑215a上，DIMM 240的緩沖芯片270上的發(fā)射器(未示出)以與DIMM 230的緩沖芯片270上的接收器(未示出)一致的步調(diào)來(lái)操作。而在外向路徑215b上，DIMM 230的緩沖芯片270上的發(fā)射器(未示出)以與DIMM 240的緩沖芯片270上的接收器(未示出)一致的步調(diào)來(lái)操作。換句話說(shuō)，橫跨各個(gè)DIMM或橫跨主機(jī)210和相鄰的DIMM 220彼此“面對(duì)”的發(fā)射器和接收器以一致的步調(diào)操作。
圖6B是描述數(shù)據(jù)反轉(zhuǎn)方案的一些實(shí)施例的表，所述數(shù)據(jù)反轉(zhuǎn)方案在使用圖6A的實(shí)施方案中是可行的。行640、650和660各自包含14位，所述14位表示并行地加載到移位寄存器610的位地址INV[13:0]的初始值。行640表示了數(shù)據(jù)通路每隔一個(gè)周期被反轉(zhuǎn)的數(shù)據(jù)反轉(zhuǎn)方案。行650表示沒(méi)有對(duì)內(nèi)向數(shù)據(jù)通路IB[13:0]應(yīng)用數(shù)據(jù)反轉(zhuǎn)的數(shù)據(jù)反轉(zhuǎn)方案。行660表示行進(jìn)式數(shù)據(jù)反轉(zhuǎn)(marching data inversion)方案，其中對(duì)內(nèi)向數(shù)據(jù)通路IB[13:0]中的每一個(gè)順序地應(yīng)用數(shù)據(jù)反轉(zhuǎn)，即從IB[7]、IB[6]、…IB
、IB[13]、…IB[8]等開始，然后從IB[7]重新開始。圖6B中的箭頭描述在移位寄存器610的操作期間，INV
位置上的位繞回INV[12]位置。
可替換地，環(huán)繞式移位寄存器610中的儲(chǔ)存位INV[X:0]的個(gè)數(shù)可以大于(X＞Y)內(nèi)向數(shù)據(jù)路徑中的數(shù)據(jù)通路IB[Y:0]的數(shù)量。例如，在圖6B的行660中示出的數(shù)據(jù)反轉(zhuǎn)方案中，每14個(gè)時(shí)鐘周期對(duì)每個(gè)數(shù)據(jù)通路應(yīng)用一次數(shù)據(jù)反轉(zhuǎn)。然而，如果環(huán)繞式移位寄存器610是128位移位寄存器，并且對(duì)應(yīng)于數(shù)據(jù)通路IB[13:0]的14位任意地分布在整個(gè)移位寄存器610中，那么使用與行660相同的模式(pattern)，每128個(gè)時(shí)鐘周期對(duì)每個(gè)內(nèi)向數(shù)據(jù)通路應(yīng)用一次數(shù)據(jù)反轉(zhuǎn)，或大約9倍慢。
為了達(dá)到在大概每14個(gè)時(shí)鐘周期一次與每128個(gè)時(shí)鐘周期一次之間的數(shù)據(jù)反轉(zhuǎn)頻率，可以給位的模式添加更多的“1”，所述位的模式被加載到移位寄存器610的INV[13:0]。
可替換地，環(huán)繞式移位寄存器610中的儲(chǔ)存位INV[X:0]的個(gè)數(shù)可以小于(X＜Y)內(nèi)向數(shù)據(jù)路徑中的數(shù)據(jù)通路IB[Y:0]的數(shù)量。例如，假設(shè)人們只希望實(shí)現(xiàn)例如圖6B的行640中示出的數(shù)據(jù)反轉(zhuǎn)方案，其中每隔一個(gè)時(shí)鐘周期針對(duì)數(shù)據(jù)通路就發(fā)生一次反轉(zhuǎn)。在這種情況下，可以使用以1，0加載的2位移位寄存器來(lái)代替14位移位寄存器610。反轉(zhuǎn)器620中的一半將使用2位移位寄存器的一位作為輸入，而另一半將使用2位移位寄存器的另一位。雖然相比于14位寄存器，使用2位寄存器將犧牲一些多功能性(versatility)，但可以實(shí)現(xiàn)與圖6B的行640相同的數(shù)據(jù)反轉(zhuǎn)方案。
因此，很明顯，數(shù)據(jù)反轉(zhuǎn)在特定數(shù)據(jù)通路上發(fā)生的頻率可以由移位寄存器610中的位數(shù)和被加載到移位寄存器的位的模式來(lái)控制。因?yàn)樵诿總€(gè)緩沖芯片270上的發(fā)射器和接收器被同步為以反轉(zhuǎn)方式來(lái)操作，所以不存在由于在每個(gè)緩沖芯片上有太多的數(shù)據(jù)轉(zhuǎn)換而付出的損失。
此外，盡管上述的由圖6A示出的實(shí)施方案和其他替換的實(shí)施方案使用移位寄存器來(lái)實(shí)現(xiàn)數(shù)據(jù)反轉(zhuǎn)方案，其他實(shí)施方案可以以不同的方式來(lái)實(shí)現(xiàn)數(shù)據(jù)反轉(zhuǎn)。例如，可以使用二進(jìn)制計(jì)數(shù)器，因?yàn)閺淖罡哂行坏阶畹陀行?，二進(jìn)制計(jì)數(shù)器中的位以增加的頻率從0切換到1或從1切換到0。在這種情況下，除對(duì)應(yīng)的數(shù)據(jù)路徑IB[13:0]之外，反轉(zhuǎn)器620將從計(jì)數(shù)器中選定以期望的頻率切換了狀態(tài)的位作為輸入。本領(lǐng)域技術(shù)人員將清楚實(shí)現(xiàn)數(shù)據(jù)反轉(zhuǎn)方案的許多其他的方法。
盡管已經(jīng)在幾個(gè)示例性的實(shí)施方案中圖示和描述了本發(fā)明的原理，但是應(yīng)該清楚，可以在排列和細(xì)節(jié)上對(duì)本發(fā)明進(jìn)行修改，而不背離這些原理。所有修改和變化落在所附權(quán)利要求書的精神和范圍之內(nèi)。
權(quán)利要求
1.一種方法，包括為具有多個(gè)數(shù)據(jù)通路的點(diǎn)對(duì)點(diǎn)存儲(chǔ)器通道中的至少一個(gè)數(shù)據(jù)通路計(jì)算達(dá)到的數(shù)據(jù)轉(zhuǎn)換密度；以及響應(yīng)于所述達(dá)到的轉(zhuǎn)換密度，在所述至少一個(gè)數(shù)據(jù)通路上傳輸同步信號(hào)。
2.如權(quán)利要求1所述的方法，其中為所述至少一個(gè)數(shù)據(jù)通路計(jì)算達(dá)到的數(shù)據(jù)轉(zhuǎn)換密度的操作包括在預(yù)定數(shù)量的時(shí)鐘周期期間，計(jì)數(shù)在所述至少一個(gè)數(shù)據(jù)通路上發(fā)生多少次數(shù)據(jù)轉(zhuǎn)換。
3.如權(quán)利要求2所述的方法，還包括為所述至少一個(gè)數(shù)據(jù)通路儲(chǔ)存期望的數(shù)據(jù)轉(zhuǎn)換密度；以及將所述達(dá)到的數(shù)據(jù)轉(zhuǎn)換密度與所述期望的數(shù)據(jù)轉(zhuǎn)換密度進(jìn)行比較。
4.如權(quán)利要求3所述的方法，其中響應(yīng)于所述達(dá)到的轉(zhuǎn)換密度，在所述至少一個(gè)數(shù)據(jù)通路上傳輸同步信號(hào)的操作包括如果在所述至少一個(gè)數(shù)據(jù)通路上，所述達(dá)到的數(shù)據(jù)轉(zhuǎn)換密度小于所述期望的數(shù)據(jù)轉(zhuǎn)換密度，那么在所有的所述數(shù)據(jù)通路上傳輸同步信號(hào)。
5.一種存儲(chǔ)器通道，包括以點(diǎn)對(duì)點(diǎn)方式連接的主機(jī)和多個(gè)DIMM，其中所述主機(jī)包括處理器；外向數(shù)據(jù)通道和內(nèi)向數(shù)據(jù)通道，每個(gè)通道具有多個(gè)數(shù)據(jù)通路；至少一個(gè)轉(zhuǎn)換探測(cè)電路，所述轉(zhuǎn)換探測(cè)電路被配置成探測(cè)在至少一個(gè)數(shù)據(jù)通路達(dá)到的數(shù)據(jù)轉(zhuǎn)換密度是否小于針對(duì)所述至少一個(gè)通道的期望的數(shù)據(jù)轉(zhuǎn)換密度。
6.如權(quán)利要求5所述的存儲(chǔ)器通道，其中所述至少一個(gè)轉(zhuǎn)換探測(cè)電路位于所述主機(jī)上。
7.如權(quán)利要求5所述的存儲(chǔ)器通道，其中所述至少一個(gè)轉(zhuǎn)換探測(cè)電路位于所述多個(gè)DIMM中對(duì)應(yīng)的一個(gè)上。
8.如權(quán)利要求5所述的存儲(chǔ)器通道，其中所述至少一個(gè)轉(zhuǎn)換探測(cè)電路包括多個(gè)數(shù)據(jù)轉(zhuǎn)換探測(cè)器，每個(gè)所述數(shù)據(jù)轉(zhuǎn)換探測(cè)器被配置為在對(duì)應(yīng)的數(shù)據(jù)通路上探測(cè)數(shù)據(jù)轉(zhuǎn)換；時(shí)鐘周期計(jì)數(shù)器；多個(gè)數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器，每個(gè)所述數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器被配置為對(duì)由對(duì)應(yīng)的數(shù)據(jù)轉(zhuǎn)換探測(cè)器探測(cè)到的所述數(shù)據(jù)轉(zhuǎn)換進(jìn)行計(jì)數(shù)，并且被配置為由所述時(shí)鐘周期計(jì)數(shù)器來(lái)重置；邏輯塊，所述邏輯塊被配置為在由所述時(shí)鐘周期計(jì)數(shù)器定義的時(shí)間段期間，當(dāng)所述多個(gè)數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器中的至少一個(gè)計(jì)數(shù)的數(shù)據(jù)轉(zhuǎn)換次數(shù)小于所述期望的數(shù)據(jù)轉(zhuǎn)換密度時(shí)發(fā)信號(hào)，所述數(shù)據(jù)轉(zhuǎn)換次數(shù)是由所述對(duì)應(yīng)的數(shù)據(jù)轉(zhuǎn)換探測(cè)器探測(cè)的。
9.如權(quán)利要求8所述的存儲(chǔ)器通道，其中所述時(shí)鐘周期計(jì)數(shù)器和所述多個(gè)數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器是可編程的。
10.如權(quán)利要求8所述的存儲(chǔ)器通道，其中所述邏輯塊包括與門和多個(gè)與非門。
11.如權(quán)利要求5所述的存儲(chǔ)器通道，其中所述至少一個(gè)轉(zhuǎn)換探測(cè)電路包括多個(gè)數(shù)據(jù)轉(zhuǎn)換探測(cè)器，每個(gè)所述數(shù)據(jù)轉(zhuǎn)換探測(cè)器被配置為在對(duì)應(yīng)的數(shù)據(jù)通路探測(cè)數(shù)據(jù)轉(zhuǎn)換；時(shí)鐘周期計(jì)數(shù)器；多個(gè)數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器，每個(gè)所述數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器被配置為對(duì)由對(duì)應(yīng)的數(shù)據(jù)轉(zhuǎn)換探測(cè)器探測(cè)的所述數(shù)據(jù)轉(zhuǎn)換進(jìn)行計(jì)數(shù)，并且被配置為由所述時(shí)鐘周期計(jì)數(shù)器來(lái)重置；第一邏輯塊，所述第一邏輯塊被配置為在由所述時(shí)鐘周期計(jì)數(shù)器定義的時(shí)間段期間，當(dāng)所述多個(gè)數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器中的至少一個(gè)計(jì)數(shù)的數(shù)據(jù)轉(zhuǎn)換次數(shù)小于所述期望的數(shù)據(jù)轉(zhuǎn)換密度時(shí)發(fā)信號(hào)，所述數(shù)據(jù)轉(zhuǎn)換次數(shù)是由所述對(duì)應(yīng)的數(shù)據(jù)轉(zhuǎn)換探測(cè)器探測(cè)的，所述多個(gè)數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器的所述至少一個(gè)對(duì)應(yīng)于在所述外向數(shù)據(jù)路徑上的所述數(shù)據(jù)通路；以及第二邏輯塊，所述第二邏輯塊被配置為在由所述時(shí)鐘周期計(jì)數(shù)器定義的時(shí)間段期間，當(dāng)所述多個(gè)數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器中的至少一個(gè)計(jì)數(shù)的數(shù)據(jù)轉(zhuǎn)換次數(shù)小于所述期望的數(shù)據(jù)轉(zhuǎn)換密度時(shí)發(fā)信號(hào)，所述數(shù)據(jù)轉(zhuǎn)換次數(shù)是由所述對(duì)應(yīng)的數(shù)據(jù)轉(zhuǎn)換探測(cè)器探測(cè)的，所述多個(gè)數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器的所述至少一個(gè)對(duì)應(yīng)于在所述內(nèi)向數(shù)據(jù)路徑上的所述數(shù)據(jù)通路。
12.如權(quán)利要求11所述的存儲(chǔ)器通道，其中所述時(shí)鐘周期計(jì)數(shù)和所述多個(gè)數(shù)據(jù)轉(zhuǎn)換計(jì)數(shù)器是可編程的。
13.如權(quán)利要求11所述的存儲(chǔ)器通道，其中所述第一邏輯塊和所述第二邏輯塊包括多個(gè)與非門以及與門。
14.一種機(jī)器可讀介質(zhì)，當(dāng)所述機(jī)器可讀介質(zhì)被讀取時(shí)，導(dǎo)致機(jī)器執(zhí)行處理，所述處理包括儲(chǔ)存期望的數(shù)據(jù)轉(zhuǎn)換次數(shù)；儲(chǔ)存時(shí)鐘周期數(shù)量；針對(duì)點(diǎn)對(duì)點(diǎn)存儲(chǔ)器通道中的數(shù)據(jù)通路，記錄時(shí)鐘周期的一段時(shí)間內(nèi)測(cè)得的數(shù)據(jù)轉(zhuǎn)換次數(shù)，所述時(shí)鐘周期的一段時(shí)間等于所述時(shí)鐘周期數(shù)量；以及將所述測(cè)得的數(shù)據(jù)轉(zhuǎn)換次數(shù)與所述期望的數(shù)據(jù)轉(zhuǎn)換次數(shù)比較。
15.如權(quán)利要求14所述的機(jī)器可讀介質(zhì)，當(dāng)所述機(jī)器可讀介質(zhì)被讀取時(shí)，導(dǎo)致機(jī)器執(zhí)行處理，所述處理還包括如果所述測(cè)得的數(shù)據(jù)轉(zhuǎn)換次數(shù)小于所述期望的數(shù)據(jù)轉(zhuǎn)換次數(shù)，在所述數(shù)據(jù)通路上傳輸同步信號(hào)。
16.一種方法，包括根據(jù)預(yù)先選擇的數(shù)據(jù)反轉(zhuǎn)方案，以反轉(zhuǎn)方式來(lái)操作從具有多個(gè)數(shù)據(jù)通路的點(diǎn)對(duì)點(diǎn)存儲(chǔ)器通道被選擇的數(shù)據(jù)通路。
17.如權(quán)利要求16所述的方法，其中以所述反轉(zhuǎn)方式來(lái)操作所述被選擇的數(shù)據(jù)通路的操作包括在所述點(diǎn)對(duì)點(diǎn)存儲(chǔ)器通道的節(jié)點(diǎn)中對(duì)所述被選擇的數(shù)據(jù)通路的接收器和發(fā)射器同時(shí)應(yīng)用數(shù)據(jù)反轉(zhuǎn)。
18.一種可編程轉(zhuǎn)換發(fā)生器，包括邏輯塊，所述邏輯塊被配置為實(shí)現(xiàn)預(yù)定的數(shù)據(jù)反轉(zhuǎn)方案；以及多個(gè)反轉(zhuǎn)器，每個(gè)所述反轉(zhuǎn)器被配置為根據(jù)所述預(yù)定的數(shù)據(jù)反轉(zhuǎn)方案，以反轉(zhuǎn)方式來(lái)操作對(duì)應(yīng)的數(shù)據(jù)通路。
19.如權(quán)利要求18所述的可編程轉(zhuǎn)換發(fā)生器，還包括多個(gè)緩沖器，每個(gè)所述緩沖器耦合到對(duì)應(yīng)的反轉(zhuǎn)器的輸出。
20.如權(quán)利要求18所述的可編程轉(zhuǎn)換發(fā)生器，其中所述多個(gè)反轉(zhuǎn)器將所述對(duì)應(yīng)的數(shù)據(jù)通路和所述位序列的一位作為輸入。
21.如權(quán)利要求18所述的可編程轉(zhuǎn)換發(fā)生器，其中所述邏輯塊包括環(huán)繞式移位寄存器。
22.一種機(jī)器可讀介質(zhì)，當(dāng)所述機(jī)器可讀介質(zhì)被讀取時(shí)，導(dǎo)致機(jī)器執(zhí)行處理，所述處理包括根據(jù)預(yù)先選擇的數(shù)據(jù)反轉(zhuǎn)方案，以反轉(zhuǎn)方式來(lái)操作點(diǎn)對(duì)點(diǎn)存儲(chǔ)器通道的被選擇的數(shù)據(jù)通路。
23.如權(quán)利要求22所述的機(jī)器可讀介質(zhì)，其中根據(jù)預(yù)先選擇的數(shù)據(jù)反轉(zhuǎn)方案，以反轉(zhuǎn)方式來(lái)操作所述點(diǎn)對(duì)點(diǎn)存儲(chǔ)器通道的所述被選擇的數(shù)據(jù)通路的操作包括對(duì)與所述被選擇的數(shù)據(jù)通路對(duì)應(yīng)的多個(gè)接收器和多個(gè)發(fā)射器同時(shí)應(yīng)用數(shù)據(jù)反轉(zhuǎn)，其中所述數(shù)據(jù)反轉(zhuǎn)根據(jù)所述預(yù)先選擇的數(shù)據(jù)反轉(zhuǎn)方案來(lái)應(yīng)用。
24.如權(quán)利要求22所述的機(jī)器可讀介質(zhì)，當(dāng)所述機(jī)器可讀介質(zhì)被讀取時(shí)，導(dǎo)致機(jī)器執(zhí)行處理，所述處理還包括將表示所述預(yù)先選擇的數(shù)據(jù)反轉(zhuǎn)方案的位序列加載到環(huán)繞式移位寄存器中。
全文摘要
本發(fā)明的一些實(shí)施方案實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)存儲(chǔ)器通道，所述存儲(chǔ)器通道通過(guò)跟蹤在內(nèi)向和外向數(shù)據(jù)通路上數(shù)據(jù)轉(zhuǎn)換次數(shù)來(lái)確保發(fā)生最小次數(shù)的轉(zhuǎn)換，從而實(shí)際上消除了對(duì)用于衍生時(shí)鐘控制體系結(jié)構(gòu)的強(qiáng)制同步周期的需求。本發(fā)明的其他實(shí)施方案執(zhí)行數(shù)據(jù)反轉(zhuǎn)以增加滿足最小數(shù)據(jù)轉(zhuǎn)換密度的可能性。在權(quán)利要求書中還描述了其他實(shí)施方案。
文檔編號(hào)H04L7/033GK1902618SQ200480040334
公開日2007年1月24日 申請(qǐng)日期2004年11月5日 優(yōu)先權(quán)日2003年11月13日
發(fā)明者羅伯特·埃利斯 申請(qǐng)人:英特爾公司