專(zhuān)利名稱(chēng)：電話會(huì)議板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通信技術(shù)方面的電子部件，尤其是指一種基于會(huì)議橋芯片的電話會(huì)議板。在國(guó)際專(zhuān)利分類(lèi)表中，本發(fā)明應(yīng)分為HO4大類(lèi)。
背景技術(shù)：
目前，會(huì)議板通常采用DSP(digital signal processing數(shù)字信號(hào)處理)芯片+會(huì)議軟件算法實(shí)現(xiàn)，有些還采用PC軟件來(lái)實(shí)現(xiàn)，其缺點(diǎn)是都受軟件運(yùn)行性能的限制，隨著單場(chǎng)會(huì)議方數(shù)的增加會(huì)議效果變差，因此單場(chǎng)會(huì)議最大方數(shù)要受限制，而且不能實(shí)現(xiàn)全交互。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)已有技術(shù)的不足，提供一種單場(chǎng)會(huì)議最大方數(shù)原則上不受性能的限制且可以實(shí)現(xiàn)全交互的電話會(huì)議板。
本發(fā)明的目的是通過(guò)下述技術(shù)方案實(shí)現(xiàn)的所述的電話會(huì)議板包括PCI總線接口芯片7、可編程邏輯器件6、H.110總線接口芯片1，主要特點(diǎn)在于所述的電話會(huì)議板設(shè)有會(huì)議橋芯片。
所述的PCI總線接口芯片7通過(guò)片選信號(hào)線1-1、等待信號(hào)線1-2、讀寫(xiě)信號(hào)線1-3、復(fù)位信號(hào)線1-4和11位地址信號(hào)線1-5、3位地址信號(hào)線1-6接向所述的可編程邏輯器件6。
所述的PCI總線接口芯片7通過(guò)11位地址信號(hào)線1-5和10位地址信號(hào)線1-9接向所述的H.110總線接口芯片1。
所述的PCI總線接口芯片7通過(guò)11位地址信號(hào)線1-5、數(shù)據(jù)和控制選擇信號(hào)線1-8接向所述的會(huì)議橋芯片。
所述的PCI總線接口芯片7通過(guò)8位數(shù)據(jù)信號(hào)線1-7接向所述的H.110總線接口芯片1。
所述的PCI總線接口芯片7通過(guò)8位數(shù)據(jù)信號(hào)線1-7、片選信號(hào)線1-15接向所述的會(huì)議橋芯片。
所述的可編程邏輯器件6通過(guò)復(fù)位信號(hào)線1-10接向所述的H.110總線接口芯片1。
所述的可編程邏輯器件6通過(guò)讀信號(hào)線1-11接向所述的H.110總線接口芯片1。
所述的可編程邏輯器件6通過(guò)讀信號(hào)線1-11接向所述的會(huì)議橋芯片。
所述的可編程邏輯器件6通過(guò)寫(xiě)信號(hào)線1-12接向所述的H.110總線接口芯片1。
所述的可編程邏輯器件6通過(guò)寫(xiě)信號(hào)線1-12接向所述的會(huì)議橋芯片。
所述的可編程邏輯器件6通過(guò)5路片選信號(hào)線1-13接向所述的H.110總線接口芯片1。
所述的可編程邏輯器件6通過(guò)5路片選信號(hào)線1-13接向所述的會(huì)議橋芯片。
所述的可編程邏輯器件6通過(guò)3位地址信號(hào)線1-6和10位地址信號(hào)線1-9接向所述的H.110總線接口芯片1。
所述的會(huì)議橋芯片通過(guò)8K幀同步信號(hào)線1-16連接所述的H.110總線接口芯片1。
所述的會(huì)議橋芯片通過(guò)8M時(shí)鐘信號(hào)線1-17連接所述的H.110總線接口芯片1。
所述的會(huì)議橋芯片通過(guò)PCM碼流輸出信號(hào)線1-18連接所述的H.110總線接口芯片1。
所述的會(huì)議橋芯片通過(guò)PCM碼流輸入信號(hào)線1-19連接所述的H.110總線接口芯片1。
在具體實(shí)施例中所述的會(huì)議橋芯片數(shù)≥2。
所述的會(huì)議橋芯片數(shù)可以為4個(gè)，其包括會(huì)議橋芯片2、會(huì)議橋芯片3、會(huì)議橋芯片4和會(huì)議橋芯片5。
所述的PCM碼流輸出信號(hào)線1-18為四個(gè)會(huì)議橋芯片PCM碼流輸出信號(hào)線，所述的PCM碼流輸入信號(hào)線1-19為四個(gè)會(huì)議橋芯片PCM碼流輸入信號(hào)線。
所述的H.110總線接口芯片1的型號(hào)L53812-2，所述的會(huì)議橋芯片2的型號(hào)為M34116，所述的會(huì)議橋芯片3的型號(hào)為M34116，所述的會(huì)議橋芯片4的型號(hào)為M34116，所述的會(huì)議橋芯片5的型號(hào)為M34116，所述的可編程邏輯器件6的型號(hào)為GAL16V8D，所述的PCI總線接口芯片7的型號(hào)為PCI9030。
由于本發(fā)明采用了上述的技術(shù)方案，因?yàn)榭梢圆捎枚鄩K專(zhuān)業(yè)的會(huì)議橋芯片進(jìn)行互連，單場(chǎng)會(huì)議最大方數(shù)原則上不受性能的限制，并且可以實(shí)現(xiàn)全交互。單板的單場(chǎng)會(huì)議最大方數(shù)只受限于板卡上會(huì)議橋的芯片數(shù)，單板安裝的會(huì)議橋芯片數(shù)越多單板支持的單場(chǎng)會(huì)議方數(shù)就越多。且會(huì)議板上支持H.110總線(一種背板交換總線)，會(huì)議板之間可以通過(guò)H.110總線實(shí)現(xiàn)互連，整個(gè)系統(tǒng)的單場(chǎng)會(huì)議最大方數(shù)只受限于系統(tǒng)中安裝的板卡數(shù)和板卡上會(huì)議橋芯片數(shù)。


附圖1是本發(fā)明的一個(gè)最佳實(shí)施例的電路連接圖。
附圖2是本發(fā)明的使用狀態(tài)下的工作原理圖。
從附圖1中可以清楚地看到本發(fā)明包括1H.110總線接口芯片、2會(huì)議橋芯片、3會(huì)議橋芯片、4會(huì)議橋芯片、5會(huì)議橋芯片、6可編程邏輯器件、7 PCI總線接口芯片。
附圖2是本發(fā)明使用狀態(tài)下的工作原理圖，在后面將進(jìn)行敘述。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明附圖1是本發(fā)明的一個(gè)最佳實(shí)施例。如前所述，本發(fā)明共包括1H.110總線接口芯片、2會(huì)議橋芯片、3會(huì)議橋芯片、4會(huì)議橋芯片、5會(huì)議橋芯片、6可編程邏輯器件和7PCI總線接口芯片。
在該實(shí)施例中，其各部件的具體連接關(guān)系如下所述的PCI總線接口芯片7通過(guò)片選信號(hào)線1-1、等待信號(hào)線1-2、讀寫(xiě)信號(hào)線1-3、復(fù)位信號(hào)線1-4和11位地址信號(hào)線1-5、3位地址信號(hào)線1-6接向所述的可編程邏輯器件6。
所述的PCI總線接口芯片7通過(guò)11位地址信號(hào)線1-5和10位地址信號(hào)線1-9接向所述的H.110總線接口芯片1。
所述的PCI總線接口芯片7通過(guò)11位地址信號(hào)線1-5、數(shù)據(jù)和控制選擇信號(hào)線1-8接向所述的會(huì)議橋芯片。
所述的PCI總線接口芯片7通過(guò)8位數(shù)據(jù)信號(hào)線1-7接向所述的H.110總線接口芯片1。
所述的所述的PCI總線接口芯片7通過(guò)8位數(shù)據(jù)信號(hào)線1-7、片選信號(hào)線1-15接向所述的會(huì)議橋芯片。
所述的可編程邏輯器件6通過(guò)復(fù)位信號(hào)線1-10接向所述的H.110總線接口芯片1。
所述的可編程邏輯器件6通過(guò)讀信號(hào)線1-11接向所述的H.110總線接口芯片1。
所述的可編程邏輯器件6通過(guò)讀信號(hào)線1-11接向所述的會(huì)議橋芯片。
所述的可編程邏輯器件6通過(guò)寫(xiě)信號(hào)線1-12接向所述的H.110總線接口芯片1。
所述的可編程邏輯器件6通過(guò)寫(xiě)信號(hào)線1-12接向所述的會(huì)議橋芯片。
所述的可編程邏輯器件6通過(guò)5路片選信號(hào)線1-13接向所述的H.110總線接口芯片1。
所述的可編程邏輯器件6通過(guò)5路片選信號(hào)線1-13接向所述的會(huì)議橋芯片。
所述的可編程邏輯器件6通過(guò)3位地址信號(hào)線1-6和10位地址信號(hào)線1-9接向所述的H.110總線接口芯片1。
所述的會(huì)議橋芯片通過(guò)8K幀同步信號(hào)線1-16連接所述的H.110總線接口芯片1。
所述的會(huì)議橋芯片通過(guò)8M時(shí)鐘信號(hào)線1-17連接所述的H.110總線接口芯片1。
所述的會(huì)議橋芯片通過(guò)PCM碼流輸出信號(hào)線1-18連接所述的H.110總線接口芯片1。
所述的會(huì)議橋芯片通過(guò)PCM碼流輸入信號(hào)線1-19連接所述的H.110總線接口芯片1。
所述的H.110總線接口芯片1的型號(hào)為L(zhǎng)53812-2，所述的會(huì)議橋芯片2的型號(hào)為M34116，所述的會(huì)議橋芯片3的型號(hào)為M34116，所述的會(huì)議橋芯片4的型號(hào)為M34116，所述的會(huì)議橋芯片5的型號(hào)為M34116，所述的可編程邏輯器件6的型號(hào)為GAL16V8D，所述的PCI總線接口芯片7的型號(hào)為PCI9030。在此需要指出上述有關(guān)各器件的型號(hào)僅是本發(fā)明實(shí)施例當(dāng)中的典型代表。當(dāng)然，只要在本發(fā)明的技術(shù)方案內(nèi)，也可以選擇類(lèi)似的、功能相當(dāng)?shù)钠渌吞?hào)的器件。
本發(fā)明總體上可以分為三個(gè)模塊1)PCM(pulse code modulation脈沖編碼調(diào)制)碼流互連模塊該模塊包括H.110總線接口芯片1、會(huì)議橋芯片2、會(huì)議橋芯片3、會(huì)議橋芯片4、會(huì)議橋芯片5。工作原理是PCM碼流從背板H.110總線傳輸至H.110總線接口芯片1，H.110總線接口芯片1與四塊會(huì)議橋芯片互連線符合ST-BUS總線規(guī)范。2)會(huì)議橋控制模塊該模塊包括會(huì)議橋芯片2、會(huì)議橋芯片3、會(huì)議橋芯片4、會(huì)議橋芯片5、可編程邏輯器件6和PCI總線接口芯片7。工作原理是首先初始化設(shè)置PCI總線接口芯片7，使其正常工作；然后，PCI總線接口芯片7輸出控制信號(hào)，并經(jīng)過(guò)可編程邏輯器件6將部分地址信號(hào)和讀寫(xiě)信號(hào)轉(zhuǎn)換成會(huì)議橋芯片的片選信號(hào)、讀寫(xiě)信號(hào)；會(huì)議橋芯片2-4實(shí)現(xiàn)對(duì)所需PCM碼流信號(hào)的會(huì)議功能。3)H.110總線接口控制模塊該模塊包括H.110總線接口芯片1、可編程邏輯器件6、PCI總線接口芯片7。其工作原理是首先初始化設(shè)置PCI總線接口芯片7，使其正常工作；然后，PCI總線接口芯片7輸出控制信號(hào)，并經(jīng)過(guò)可編程邏輯器件6將部分地址信號(hào)和讀寫(xiě)信號(hào)轉(zhuǎn)換成H.110總線接口芯片2的片選信號(hào)、讀寫(xiě)信號(hào)；H.110總線接口芯片1實(shí)現(xiàn)PCM碼流信號(hào)交換功能。H.110總線接口芯片1支持256×256個(gè)時(shí)隙本地交換和512×4096個(gè)時(shí)隙背板交換功能。
附圖2是本發(fā)明的使用狀態(tài)下的工作原理圖。其工作原理如下
本地交換機(jī)數(shù)字中繼線E1線接入中繼板的E1接口芯片，中繼板轉(zhuǎn)換成PCM信號(hào)，經(jīng)背板H.110總線交換送入會(huì)議板的會(huì)議橋芯片的PCMin，會(huì)議板芯片對(duì)輸入的PCMin組成會(huì)場(chǎng)，會(huì)場(chǎng)混音后輸出至?xí)h橋芯片的PCMout，經(jīng)背板H.110總線交換到中繼板的E1接口芯片，E1接口芯片經(jīng)E1數(shù)字中繼線輸出給本地交換機(jī)。
本發(fā)明具有下述技術(shù)特點(diǎn)1.支持交換功能，該功能通過(guò)H.110總線接口控制模塊和PCM碼流互連模塊實(shí)現(xiàn)。支持板內(nèi)256×256個(gè)時(shí)隙交換功能，同時(shí)支持板內(nèi)512個(gè)時(shí)隙與背板4096個(gè)時(shí)隙交換功能。
2.單板的單場(chǎng)會(huì)議最大方數(shù)為250方，系統(tǒng)中單場(chǎng)會(huì)議最大方數(shù)為N×250-2×(N-1)，N為系統(tǒng)中插入的會(huì)議板數(shù)，且可以實(shí)現(xiàn)全交互。
權(quán)利要求
1.一種電話會(huì)議板，所述的電話會(huì)議板包括PCI總線接口芯片(7)、可編程邏輯器件(6)、H.110總線接口芯片(1)，其特征在于所述的電話會(huì)議板設(shè)有會(huì)議橋芯片；所述的PCI總線接口芯片(7)通過(guò)片選信號(hào)線1-1、等待信號(hào)線1-2、讀寫(xiě)信號(hào)線1-3、復(fù)位信號(hào)線1-4和11位地址信號(hào)線1-5、3位地址信號(hào)線1-6接向所述的可編程邏輯器件(6)；所述的PCI總線接口芯片(7)通過(guò)11位地址信號(hào)線1-5和10位地址信號(hào)線1-9接向所述的H.110總線接口芯片(1)；所述的PCI總線接口芯片(7)通過(guò)11位地址信號(hào)線1-5、數(shù)據(jù)和控制選擇信號(hào)線1-8接向所述的會(huì)議橋芯片；所述的PCI總線接口芯片(7)通過(guò)8位數(shù)據(jù)信號(hào)線1-7接向所述的H.110總線接口芯片(1)；所述的PCI總線接口芯片(7)通過(guò)8位數(shù)據(jù)信號(hào)線1-7、片選信號(hào)線1-15接向所述的會(huì)議橋芯片；所述的可編程邏輯器件(6)通過(guò)復(fù)位信號(hào)線1-10接向所述的H.110總線接口芯片(1)；所述的可編程邏輯器件(6)通過(guò)讀信號(hào)線1-11接向所述的H.110總線接口芯片(1)；所述的可編程邏輯器件(6)通過(guò)讀信號(hào)線1-11接向所述的會(huì)議橋芯片；所述的可編程邏輯器件(6)通過(guò)寫(xiě)信號(hào)線1-12接向所述的H.110總線接口芯片(1)；所述的可編程邏輯器件(6)通過(guò)寫(xiě)信號(hào)線1-12接向所述的會(huì)議橋芯片；所述的可編程邏輯器件(6)通過(guò)5路片選信號(hào)線1-13接向所述的H.110總線接口芯片(1)；所述的可編程邏輯器件(6)通過(guò)5路片選信號(hào)線1-13接向所述的會(huì)議橋芯片；所述的可編程邏輯器件(6)通過(guò)3位地址信號(hào)線1-6和10位地址信號(hào)線1-9接向所述的H.110總線接口芯片(1)；所述的會(huì)議橋芯片通過(guò)8K幀同步信號(hào)線1-16連接所述的H.110總線接口芯片(1)；所述的會(huì)議橋芯片通過(guò)8M時(shí)鐘信號(hào)線1-17連接所述的H.110總線接口芯片(1)；所述的會(huì)議橋芯片通過(guò)PCM碼流輸出信號(hào)線1-18連接所述的H.110總線接口芯片(1)；所述的會(huì)議橋芯片通過(guò)PCM碼流輸入信號(hào)線1-19連接所述的H.110總線接口芯片(1)。
2.根據(jù)權(quán)利要求1所述的電話會(huì)議板，其特征在于所述的會(huì)議橋芯片數(shù)≥2。
3.根據(jù)權(quán)利要求1、2所述的電話會(huì)議板，其特征在于所述的會(huì)議橋芯片數(shù)為4個(gè)，其包括會(huì)議橋芯片(2)、會(huì)議橋芯片(3)、會(huì)議橋芯片(4)和會(huì)議橋芯片(5)。
4.根據(jù)權(quán)利要求1所述的電話會(huì)議板，其特征在于所述的PCM碼流輸出信號(hào)線1-18為四個(gè)會(huì)議橋芯片PCM碼流輸出信號(hào)線，所述的PCM碼流輸入信號(hào)線1-19為四個(gè)會(huì)議橋芯片PCM碼流輸入信號(hào)線。
5.根據(jù)權(quán)利要求1所述的電話會(huì)議板，其特征在于所述的H.110總線接口芯片(1)的型號(hào)為L(zhǎng)53812-2，所述的會(huì)議橋芯片(2)的型號(hào)為M34116，所述的會(huì)議橋芯片(3)的型號(hào)為M34116，所述的會(huì)議橋芯片(4)的型號(hào)為M34116，所述的會(huì)議橋芯片(5)的型號(hào)為M34116，所述的可編程邏輯器件(6)的型號(hào)為GAL16V8D，所述的PCI總線接口芯片(7)的型號(hào)為PCI9030。
全文摘要
一種電話會(huì)議板，所述的電話會(huì)議板包括PCI總線接口芯片7、可編程邏輯器件6、H.110總線接口芯片1，主要特點(diǎn)在于所述的電話會(huì)議板設(shè)有會(huì)議橋芯片。所述的會(huì)議橋芯片數(shù)≥2。一個(gè)最佳實(shí)施例的會(huì)議橋芯片數(shù)為4個(gè)，其包括會(huì)議橋芯片(2)、會(huì)議橋芯片(3)、會(huì)議橋芯片(4)和會(huì)議橋芯片(5)。交換功能通過(guò)H.110總線接口控制模塊和PCM碼流互連模塊實(shí)現(xiàn)，支持板內(nèi)256×256個(gè)時(shí)隙交換功能，同時(shí)支持板內(nèi)512個(gè)時(shí)隙與背板4096個(gè)時(shí)隙交換功能。單板的單場(chǎng)會(huì)議最大方數(shù)為250方，系統(tǒng)中單場(chǎng)會(huì)議最大方數(shù)為N×250－2×(N－1)，N為系統(tǒng)中插入的會(huì)議板數(shù)，且可以實(shí)現(xiàn)全交互。
文檔編號(hào)H04M3/56GK1614983SQ200410096189
公開(kāi)日2005年5月11日 申請(qǐng)日期2004年12月1日 優(yōu)先權(quán)日2004年12月1日
發(fā)明者何順蘭 申請(qǐng)人:何順蘭