專利名稱：射頻前端架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種傳輸器的射頻前端(RF front-end)架構(gòu)，特別有關(guān)一種具有整合傳輸開關(guān)與匹配電路于芯片中的傳輸器的射頻前端架構(gòu)。
背景技術(shù)：
第1A圖系顯示一種現(xiàn)有的傳輸器的射頻前端架構(gòu)。傳輸器及其前端架構(gòu)100系設(shè)置于印刷電路板10上，包括天線ANT、第一至第三外部匹配電路12a～12c、收發(fā)開關(guān)(transmit/receive switch；TR switch)14、接收單元162以及發(fā)射單元164，其中接收單元162以及發(fā)射單元164系整合至芯片16中。為了達(dá)到最佳效能，于傳送信號時，天線ANT與發(fā)射單元164應(yīng)藉由第一及第三外部匹配電路12a及12c達(dá)到阻抗匹配(impedance matching)，且于接收信號時，天線ANT與接收單元162應(yīng)藉由第一及第二外部匹配電路12a及12b達(dá)到阻抗匹配。若發(fā)生不匹配，將會產(chǎn)生信號反射而使信號耗損。第1B圖系顯示另一種現(xiàn)有的傳輸器及其前端架構(gòu)100，在此前端架構(gòu)中，使用了雙刀雙投(dual pole dual throw；SPDT)收發(fā)開關(guān)來做天線ANT1與天線ANT2的選擇，其動作原理與第1A圖中的傳輸模塊相似，不同的是使用了雙刀雙投收發(fā)開關(guān)14’。
第2圖系顯示另一種現(xiàn)有的傳輸器的前端架構(gòu)200。為了簡化設(shè)計(jì)且縮小整體模塊的面積，于傳輸器前端架構(gòu)200中，收發(fā)開關(guān)14系整合至芯片16’中，以便簡化印刷電路板20上的元件。然而，僅將收發(fā)開關(guān)14整合于芯片16’，會使得芯片16’的腳位數(shù)(pin count)增加，且使得芯片16’外部的外部匹配電路12a～12c的布局配置，更難以在印刷電路版上實(shí)現(xiàn)。為解決此一問題，通常會考慮將第二外部匹配電路22b與第三外部匹配電路22c同時整合進(jìn)芯片內(nèi)部，但同時整進(jìn)兩個匹配電路將會使信號的耗損變大，而且大幅度增加芯片內(nèi)的面積。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的，系在于芯片內(nèi)部整合了一個收發(fā)開關(guān)與一個匹配電路，使得在芯片外部，只需要使用一個匹配電路，即可同時達(dá)成接收端和發(fā)射端的阻抗匹配(impedance matching)，不但不增加芯片的腳位數(shù)目反而減少了芯片的腳位數(shù)目，并且大幅簡化外部匹配電路之設(shè)計(jì)，此外也減少同時使用兩個內(nèi)部匹配電路所造成的信號損耗及芯片面積的增加。
為達(dá)成上述目的，本發(fā)明的一個實(shí)施例系提供一種傳輸器的射頻前端架構(gòu)，包括天線裝置、收發(fā)開關(guān)、發(fā)射單元、接收單元以及匹配電路。收發(fā)開關(guān)系可選擇性地導(dǎo)通第一信號傳輸路徑以及第二信號傳輸路徑。芯片內(nèi)的匹配電路系選擇性地設(shè)置于第一信號傳輸路徑與第二信號傳輸路徑上，當(dāng)設(shè)置于第一信號傳輸路徑上時，匹配電路耦接于收發(fā)開關(guān)及接收單元，當(dāng)設(shè)置于第二信號傳輸路徑上時，匹配電路耦接收發(fā)開關(guān)及發(fā)射單元，使得接收單元及發(fā)射單元與天線裝置達(dá)到阻抗匹配(impedance matching)，其中收發(fā)開關(guān)、發(fā)射單元、接收單元及匹配電路系設(shè)置于同一芯片中。
為達(dá)成上述目的，本發(fā)明的另一個實(shí)施例系提供一種射頻前端架構(gòu)，應(yīng)用于傳輸器，包括收發(fā)開關(guān)，可選擇性地導(dǎo)通第一信號傳輸路徑以及第二信號傳輸路徑；發(fā)射單元；接收單元；射頻前端裝置；以及匹配電路，選擇性地設(shè)置于上述第一信號傳輸路徑與上述第二信號傳輸路徑上，當(dāng)設(shè)置于上述第一信號傳輸路徑上時，上述匹配電路耦接于上述收發(fā)開關(guān)及上述接收單元，當(dāng)設(shè)置于上述第二信號傳輸路徑上時，上述匹配電路耦接上述收發(fā)開關(guān)及上述發(fā)射單元，使得上述第一信號傳輸路徑的輸入阻抗及上述第二信號傳輸路徑的輸出阻抗與上述射頻前端裝置達(dá)到阻抗匹配，其中上述收發(fā)開關(guān)、發(fā)射單元、接收單元及匹配電路系設(shè)置于同一芯片中。
于本發(fā)明的另一實(shí)施例中，匹配電路用以使得第一信號傳輸路徑的輸入阻抗及第二信號傳輸路徑的輸出阻抗與上述天線裝置達(dá)到阻抗匹配。


第1A圖系顯示具有單刀雙投收發(fā)開關(guān)的一種現(xiàn)有的傳輸器。
第1B圖系顯示具有雙刀雙投收發(fā)開關(guān)的一種現(xiàn)有的傳輸器。
第2圖系顯示另一種享有的傳輸器200。
第3A圖系為本發(fā)明的傳輸器的第一實(shí)施例。
第3B圖系為本發(fā)明的傳輸器的第二實(shí)施例。
第3C圖系為本發(fā)明的傳輸器的第三實(shí)施例。
標(biāo)號說明現(xiàn)有技術(shù)100、100’、200傳輸器；10、10’、20印刷電路板；ANT、ANT1、ANT2天線；12a～12d外部匹配電路；14、14’收發(fā)開關(guān)；16、16’芯片；162接收單元；163低噪聲放大器；164發(fā)射單元；165混波器；167功率放大器。
本發(fā)明300A、300B、300C傳輸器；ANT、ANT1、ANT2天線；32、38外部匹配電路；30印刷電路板；34a、34b收發(fā)開關(guān)；36芯片；362接收單元；363低噪聲放大器；364發(fā)射單元；365混波器；367功率放大器；PATH1第一信號傳輸路徑；PATH2第二信號傳輸路徑；ZANT、ZPATH1、ZPATH2、ZRXIN1、ZRXIN2、ZTXOUT1、ZTXOUT2、ZTXOUT、ZRXIN、ZANT1、ZANT2阻抗。
具體實(shí)施例方式
為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖示，作詳細(xì)說明如下第一實(shí)施例第3A圖系為本發(fā)明的傳輸器前端架構(gòu)的第一實(shí)施例。傳輸器300A系設(shè)置于印刷電路板30之上，包括天線裝置31以及傳輸芯片36，傳輸芯片36系至少包括收發(fā)開關(guān)34a、內(nèi)部匹配電路35、接收單元362以及發(fā)射單元364。天線裝置31系可視為射頻前端裝置，且包括天線ANT以及外部匹配電路32。接收單元362至少包括一低噪聲放大器363(low noise amplifier；LNA)以及一混波器364(mixer)，用以藉由天線裝置31接收射頻信號。舉例來說，低噪聲放大器363系用以放大接收信號，而混波器364接著將信號轉(zhuǎn)成中頻信號或基頻信號。發(fā)射單元364至少包括一功率放大器363(power amplifier；PA)，用以藉由天線裝置31傳送射頻信號。
收發(fā)開關(guān)34a系為一單刀雙投(single pole dual throw；SPDT)之收發(fā)開關(guān)(transmit/receive switch；T/R switch)，且藉由傳輸芯片36的一接腳37耦接至天線裝置31。收發(fā)開關(guān)34a系可選擇性地導(dǎo)通第一信號傳輸路徑(接收路徑)PATH1以及第二信號傳輸路徑(發(fā)射路徑)PATH2。收發(fā)開關(guān)34a系根據(jù)傳輸器是要發(fā)射或接收信號，而導(dǎo)通第一信號傳輸路徑PATH1以連接天線裝置31與接收單元362，或是導(dǎo)通第二信號傳輸路徑PATH2以耦接天線裝置31與發(fā)射單元364。
第一外部匹配電路32系用來達(dá)成天線裝置31與收發(fā)開關(guān)34a之間的阻抗匹配(impedance matching)，因?yàn)榻邮章窂絇ATH1與發(fā)射路徑PATH2共享第一外部匹配電路32，所以在收發(fā)開關(guān)34a連接第一外部匹配電路32的接腳37上，所看到的阻抗在接收路徑與發(fā)射路徑必須接近，也就是說，第一信號傳輸路徑的阻抗ZPATH1需接近收發(fā)開關(guān)第二信號路徑的阻抗ZPATH2，也就是ZPATH1≈ZPATH2。
當(dāng)收發(fā)開關(guān)34a本身是一個兩路對稱的設(shè)計(jì)，也就是在第一傳輸路徑的插入損耗(insertion loss)及阻抗，和第二傳輸路徑的插入損耗及阻抗相等時，則僅需考慮接收端的阻抗ZRXIN2及發(fā)射端的阻抗ZTXOUT，使得ZRXIN2接近ZTXOUT(ZRXIN2≈ZTXOUT)。
匹配電路35系設(shè)置于第一信號傳輸路徑PTAH1上，耦接收發(fā)開關(guān)34a及接收單元，當(dāng)收發(fā)開關(guān)34a本身是一個兩路對稱的設(shè)計(jì)時，ZRXIN2需接近ZTXOUT；接收單元362的輸入阻抗ZRXIN1可藉由內(nèi)部匹配電路35調(diào)整成ZRXIN2，使得ZRXIN2接近ZTXOUT；如此，再加上一個兩路對稱的收發(fā)開關(guān)34a，可以使ZPATH1≈ZPATH2，此時只需要藉第一外部匹配電路32對ZPATH1或ZPATH2做阻抗匹配(impedancematching)，則可以滿足天線裝置31之輸出/輸入阻抗ZANT同時與ZPATH1和ZPATH2達(dá)到阻抗匹配的效果。一般來說，阻抗匹配電路系可由變壓器(transformers)、電阻、電容、電感元件所組成。
在發(fā)射信號時，藉由收發(fā)開關(guān)34a的選擇，發(fā)射單元364之輸出阻抗ZTXOUT經(jīng)過收發(fā)開關(guān)34a轉(zhuǎn)成發(fā)射路徑的阻抗ZPATH2，而與天線裝置31的輸出/輸入阻抗ZANT達(dá)到阻抗匹配，且在接收信號時，接收單元362的輸入阻抗系藉由內(nèi)部匹配電路35調(diào)整成阻抗ZRXINT2，再經(jīng)收發(fā)開關(guān)34a變成ZPATH1而與天線裝置31的輸出/輸入阻抗ZANT達(dá)到阻抗匹配，如此則在接收信號和發(fā)射信號時可以共享同一個外部匹配電路，簡化了芯片外部電路的設(shè)計(jì)。
當(dāng)收發(fā)開關(guān)34a本身不是一個兩路對稱的設(shè)計(jì)時，直接考慮接腳37端的ZPATH1和ZPATH2，此時內(nèi)部匹配電路35之設(shè)計(jì)，系使得第一信號傳輸路徑的阻抗ZPATH1接近收發(fā)開關(guān)第二信號路徑的阻抗ZPATH2，也就是讓ZPATH1≈ZPATH2，如前所述，此時第一外部匹配電路32的設(shè)計(jì)，只需針對ZPATH1或ZPATH2做阻抗匹配，即可達(dá)到天線裝置31的輸出/輸入阻抗ZANT同時與ZPATH1和ZPATH2達(dá)到阻抗匹配的效果。
因此，本發(fā)明的傳輸器的射頻前端架構(gòu)，由于只需要一個芯片外的匹配電路，大幅簡化了整個傳輸器的射頻前端設(shè)計(jì)，節(jié)省外部匹配電路的設(shè)計(jì)，節(jié)省了印刷電路板30的布局面積，而且芯片內(nèi)部的一個匹配電路35，避免了使用傳統(tǒng)兩個(發(fā)射和接收)匹配電路所造成過多的信號損耗，也節(jié)省了芯片內(nèi)部的面積。此外，由于整合了收發(fā)開關(guān)34a，發(fā)射和接收可以共享接腳37，也因此節(jié)省了傳輸芯片36的接腳數(shù)目。
第二實(shí)施例第3B圖系為本發(fā)明的傳輸器射頻前端架構(gòu)的一第二實(shí)施例。如圖中所示，傳輸器300B系與第3A圖中的傳輸器300A相似，除了傳輸器300具有兩組天線裝置31a及31b，且收發(fā)開關(guān)34b系為一雙刀雙投(dual pole dualthrow；SPDT)的收發(fā)開關(guān)，用以做天線ANT1與天線ANT2的選擇。
第一外部匹配電路32系用來達(dá)成天線裝置31a與收發(fā)開關(guān)34b之間的阻抗匹配(impedance matching)，因?yàn)榻邮章窂絇ATH1與發(fā)射路徑PATH2共享第一外部匹配電路32，所以在收發(fā)開關(guān)34b連接第一外部匹配電路32的接腳37上，所看到的阻抗在接收路徑PATH1與發(fā)射路徑PATH2必須接近，也就是說，第一信號傳輸路徑PATH1的阻抗ZPATH1需接近收發(fā)開關(guān)第二信號路徑PATH2的阻抗ZPATH2，也就是ZPATH1≈ZPATH2。同樣地，天線裝置31b與收發(fā)開關(guān)34b之間的阻抗匹配，亦可以藉由第二外部匹配電路38用來達(dá)成，原理與前述相同，于此不在累述。
當(dāng)收發(fā)開關(guān)34b本身是一個兩路對稱的設(shè)計(jì)，也就是在第一傳輸路徑PATH1的插入損耗(insertion loss)及阻抗，和第二傳輸路徑PATH2的插入損耗及阻抗相等時，則僅需考慮接收端的阻抗ZRXIN2及發(fā)射端的阻抗ZTXOUT，使得ZRXIN2接近ZTXOUT(ZRXIN2≈ZTXOUT)。
匹配電路35系設(shè)置于第一信號傳輸路徑PTAH1上，耦接收發(fā)開關(guān)34b及接收單元362，當(dāng)收發(fā)開關(guān)34b本身是一個兩路對稱的設(shè)計(jì)時，ZRXIN2需接近ZTXOUT；接收單元362的輸入阻抗ZRXIN1可藉由內(nèi)部匹配電路35調(diào)整成ZRXIN2，使得ZRXIN2接近ZTXOUT；如此，再加上一個兩路對稱的收發(fā)開關(guān)34b，可以使ZPATH1≈ZPATH2，此時只需要藉第一外部匹配電路32對ZPATH1或ZPATH2做阻抗匹配(impedance matching)，則可以滿足天線裝置31a的輸出/輸入阻抗ZART同時與ZPATH1和ZPATH2達(dá)到阻抗匹配的效果。
在發(fā)射信號時，藉由收發(fā)開關(guān)34b的選擇，發(fā)射單元364的輸出阻抗ZTXOUT經(jīng)過收發(fā)開關(guān)34b轉(zhuǎn)成發(fā)射路徑PATH2的阻抗ZPATH2，而與天線裝置31a的輸入/輸出阻抗ZANT達(dá)到阻抗匹配，且在接收信號時，接收單元362的輸出阻抗系藉由內(nèi)部匹配電路35調(diào)整成阻抗ZRXINT2，再經(jīng)接收開關(guān)34b變成ZPATH1，而與天線裝置31a的輸入/輸出阻抗ZANT1達(dá)到阻抗匹配，如此則在接收信號與發(fā)射信號時，可以共享同一個外部匹配電路，簡化了外部電路的設(shè)計(jì)。
當(dāng)收發(fā)開關(guān)34b本身不是兩路對稱的設(shè)計(jì)時，直接考慮接腳37的阻抗ZPATH1和ZPATH2，此時內(nèi)部匹配電路35的設(shè)計(jì)，系使得收發(fā)開關(guān)34b中第一信號傳輸路徑PTAH1的阻抗ZPATH1趨近于第二信號傳輸路徑PTAH2的阻抗ZPATH2，也就是ZPATH1≈ZPATH2，如前所述，此時第一外部匹配電路32的設(shè)計(jì)，只需要針對阻抗ZPATH1或ZPATH2做阻抗匹配，即可達(dá)到天線裝置31a的輸入/輸出阻抗ZANT1同時與阻抗ZPATH1或ZPATH2達(dá)到阻抗匹配的效果。同樣地，藉由第二外部匹配電路38的設(shè)計(jì)，針對阻抗ZPATH1或ZPATH2做阻抗匹配，亦可達(dá)到天線裝置31b的輸入/輸出阻抗ZANT2同時與阻抗ZPATH1或ZPATH2達(dá)到阻抗匹配的效果。因此，在接收信號與發(fā)射信號時，可以共享同一個外部匹配電路32或38，簡化了外部電路的設(shè)計(jì)。
第三實(shí)施例第3C圖系為本發(fā)明的傳輸器射頻前端架構(gòu)的一第三實(shí)施例。如第3C圖中所示，傳輸器300C系與第3A圖中的傳輸器300A相似，除了內(nèi)部匹配電路35系設(shè)置于第二信號傳輸路徑PATH2之上，用以耦接收發(fā)開關(guān)34a及發(fā)射單元364。
第一外部匹配電路32系用來達(dá)成天線裝置31與收發(fā)開關(guān)34a之間的阻抗匹配(impedance matching)，因?yàn)榻邮章窂絇ATH1與發(fā)射路徑PATH2共享第一外部匹配電路32，所以在收發(fā)開關(guān)34a連接第一外部匹配電路32的接腳37上，所看到的阻抗在接收路徑與發(fā)射路徑必須接近，也就是說，第一信號傳輸路徑的阻抗ZPATH1需接近收發(fā)開關(guān)第二信號路徑的阻抗ZPATH2，也就是ZPATH1≈ZPATH2。
當(dāng)收發(fā)開關(guān)34a本身是一個兩路對稱的設(shè)計(jì)，也就是在第一傳輸路徑的插入損耗(insertion loss)及阻抗，和第二傳輸路徑的插入損耗及阻抗相等時，則僅需考慮接收端的阻抗ZRXIN及發(fā)射端的阻抗ZTXOUT2，使得ZRXIN接近ZTXOUT2(ZRXIN≈ZTXOUT2)。
匹配電路35系設(shè)置于第二信號傳輸路徑PTAH2上，耦接收發(fā)開關(guān)34a及發(fā)射單元364，當(dāng)收發(fā)開關(guān)34a本身是一個兩路對稱的設(shè)計(jì)時，ZTXOUT2需接近ZRXIN，發(fā)射單元364的輸入阻抗ZTXOUT1可藉由內(nèi)部匹配電路35調(diào)整成ZTXOUT2，使得ZTXOUT2接近ZRXIN；如此，再加上一個兩路對稱的收發(fā)開關(guān)34a，可以使ZPATH≈ZPATH2，此時只需要藉第一外部匹配電路32對ZPATH1或ZPATH2做阻抗匹配(impedance matching)，則可以滿足天線裝置31的輸出/輸入阻抗ZANT同時與ZPATH1和ZPATH2達(dá)到阻抗匹配的效果。一般來說，阻抗匹配電路系可由變壓器(transformers)、電阻、電容、電感元件所組成。
在接收信號時，藉由收發(fā)開關(guān)34a的選擇，接收單元362的輸入阻抗ZTXIN經(jīng)過收發(fā)開關(guān)34a轉(zhuǎn)成接收路徑的阻抗ZPATH1，而與天線裝置31的輸出/輸入阻抗ZANT達(dá)到阻抗匹配，且在發(fā)射信號時，發(fā)射單元364的輸出阻抗系藉由內(nèi)部匹配電路35調(diào)整成阻抗ZTXOUT2，再經(jīng)收發(fā)開關(guān)34a變成ZPATH2而與天線裝置31的輸出/輸入阻抗ZANT達(dá)到阻抗匹配，如此則在接收信號和發(fā)射信號時可以共享同一個外部匹配電路，簡化了芯片外部電路的設(shè)計(jì)。
當(dāng)收發(fā)開關(guān)34a本身不是一個兩路對稱的設(shè)計(jì)時，直接考慮接腳37的ZPATH1和ZPATH2，此時內(nèi)部匹配電路35的設(shè)計(jì)，系使得第一信號傳輸路徑的阻抗ZPATH1接近收發(fā)開關(guān)第二信號路徑的阻抗ZPATH2，也就是讓ZPATH1≈ZPATH2，如前所述，此時第一外部匹配電路32的設(shè)計(jì)，只需針對ZPATH1或ZPATH2做阻抗匹配，即可達(dá)到天線裝置31的輸出/輸入阻抗ZANT同時與ZPATH1和ZPATH2達(dá)到阻抗匹配的效果。
因此，本發(fā)明的傳輸器的射頻前端架構(gòu)，由于只需要一個芯片外的匹配電路，大幅簡化了整個傳輸器的射頻前端設(shè)計(jì)，節(jié)省了印刷電路板30的布局面積，而且芯片內(nèi)部的一個匹配電路35，避免了使用傳統(tǒng)兩個(發(fā)射和接收)匹配電路所造成過多的信號損耗，也節(jié)省了芯片內(nèi)部的面積。此外，由于整合了收發(fā)開關(guān)34a，發(fā)射和接收可以共享接腳37，也因此節(jié)省了傳輸芯片36的接腳數(shù)目。
本發(fā)明使用了整合收發(fā)開關(guān)的傳輸芯片，在匹配電路的選取上，則與傳統(tǒng)的發(fā)射與接收同時都使用匹配電路的架構(gòu)不同。值得注意的是，由于整合于芯片中的內(nèi)部匹配電路，相較于設(shè)置于印刷電路板上的外部匹配電路，會具有比較低的Q值。這個較低的Q值，有可能會降低傳輸器的效能，但是接收單元對于這個較低Q值所導(dǎo)致的噪聲指數(shù)(noise figure；NF)與增益(gain)上的退化是比較可以接受的。因此，于本發(fā)明的傳輸器中，內(nèi)部匹配電路最好設(shè)置于芯片中的收發(fā)開關(guān)與接收單元之間，讓外部匹配電路直接與發(fā)射單元的輸出阻抗進(jìn)行阻抗匹配。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許之更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種射頻前端架構(gòu)，應(yīng)用于傳輸器，包括射頻前端裝置；收發(fā)開關(guān)，可選擇性地導(dǎo)通第一信號傳輸路徑以及第二信號傳輸路徑，發(fā)射單元；接收單元；以及匹配電路，選擇性地設(shè)置于上述第一信號傳輸路徑與上述第二信號傳輸路徑上，當(dāng)設(shè)置于上述第一信號傳輸路徑上時，上述匹配電路耦接于上述收發(fā)開關(guān)及上述接收單元，當(dāng)設(shè)置于上述第二信號傳輸路徑上時，上述匹配電路耦接上述收發(fā)開關(guān)及上述發(fā)射單元，使得上述接收單元及上述發(fā)射單元與上述射頻前端裝置達(dá)到阻抗匹配，其中上述收發(fā)開關(guān)、發(fā)射單元、接收單元及匹配電路系設(shè)置于同一芯片中。
2.根據(jù)權(quán)利要求1所述的射頻前端架構(gòu)，其中上述收發(fā)開關(guān)系藉由上述芯片的一接腳，耦接至上述射頻前端裝置。
3.根據(jù)權(quán)利要求2所述的射頻前端架構(gòu)，其中上述射頻前端裝置系設(shè)置印刷電路板上。
4.根據(jù)權(quán)利要求2所述的射頻前端架構(gòu)，其中當(dāng)上述匹配電路設(shè)置于上述第二信號傳輸路徑上時，上述接收單元的輸入阻抗系藉由上述匹配電路而與上述射頻前端裝置的輸出/輸入阻抗達(dá)到阻抗匹配。
5.根據(jù)權(quán)利要求4所述的射頻前端架構(gòu)，其中上述發(fā)射單元的輸出阻抗系與上述射頻前端裝置的輸出/輸入阻抗互相匹配。
6.根據(jù)權(quán)利要求2所述的射頻前端架構(gòu)，其中當(dāng)上述匹配電路系設(shè)置于上述第一信號傳輸路徑上時，上述發(fā)射單元的輸出阻抗系藉由上述匹配電路而與上述射頻前端裝置的輸出/輸入阻抗達(dá)到阻抗匹配。
7.根據(jù)權(quán)利要求6所述的射頻前端架構(gòu)，其中上述接收單元的輸入阻抗系與上述射頻前端裝置的輸出/輸出阻抗互相匹配。
8.根據(jù)權(quán)利要求2所述的射頻前端架構(gòu)，其中上述射頻前端裝置系包括天線以及外部匹配電路，上述外部匹配電路耦接于上述天線及上述芯片的接腳。
9.根據(jù)權(quán)利要求1所述的射頻前端架構(gòu)，其中上述發(fā)射單元系包括功率放大器。
10.根據(jù)權(quán)利要求1所述的射頻前端架構(gòu)，其中上述接收單元系包括低噪聲放大器以及混頻器。
11.根據(jù)權(quán)利要求1所述的射頻前端架構(gòu)，其中上述收發(fā)開關(guān)系為單刀雙投的收發(fā)開關(guān)。
12.根據(jù)權(quán)利要求1所述的射頻前端架構(gòu)，其中上述收發(fā)開關(guān)系為雙刀雙投的收發(fā)開關(guān)。
13.一種射頻前端架構(gòu)，應(yīng)用于傳輸器，包括收發(fā)開關(guān)，可選擇性地導(dǎo)通第一信號傳輸路徑以及第二信號傳輸路徑；發(fā)射單元；接收單元；射頻前端裝置；以及匹配電路，選擇性地設(shè)置于上述第一信號傳輸路徑與上述第二信號傳輸路徑上，當(dāng)設(shè)置于上述第一信號傳輸路徑上時，上述匹配電路耦接于上述收發(fā)開關(guān)及上述接收單元，當(dāng)設(shè)置于上述第二信號傳輸路徑上時，上述匹配電路耦接上述收發(fā)開關(guān)及上述發(fā)射單元，使得上述第一信號傳輸路徑的輸入阻抗及上述第二信號傳輸路徑的輸出阻抗與上述射頻前端裝置達(dá)到阻抗匹配，其中上述收發(fā)開關(guān)、發(fā)射單元、接收單元及匹配電路系設(shè)置于同一芯片中。
14.根據(jù)權(quán)利要求13所述的射頻前端架構(gòu)，其中上述收發(fā)開關(guān)系藉由上述芯片的一接腳，耦接至上述射頻前端裝置。
15.根據(jù)權(quán)利要求13所述的射頻前端架構(gòu)，其中上述射頻前端裝置系設(shè)置于印刷電路板上。
16.根據(jù)權(quán)利要求14所述的射頻前端架構(gòu)，其中當(dāng)上述匹配電路系耦接于上述第二信號傳輸路徑上時，上述第二信號傳輸路徑上的輸入阻抗系藉由上述匹配電路而與上述射頻前端裝置的輸出/輸出阻抗達(dá)到阻抗匹配。
17.根據(jù)權(quán)利要求16所述的射頻前端架構(gòu)，其中上述第一信號傳輸路徑上的輸出阻抗系與上述射頻前端裝置的輸出/輸出阻抗互相匹配。
18.根據(jù)權(quán)利要求14所述的射頻前端架構(gòu)，其中當(dāng)上述匹配電路系設(shè)置于上述第一信號傳輸路徑上時，上述第二信號傳輸路徑上的輸出阻抗系藉由上述匹配電路與上述射頻前端裝置的輸入/輸出阻抗達(dá)到阻抗匹配。
19.根據(jù)權(quán)利要求18所述的射頻前端架構(gòu)，其中上述第二信號傳輸路徑上的輸入阻抗系與上述射頻前端裝置的輸出/輸入阻抗互相匹配。
20.根據(jù)權(quán)利要求14所述的射頻前端架構(gòu)，其中上述射頻前端裝置系包括天線裝置以及外部匹配電路耦接于上述天線裝置及上述連接端之間。
21.根據(jù)權(quán)利要求13所述的射頻前端架構(gòu)，其中上述發(fā)射單元系包括功率放大器。
22.根據(jù)權(quán)利要求13所述的射頻前端架構(gòu)，其中上述接收單元系包括低噪聲放大器以及混頻器。
23.根據(jù)權(quán)利要求13所述的射頻前端架構(gòu)，其中上述收發(fā)開關(guān)系為單刀雙投的收發(fā)開關(guān)。
24.根據(jù)權(quán)利要求13所述的射頻前端架構(gòu)，其中上述收發(fā)開關(guān)系為雙刀雙投的收發(fā)開關(guān)。
全文摘要
一種射頻前端(RF front－end)架構(gòu)，應(yīng)用于傳輸器，其配置包括射頻前端裝置、收發(fā)開關(guān)(TR switch)、發(fā)射單元、接收單元以及匹配電路。收發(fā)開關(guān)系可選擇性地導(dǎo)通第一信號傳輸路徑以及第二信號傳輸路徑。匹配電路系選擇性地設(shè)置于第一信號傳輸路徑與第二信號傳輸路徑上，當(dāng)設(shè)置于第一信號傳輸路徑上時，匹配電路耦接于收發(fā)開關(guān)及接收單元，當(dāng)設(shè)置于第二信號傳輸路徑上時，匹配電路耦接收發(fā)開關(guān)及發(fā)射單元，使得接收單元及發(fā)射單元與射頻前端裝置達(dá)到阻抗匹配(impedance matching)，其中收發(fā)開關(guān)、發(fā)射單元、接收單元及匹配電路系設(shè)置于同一芯片中。
文檔編號H04B1/40GK1801644SQ20041008177
公開日2006年7月12日 申請日期2004年12月31日 優(yōu)先權(quán)日2004年12月31日
發(fā)明者李建廣 申請人:絡(luò)達(dá)科技股份有限公司