專利名稱：半導(dǎo)體電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體電路。確切地說(shuō)，它涉及構(gòu)成驅(qū)動(dòng)電路的半導(dǎo)體電路，該驅(qū)動(dòng)電路用于驅(qū)動(dòng)使用液晶板、有機(jī)電致發(fā)光板或類似部件的有源板型顯示器的像素。
背景技術(shù)：
STN顯示器的構(gòu)造使得在其整個(gè)顯示部分上，布線被安裝在兩個(gè)方向，x軸方向(第一方向)和y軸方向(第二方向)。當(dāng)在兩個(gè)方向x和y施加電壓時(shí)，驅(qū)動(dòng)在交叉部分的液晶。有源矩陣顯示器每個(gè)像素具有諸如薄膜晶體管(TFT)之類的有源元件，在顯示器中這些有源元件被開(kāi)關(guān)和驅(qū)動(dòng)。這些顯示器公知為諸如液晶顯示器和有機(jī)電致發(fā)光(有機(jī)EL)顯示器之類的板型顯示器。本發(fā)明的特征在于用作在顯示板上產(chǎn)生屏幕顯示的驅(qū)動(dòng)電路的半導(dǎo)體電路的線路，適用于這些類型的板型顯示器。而且，本發(fā)明的特征在于其中集成了上述電路的半導(dǎo)體集成電路芯片的電路拓?fù)洹?br> 例如，使用薄膜晶體管作為有源元件的有源矩陣液晶顯示器具有在成對(duì)的絕緣基板之間密封的液晶層，有利地使用玻璃板作為絕緣基板。在其顯示區(qū)中，以矩陣排列形成很多的像素。在顯示區(qū)之外，安裝半導(dǎo)體集成電路芯片作為驅(qū)動(dòng)電路。構(gòu)成各自像素的薄膜晶體管通過(guò)輸出線直通顯示區(qū)，并與該半導(dǎo)體集成電路芯片連接。設(shè)置在顯示區(qū)中的薄膜晶體管與例如選通驅(qū)動(dòng)器的256個(gè)輸出端連接，選通驅(qū)動(dòng)器在掃描方向上通過(guò)256個(gè)選通線構(gòu)成半導(dǎo)體集成電路芯片。通過(guò)輸出端輸出的選通信號(hào)選擇薄膜晶體管，向與選擇選通線連接的薄膜晶體管的源線提供指示數(shù)據(jù)。由此，制造了屏幕顯示器。
在這種有源矩陣液晶顯示器中，通過(guò)薄膜晶體管向紅(R)、綠(G)和藍(lán)(B)像素電極提供液晶驅(qū)動(dòng)電壓(灰度電壓)。因此，在像素之間沒(méi)有發(fā)生串?dāng)_，能夠制造無(wú)串?dāng)_的具有多個(gè)灰度級(jí)的屏幕顯示器。
圖25是說(shuō)明本發(fā)明人在前發(fā)明的選通驅(qū)動(dòng)單元結(jié)構(gòu)實(shí)例的方框圖。圖26是圖25主要部分的工作波形圖。在該結(jié)構(gòu)中，選擇選通線G1、G2、G3、G4…和G256的地址信號(hào)是8位的，8位
到[7]的地址信號(hào)由地址計(jì)數(shù)器(未示出)加起來(lái)并接著被輸入。8位
到[7]的輸入地址信號(hào)通過(guò)譯碼電路DCR被譯碼成(A000)到(A255)，并在鎖存時(shí)鐘被鎖存到鎖存器LT中。在鎖存器LT中鎖存的譯碼輸出通過(guò)或非門(mén)NR輸入到高擊穿電壓?jiǎn)卧?。鎖存譯碼輸出電壓電平的范圍例如從3V到0V?？梢允褂棉D(zhuǎn)移寄存器取代鎖存電路。
高擊穿電壓?jiǎn)卧娖睫D(zhuǎn)換電路LS和多個(gè)(在這種情況中是3×256個(gè))高擊穿電壓反相器HV。其輸出端(選通線端)GTM與顯示板的選通線連接，并提供選通信號(hào)G1到G256。電平轉(zhuǎn)換電路LS把3V到0V的輸入信號(hào)轉(zhuǎn)換為如1.6到-14V高電壓電平那么高。每個(gè)選通線G1、G2、G3、G4…和G256設(shè)置有包括電平轉(zhuǎn)換電路LS和三個(gè)高擊穿電壓反相器HV的選通驅(qū)動(dòng)器GDR。或非門(mén)是導(dǎo)通和截止顯示板上屏幕顯示的門(mén)。在輸入全選信號(hào)的未顯示周期期間，或非門(mén)把顯示部分像素中的電荷排放掉。
如圖26所說(shuō)明的那樣，輸入8位
到[7]地址信號(hào)，當(dāng)鎖存時(shí)鐘受驅(qū)動(dòng)為高時(shí)將其鎖存到鎖存器LT中。鎖存地址信號(hào)在高擊穿電壓?jiǎn)卧想娖狡?，并作為選通信號(hào)G1、G2、G3…通過(guò)選通線端GTM施加到相應(yīng)的選通線。
圖27是說(shuō)明圖25中電平轉(zhuǎn)換電路LS結(jié)構(gòu)實(shí)例的說(shuō)明圖，圖28是說(shuō)明圖25中電平轉(zhuǎn)換電路LS具體實(shí)例的說(shuō)明圖。在圖27和圖28中的電壓值如下VCC＝3V；GND＝0V；DDVDH＝5V；VGH＝15V；和VGL＝-10V。該電平轉(zhuǎn)換電路LS包括三個(gè)高擊穿電壓反相器HV的串聯(lián)電路；與串聯(lián)電路并聯(lián)的普通反相器V；和三個(gè)高擊穿電壓反相器HV的串聯(lián)電路。其輸入是鎖存器LT的輸出。
如圖27所示，各自部件的輸出電壓范圍如下反相器V的輸出電壓范圍為VCC到GND；在構(gòu)成電平轉(zhuǎn)換電路LSD的第一級(jí)中電平轉(zhuǎn)換電路LSa的輸出電壓范圍是DDVDH到GND；在第二級(jí)中電平轉(zhuǎn)換電路LSb的輸出電壓范圍是DDVDH到VGL；和在最后級(jí)中電平轉(zhuǎn)換電路LSc的輸出電壓范圍是VGH到VGL。
如附圖所示，第一級(jí)中電平轉(zhuǎn)換電路LSa包括四個(gè)PMOS晶體管和兩個(gè)NMOS晶體管。如附圖所示，第二級(jí)中電平轉(zhuǎn)換電路LSb包括兩個(gè)PMOS晶體管和四個(gè)NMOS晶體管。如附圖所示，最后級(jí)中電平轉(zhuǎn)換電路LSc包括兩個(gè)PMOS晶體管和兩個(gè)NMOS晶體管。在第二級(jí)中的電平轉(zhuǎn)換電路LSb和在最后級(jí)中的電平轉(zhuǎn)換電路LSc通過(guò)兩個(gè)反相器連接到一起。
圖29是說(shuō)明圖25中鎖存器結(jié)構(gòu)實(shí)例的說(shuō)明圖。如附圖所示，鎖存器包括六個(gè)反相器V和一與非門(mén)ND，并在鎖存時(shí)鐘上鎖存譯碼電路DCR的輸出。
圖30是說(shuō)明圖25中8位譯碼電路結(jié)構(gòu)實(shí)例的說(shuō)明圖。譯碼電路包括饋給有8位
到[7]地址信號(hào)的反相器V以及與非門(mén)ND和或非門(mén)NR。由此，譯碼電路產(chǎn)生了256個(gè)譯碼輸出(A000)到(A255)。
圖31是說(shuō)明本發(fā)明的發(fā)明人以前發(fā)明的無(wú)選通門(mén)驅(qū)動(dòng)器實(shí)例的電路圖。該無(wú)選通門(mén)驅(qū)動(dòng)器GLDR與包含選通門(mén)的顯示板GIPNL一起使用。顯示板GIPNL包括在構(gòu)成顯示板的基板上形成的選通驅(qū)動(dòng)器。通過(guò)由低溫多晶硅等高電流遷移率半導(dǎo)體膜構(gòu)成的薄膜晶體管構(gòu)成選通驅(qū)動(dòng)器。選通驅(qū)動(dòng)器包括轉(zhuǎn)移寄存器SR、高擊穿電壓或非門(mén)HNR和相對(duì)于每個(gè)選通線的高擊穿電壓反相器HV。
無(wú)選通門(mén)驅(qū)動(dòng)器GLDR包括電平轉(zhuǎn)換電路LS，其把內(nèi)部輸入的例如3V到0V的全選信號(hào)、幀引導(dǎo)脈沖和轉(zhuǎn)移寄存器時(shí)鐘電平轉(zhuǎn)換為例如16V到-14V的大幅信號(hào)。無(wú)選通門(mén)驅(qū)動(dòng)器向顯示板GIPNL的引出端GTM輸出這些電平轉(zhuǎn)換的信號(hào)。
圖32是說(shuō)明圖31中轉(zhuǎn)移寄存器電路實(shí)例的說(shuō)明圖，圖33是說(shuō)明圖32中轉(zhuǎn)移寄存器工作的波形圖。如附圖所示，轉(zhuǎn)移寄存器包括六個(gè)高擊穿電壓反相器HV和兩個(gè)高擊穿電壓與非門(mén)HNR。向該轉(zhuǎn)移寄存器提供幀引導(dǎo)脈沖，幀引導(dǎo)脈沖通過(guò)輸入端INPUT，由電平轉(zhuǎn)移器LS進(jìn)行電平轉(zhuǎn)移，并在轉(zhuǎn)移寄存器時(shí)鐘上對(duì)其進(jìn)行轉(zhuǎn)移，轉(zhuǎn)移寄存器時(shí)鐘由電平轉(zhuǎn)移器LS同樣進(jìn)行電平轉(zhuǎn)移。其輸出作為選通信號(hào)G1、G2、G3、G4…和G256，通過(guò)高擊穿電壓或非門(mén)HNR、高擊穿電壓反相器HV及其輸出端OUTPUT被施加到相應(yīng)的選通線。
公開(kāi)這種類型現(xiàn)有技術(shù)的文獻(xiàn)包括日本未審專利公開(kāi)平8(1996)-106272號(hào)。
在上面提到的選通驅(qū)動(dòng)器的結(jié)構(gòu)中，高擊穿電壓?jiǎn)卧ㄈ舾蓚€(gè)選通驅(qū)動(dòng)器GDR，每個(gè)選通驅(qū)動(dòng)器GDR包括一電平轉(zhuǎn)換電路LS和三個(gè)高擊穿電壓反相器HV。為選通線G1、G2、G3、G4…和G256的每一選通線設(shè)置有這種選通驅(qū)動(dòng)器GDR。如參照?qǐng)D28或圖31所介紹的那樣，電平轉(zhuǎn)換電路LS包括多個(gè)MOS晶體管，其線路很復(fù)雜并且尺寸大。而且，選通線的寬度和選通長(zhǎng)度還很大，這增加了占用的面積。由于這個(gè)原因，試圖把該電路集成到半導(dǎo)體芯片中，限制芯片尺寸的減小。這是要解決的問(wèn)題之一。

發(fā)明內(nèi)容
本發(fā)明的目的是通過(guò)解決與現(xiàn)有技術(shù)相關(guān)的上述問(wèn)題提供如下裝置具有減小線路尺寸的半導(dǎo)體電路和通過(guò)集成該半導(dǎo)體電路獲得并使芯片尺寸減小的半導(dǎo)體集成電路芯片。
本發(fā)明的特征在于通過(guò)采用兩級(jí)譯碼方法解決上述問(wèn)題。該方法使用前置譯碼電路和后置譯碼電路。前置譯碼電路包括譯碼地址信號(hào)任意位的在先級(jí)第一譯碼器和譯碼剩余位的在先級(jí)第二譯碼器。后置譯碼電路譯碼前置譯碼電路中每個(gè)譯碼器的譯碼輸出。
按照本發(fā)明的半導(dǎo)體電路是向顯示板的選通端提供選通信號(hào)的選通驅(qū)動(dòng)器，其中包括具有選通端的有源元件的多個(gè)像素以矩陣圖形排列。半導(dǎo)體電路的特征在于它采用了以下裝置。
“實(shí)現(xiàn)根據(jù)本發(fā)明的半導(dǎo)體電路的裝置1”
半導(dǎo)體電路包括包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的一個(gè)前置譯碼電路，在先級(jí)第一譯碼器譯碼用于選擇選通端的地址信號(hào)的若干位，在先級(jí)第二譯碼器譯碼該地址信號(hào)的剩余位；鎖存在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的譯碼輸出的若干個(gè)鎖存電路；若干個(gè)電平轉(zhuǎn)換電路，使鎖存在鎖存電路中的在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的譯碼輸出的各自電壓電平轉(zhuǎn)移到高電壓側(cè)；和譯碼電平轉(zhuǎn)換電路的輸出的若干個(gè)后置譯碼電路。
“實(shí)現(xiàn)根據(jù)本發(fā)明的半導(dǎo)體電路的裝置2”半導(dǎo)體電路包括包括第一鎖存器和第二鎖存器的一個(gè)鎖存電路，第一鎖存器鎖存用于選擇選通端的地址信號(hào)的若干位，第二鎖存器鎖存剩余位；包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的一個(gè)前置譯碼電路，在先級(jí)第一譯碼器譯碼鎖存在第一鎖存器中的若干位，在先級(jí)第二譯碼器譯碼鎖存在第二鎖存器中的剩余位；若干個(gè)電平轉(zhuǎn)換電路，使在先級(jí)第一譯碼器和在先級(jí)第二譯碼器輸出的各自電壓電平轉(zhuǎn)移到高電壓側(cè)；和若干個(gè)后置譯碼電路，譯碼經(jīng)過(guò)電平轉(zhuǎn)換電路的在先級(jí)第一譯碼器和在先級(jí)第二譯碼器輸出。
“實(shí)現(xiàn)根據(jù)本發(fā)明的半導(dǎo)體電路的裝置3”半導(dǎo)體電路包括包括第一鎖存器和第二鎖存器的一個(gè)鎖存電路，第一鎖存器鎖存用于選擇選通端的地址信號(hào)的若干位，第二鎖存器鎖存剩余位；若干個(gè)電平轉(zhuǎn)換電路，使鎖存在第一鎖存器和第二鎖存器中若干位和剩余位的各自電壓電平轉(zhuǎn)移到高電壓側(cè)；一個(gè)前置譯碼電路，包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器，在先級(jí)第一譯碼器譯碼經(jīng)過(guò)電平轉(zhuǎn)換電路的第一鎖存器的輸出，在先級(jí)第二譯碼器譯碼第二鎖存器的輸出；和若干個(gè)后置譯碼電路，譯碼在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的輸出。
“實(shí)現(xiàn)根據(jù)本發(fā)明的半導(dǎo)體電路的裝置4”半導(dǎo)體電路包括包括第一鎖存器和第二鎖存器的一個(gè)鎖存電路，第一鎖存器鎖存用于選擇選通端的地址信號(hào)的若干位，第二鎖存器鎖存剩余位；若干個(gè)電平轉(zhuǎn)換電路，使鎖存在第一鎖存器和第二鎖存器中若干位和剩余位的各自電壓電平轉(zhuǎn)移到高電壓側(cè)；一個(gè)前置譯碼電路，包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器，在先級(jí)第一譯碼器譯碼經(jīng)過(guò)電平轉(zhuǎn)換電路的第一鎖存器的輸出，在先級(jí)第二譯碼器譯碼第二鎖存器的輸出；和若干個(gè)后置譯碼電路，譯碼在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的輸出。
后置譯碼電路被構(gòu)造成緩沖譯碼器，其還用作位于前置譯碼電路和選通端之間的緩沖電路。
在上面提到的裝置1到3中，輸出到選通端的波形在第一參考電壓和第二參考電壓之間變化，第二參考電壓的電平比第一參考電壓的電平低。當(dāng)它變化時(shí)，該波形在第一參考電壓和第二參考電壓之間具有拐點(diǎn)。
按照本發(fā)明的半導(dǎo)體集成電路芯片向顯示板的選通端提供選通信號(hào)，其中包括具有選通端和源端的有源元件的多個(gè)像素排列成矩陣圖形。而且，半導(dǎo)體集成電路芯片向源端提供指示數(shù)據(jù)。半導(dǎo)體集成電路芯片的特征在于它采用了以下裝置“實(shí)現(xiàn)根據(jù)本發(fā)明的半導(dǎo)體電路的裝置5”半導(dǎo)體集成電路芯片包括被提供來(lái)自外部信號(hào)源的并行信號(hào)的系統(tǒng)接口電路；被提供RGB指示數(shù)據(jù)的外部顯示接口電路；定時(shí)產(chǎn)生電路；灰度電壓產(chǎn)生電路；圖形RAM；源驅(qū)動(dòng)器；和向選通端提供選通信號(hào)的選通驅(qū)動(dòng)器。
選通驅(qū)動(dòng)器包括包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的一個(gè)前置譯碼電路，在先級(jí)第一譯碼器譯碼用于選擇選通端的地址信號(hào)的若干位，在先級(jí)第二譯碼器譯碼地址信號(hào)的剩余位；和譯碼前置譯碼電路的輸出的若干個(gè)后置譯碼電路。
“實(shí)現(xiàn)根據(jù)本發(fā)明的半導(dǎo)體電路的裝置6”半導(dǎo)體集成電路芯片包括被提供來(lái)自外部信號(hào)源的并行信號(hào)的系統(tǒng)接口電路；被提供RGB指示數(shù)據(jù)的外部顯示接口電路；定時(shí)產(chǎn)生電路；灰度電壓產(chǎn)生電路；圖形RAM；源驅(qū)動(dòng)器；和向選通端提供選通信號(hào)的選通驅(qū)動(dòng)器。
選通驅(qū)動(dòng)器包括包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的一個(gè)前置譯碼電路，在先級(jí)第一譯碼器譯碼用于選擇選通端的地址信號(hào)的若干位，在先級(jí)第二譯碼器譯碼地址信號(hào)的剩余位；鎖存在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的譯碼輸出的若干個(gè)鎖存電路；若干個(gè)電平轉(zhuǎn)換電路，使鎖存在鎖存電路中的在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的譯碼輸出的各自電壓電平轉(zhuǎn)移到高電壓側(cè)；和譯碼電平轉(zhuǎn)換電路的輸出的若干個(gè)后置譯碼電路。
“實(shí)現(xiàn)根據(jù)本發(fā)明的半導(dǎo)體電路的裝置7”半導(dǎo)體集成電路芯片包括被提供來(lái)自外部信號(hào)源的并行信號(hào)的系統(tǒng)接口電路；被提供RGB指示數(shù)據(jù)的外部顯示接口電路；定時(shí)產(chǎn)生電路；灰度電壓產(chǎn)生電路；圖形RAM；源驅(qū)動(dòng)器；和向選通端提供選通信號(hào)的選通驅(qū)動(dòng)器。
選通驅(qū)動(dòng)器包括包括第一鎖存器和第二鎖存器的一個(gè)鎖存電路，第一鎖存器鎖存用于選擇選通端的地址信號(hào)的若干位，第二鎖存器鎖存剩余位；包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的一個(gè)前置譯碼電路，在先級(jí)第一譯碼器譯碼鎖存在第一鎖存器中的若干位，在先級(jí)第二譯碼器譯碼鎖存在第二鎖存器中的剩余位；若干個(gè)電平轉(zhuǎn)換電路，使在先級(jí)第一譯碼器和在先級(jí)第二譯碼器輸出的各自電壓電平轉(zhuǎn)移到高電壓側(cè)；和若干個(gè)后置譯碼電路，譯碼經(jīng)過(guò)電平轉(zhuǎn)換電路的在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的輸出。
“實(shí)現(xiàn)根據(jù)本發(fā)明的半導(dǎo)體電路的裝置8”半導(dǎo)體集成電路芯片包括被提供來(lái)自外部信號(hào)源的并行信號(hào)的系統(tǒng)接口電路；被提供RGB指示數(shù)據(jù)的外部顯示接口電路；定時(shí)產(chǎn)生電路；灰度電壓產(chǎn)生電路；圖形RAM；源驅(qū)動(dòng)器；和向選通端提供選通信號(hào)的選通驅(qū)動(dòng)器。
選通驅(qū)動(dòng)器包括包括第一鎖存器和第二鎖存器的一個(gè)鎖存電路，第一鎖存器鎖存用于選擇選通端的地址信號(hào)的若干位，第二鎖存器鎖存剩余位；若干個(gè)電平轉(zhuǎn)換電路，使鎖存在第一鎖存器和第二鎖存器中的若干位和剩余位的各自電壓電平轉(zhuǎn)移到高電壓側(cè)；包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的一個(gè)前置譯碼電路，在先級(jí)第一譯碼器譯碼經(jīng)過(guò)電平轉(zhuǎn)換電路的第一鎖存器的輸出，在先級(jí)第二譯碼器譯碼第二鎖存器的輸出；和若干個(gè)后置譯碼電路，譯碼在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的輸出。
“實(shí)現(xiàn)根據(jù)本發(fā)明的半導(dǎo)體電路的裝置9”半導(dǎo)體集成電路芯片包括被提供來(lái)自外部信號(hào)源的并行信號(hào)的系統(tǒng)接口電路；被提供RGB指示數(shù)據(jù)的外部顯示接口電路；定時(shí)產(chǎn)生電路；灰度電壓產(chǎn)生電路；圖形RAM；源驅(qū)動(dòng)器；和向選通端提供選通信號(hào)的選通驅(qū)動(dòng)器。
選通驅(qū)動(dòng)器包括包括第一鎖存器和第二鎖存器的一個(gè)鎖存電路，第一鎖存器鎖存用于選擇選通端的地址信號(hào)的若干位，第二鎖存器鎖存剩余位；若干個(gè)電平轉(zhuǎn)換電路，使鎖存在第一鎖存器和第二鎖存器中的若干位和剩余位的各自電壓電平轉(zhuǎn)移到高電壓側(cè)；包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的一個(gè)前置譯碼電路，在先級(jí)第一譯碼器譯碼經(jīng)過(guò)電平轉(zhuǎn)換電路的第一鎖存器的輸出，在先級(jí)第二譯碼器譯碼第二鎖存器的輸出；和若干個(gè)后置譯碼電路，譯碼在先級(jí)第一譯碼器和在先級(jí)第二譯碼器的輸出。后置譯碼電路被構(gòu)造成緩沖譯碼器，其還用作位于前置譯碼電路和選通端之間的緩沖電路。
根據(jù)本發(fā)明的半導(dǎo)體電路的構(gòu)造使得不是一次全部地譯碼地址信號(hào)的多個(gè)位，而是進(jìn)行一次譯碼(前置譯碼)和接著再次譯碼(后置譯碼)。由此，顯著地減少了電平轉(zhuǎn)換電路的數(shù)量。
本發(fā)明不限于根據(jù)后述權(quán)利要求的發(fā)明，無(wú)需附加，在不脫離技術(shù)原理的范圍其可以多種方式修改。


圖1是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第一實(shí)施例。
圖2是構(gòu)成圖1中譯碼器DCR用于“一位”譯碼器DCR-A的示意圖。
圖3是構(gòu)成圖1中譯碼器DCR用于“7位”譯碼器DCR-B的示意圖。
圖4是說(shuō)明圖1選通驅(qū)動(dòng)器工作的波形圖。
圖5是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第二實(shí)施例。
圖6是圖5中2位譯碼器線路的說(shuō)明圖。
圖7是圖5中6位譯碼器線路的說(shuō)明圖。
圖8是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第三實(shí)施例。
圖9是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第四實(shí)施例。
圖10是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第五實(shí)施例。
圖11是說(shuō)明圖10中譯碼電路的結(jié)構(gòu)實(shí)例的電路圖。
圖12是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第六實(shí)施例。
圖13是說(shuō)明圖12中緩沖譯碼器驅(qū)動(dòng)器的結(jié)構(gòu)實(shí)例的電路圖。
圖14是說(shuō)明圖12中選通驅(qū)動(dòng)器單元的工作的波形圖。
圖15是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的主要部分的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第七實(shí)施例。
圖16是圖12中所示的緩沖譯碼器驅(qū)動(dòng)器BDD的工作波形圖。
圖17(a)和17(b)是用于比較的說(shuō)明圖。圖17(a)說(shuō)明安裝有本發(fā)明人先前發(fā)明的半導(dǎo)體電路的集成電路芯片布局的實(shí)例。圖17(b)說(shuō)明安裝有按照本發(fā)明的半導(dǎo)體電路的集成電路芯片布局的實(shí)例。
圖18(a)和18(b)也是用于比較的說(shuō)明圖。圖18(a)說(shuō)明安裝有本發(fā)明人先前發(fā)明的半導(dǎo)體電路的集成電路芯片布局的另一實(shí)例。圖18(b)說(shuō)明安裝有按照本發(fā)明的半導(dǎo)體電路的集成電路芯片布局的另一實(shí)例。
圖19是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第八實(shí)施例。
圖20是說(shuō)明用于本發(fā)明的單片液晶顯示板驅(qū)動(dòng)器的實(shí)例的方框圖。
圖21(a)和21(b)是用于比較的示意圖。圖21(a)說(shuō)明本發(fā)明人先前發(fā)明的半導(dǎo)體集成電路芯片布局的實(shí)例。圖21(b)說(shuō)明按照本發(fā)明的半導(dǎo)體集成電路芯片布局的實(shí)例。
圖22是在本發(fā)明人先前發(fā)明的半導(dǎo)體電路和按照本發(fā)明的半導(dǎo)體電路之間比較的說(shuō)明圖。比較是關(guān)于譯碼位數(shù)量對(duì)半導(dǎo)體集成電路芯片中的封裝面積。盡管先前發(fā)明的半導(dǎo)體電路一次全部地譯碼了地址信號(hào)的所有位，按照本發(fā)明的半導(dǎo)體電路采用了兩級(jí)譯碼方法。
圖23是在本發(fā)明人先前發(fā)明的半導(dǎo)體電路和按照本發(fā)明的半導(dǎo)體電路之間比較的另一實(shí)例的說(shuō)明圖。比較是關(guān)于譯碼位數(shù)量對(duì)半導(dǎo)體集成電路芯片中的封裝面積。盡管先前發(fā)明的半導(dǎo)體電路一次全部地譯碼了地址信號(hào)的所有位，按照本發(fā)明的半導(dǎo)體電路采用了兩級(jí)譯碼方法。
圖24是在本發(fā)明人先前發(fā)明的半導(dǎo)體電路和按照本發(fā)明的半導(dǎo)體電路之間比較的又一實(shí)例的說(shuō)明圖。比較是關(guān)于譯碼位數(shù)量對(duì)半導(dǎo)體集成電路芯片中的封裝面積。盡管先前發(fā)明的半導(dǎo)體電路一次全部地譯碼了地址信號(hào)的所有位，按照本發(fā)明的半導(dǎo)體電路采用了兩級(jí)譯碼方法。
圖25是說(shuō)明選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖。
圖26是圖25中說(shuō)明的選通驅(qū)動(dòng)器單元主要部分的工作波形圖。
圖27是說(shuō)明圖25中電平轉(zhuǎn)換電路LS的結(jié)構(gòu)實(shí)例的說(shuō)明圖。
圖28是說(shuō)明圖25中電平轉(zhuǎn)換電路LS具體實(shí)例的說(shuō)明圖。
圖29是說(shuō)明圖25中鎖存器的結(jié)構(gòu)實(shí)例的說(shuō)明圖。
圖30是說(shuō)明圖25中8位譯碼電路的結(jié)構(gòu)實(shí)例的說(shuō)明圖。
圖31是說(shuō)明無(wú)選通門(mén)驅(qū)動(dòng)器實(shí)例的電路圖。
圖32是說(shuō)明圖31中轉(zhuǎn)移寄存器的電路實(shí)例的說(shuō)明圖。
圖33是說(shuō)明圖32中轉(zhuǎn)移寄存器的工作的波形圖。
具體實(shí)施例方式
參照附圖，以下將詳細(xì)介紹本發(fā)明的實(shí)施例。
圖1是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第一實(shí)施例。對(duì)其結(jié)構(gòu)沒(méi)有特定的限制，其可以形成在由單晶硅或類似材料構(gòu)成的單個(gè)半導(dǎo)體基板上。在圖1中，選通線G1、G2、G3、G4…和G256對(duì)應(yīng)顯示板的選通線。用于選擇這些選通線的地址信號(hào)是8位的。該8位
到[7]地址信號(hào)通過(guò)地址計(jì)數(shù)器(未示出)加起來(lái)并接著被輸入到譯碼器DCR。
在譯碼器DCR中在先級(jí)第一譯碼器DCR-A譯碼部分(一位)輸入的8位
到[7]地址信號(hào)。其譯碼輸出AD00和AD01分別鎖存到鎖存器LT中。用鎖存時(shí)鐘的定時(shí)進(jìn)行該鎖存。在譯碼器DCR的在先級(jí)第二譯碼器DCR-B譯碼剩余的7位地址信號(hào)，以獲得譯碼輸出AU000、AU001…和AU127。這些譯碼輸出被鎖存到各自鎖存器LT中。
鎖存到每個(gè)鎖存器LT中的譯碼輸出通過(guò)或非門(mén)NR被輸入到高擊穿電壓?jiǎn)卧?。鎖存的譯碼輸出電壓電平的范圍例如為3V到0V?？梢允褂棉D(zhuǎn)移寄存器取代鎖存電路。
在高擊穿電壓?jiǎn)卧?，在在先?jí)第一譯碼器DCR-A譯碼的“一位”譯碼輸出AD00和AD01分別通過(guò)電平轉(zhuǎn)換電路LS被轉(zhuǎn)換成高達(dá)16V到-14V的電壓電平。接著，通過(guò)高擊穿電壓反相器HV輸出譯碼輸出AD00和AD01。分別鎖存到鎖存器LT中的“7位”譯碼輸出AU000、AU001…和AU127分別通過(guò)電平轉(zhuǎn)換電路LS被轉(zhuǎn)換成高達(dá)16V到-14V的電壓電平。此后，譯碼輸出AU000、AU001…和AU127被輸入到選通驅(qū)動(dòng)器GDR，每個(gè)選通驅(qū)動(dòng)器包括高擊穿電壓與非門(mén)HND和高擊穿電壓反相器HV。
每個(gè)選通線G1、G2、G3、G4…和G256設(shè)置有選通驅(qū)動(dòng)器GDR。這些高擊穿電壓與非門(mén)HND的每個(gè)輸入饋給有“一位”譯碼輸出AD00和AD01的電平轉(zhuǎn)換輸出。如圖25所示，或非門(mén)NR是對(duì)顯示板上屏幕顯示進(jìn)行開(kāi)關(guān)的邏輯門(mén)。當(dāng)輸入全選信號(hào)時(shí)的非顯示周期期間，或非門(mén)把顯示部分像素中的電荷排放掉。
圖2是說(shuō)明構(gòu)成圖1中譯碼器DCR的“一位”譯碼器DCR-A的示意圖。該譯碼器DCR-A包括三個(gè)反相器V，并輸出有關(guān)“0”位的譯碼輸出AD00和AD01，“0”位是地址信號(hào)的1位。
圖3是說(shuō)明構(gòu)成圖1中譯碼器DCR的“7位”譯碼器DCR-B的示意圖。該譯碼器DCR-B包括八個(gè)反相器V，六個(gè)與非門(mén)ND和三個(gè)或非門(mén)NR。該譯碼器DCR-B輸出有關(guān)“1”到“7”位的譯碼輸出AU000、AU001、…和AU127，“1”到“7”位是地址信號(hào)的七位。
圖4是說(shuō)明圖1中選通驅(qū)動(dòng)器工作的波形圖，每個(gè)波形的符號(hào)對(duì)應(yīng)圖1中相同符號(hào)標(biāo)記的部分。8位[1]到[7]輸入的地址信號(hào)在鎖存時(shí)鐘被接收到鎖存器中。這通過(guò)當(dāng)鎖存時(shí)鐘被驅(qū)動(dòng)為高時(shí)、把這些位鎖存到鎖存器LT中來(lái)實(shí)現(xiàn)。為地址信號(hào)的鎖存“一位”的“0”位被前置譯碼成AD00和AD01。為地址信號(hào)的“7位”的“1”到“7”位被前置譯碼成AU000、AU001、…和AU127。
對(duì)應(yīng)“一位”的“0”位前置譯碼輸出AD00和AD01和對(duì)應(yīng)“7位”的“1”到“7”前置譯碼輸出AU000、AU001…和AU127在該擊穿電壓?jiǎn)卧M(jìn)行電平轉(zhuǎn)移。此后，在選通驅(qū)動(dòng)器GDR再次譯碼“1”到“7”位的前置譯碼輸出AU000、AU001、…和AU127(后置譯碼)。同時(shí)，它們與對(duì)應(yīng)“一位”的“0”位前置譯碼輸出AD00和AD01一起被譯碼。后置譯碼地址數(shù)據(jù)分別通過(guò)選通線端GTM作為選通信號(hào)G1、G2、G3…提供給對(duì)應(yīng)的選通線。
如上面所提到的，該實(shí)施例的構(gòu)造使得不是一次全部地譯碼地址信號(hào)的多位。而是使它們?cè)谌我晃槐环殖蓛山M，單獨(dú)地譯碼每組位(前置譯碼)。它們產(chǎn)生的輸出鎖存到鎖存電路中，鎖存的輸出被電平轉(zhuǎn)換并接著被再次譯碼(后置譯碼)。由此，顯著地減少了電平轉(zhuǎn)換電路的數(shù)量。
在該實(shí)施例中，進(jìn)行兩級(jí)譯碼。該方法沒(méi)有一次全部地譯碼8位地址信號(hào)；而是將這些位分成1位和7位，以及進(jìn)行前置譯碼；此后，這些位被電平轉(zhuǎn)換并接著后置譯碼(全譯碼)。由此，電平轉(zhuǎn)換電路的數(shù)量基本上可以減半，從256個(gè)到130(128+2)個(gè)。兩個(gè)電平轉(zhuǎn)換電路用于一位地址信號(hào)，128個(gè)電平轉(zhuǎn)換電路用于7位地址信號(hào)。但是，用于后置譯碼的高擊穿電壓與非電路HND添加到高擊穿電壓?jiǎn)卧?。然而，與圖25中所示的結(jié)構(gòu)相比能夠顯著地降低電平轉(zhuǎn)換電路的數(shù)量。
對(duì)地址信號(hào)的位進(jìn)行劃分的一位是任意的，但是考慮到電路結(jié)構(gòu)的簡(jiǎn)化，優(yōu)選選擇最高位或最低位。為了最小化布線路徑，最低位是適當(dāng)?shù)摹?br> 圖5是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第二實(shí)施例。在該實(shí)施例中，8位地址信號(hào)被分成兩位和六位，并譯碼。在該附圖中，與圖1中相同的符號(hào)代表與圖1中相同功能的部件。在該實(shí)施例中，8位
到[7]地址信號(hào)被分成兩位AD
和[1]和六位AD[2]到[7]。用于前置譯碼的譯碼器DCR包括在先級(jí)第一譯碼器DCR-A和在先級(jí)第二譯碼器DCR-B。
通過(guò)在先級(jí)第一譯碼器DCR-A，使地址信號(hào)的兩位AD
和[1]被譯碼成譯碼輸出AD00到AD03，并且譯碼輸出AD00和AD03分別被鎖存到鎖存器LT中。用鎖存時(shí)鐘的定時(shí)進(jìn)行鎖存。剩余的“7位”AD[2]到[7]地址信號(hào)通過(guò)在先級(jí)第二譯碼器DCR-B被譯碼成譯碼輸出AU00到AU63，并且譯碼輸出AU00到AU63分別被鎖存到鎖存器LT中。與在第一實(shí)施例中一樣，此后，輸出在后置譯碼器被完全譯碼，并作為選通信號(hào)G1、G2、G3…通過(guò)選通線端GTM提供給對(duì)應(yīng)的選通線。
圖6是說(shuō)明圖5中2位譯碼器線路的說(shuō)明圖，圖7是說(shuō)明圖5中6位譯碼器線路的說(shuō)明圖。2位譯碼器包括兩個(gè)反相器V、四個(gè)與非門(mén)ND和與與非門(mén)ND的輸出端連接的四個(gè)反相器V。6位譯碼器包括六個(gè)反相器V、128個(gè)與非門(mén)ND和與與非門(mén)ND的輸出端連接的64個(gè)或非門(mén)ND。
在該實(shí)施例中，電平轉(zhuǎn)換電路的數(shù)量可以減少到1/4，從圖25中256減到68(64+4)個(gè)。四個(gè)電平轉(zhuǎn)換電路LS用于兩位地址信號(hào)，64個(gè)電平轉(zhuǎn)換電路用于六位地址信號(hào)。但是，用于后置譯碼的高擊穿電壓與非電路HND添加到高擊穿電壓?jiǎn)卧Ｈ欢?，與圖25中所示的結(jié)構(gòu)相比能夠顯著地降低電平轉(zhuǎn)換電路的數(shù)量。用該結(jié)構(gòu)，電平轉(zhuǎn)換電路的數(shù)量是68個(gè)。但是，如果地址信號(hào)的位被分成四位和四位，電平轉(zhuǎn)換電路的數(shù)量可以最小到32個(gè)。
圖8是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第三實(shí)施例。在該實(shí)施例中，用于鎖存8位地址信號(hào)的鎖存電路被設(shè)置在前置譯碼器的在先級(jí)中。如下鎖存8位地址信號(hào)鎖存電路LT包括第一鎖存電路LT-A和第二鎖存電路LT-B。第一鎖存電路LT-A鎖存輸入8位地址信號(hào)的一位AD
，第二鎖存電路LT-B鎖存輸入8位地址信號(hào)的7位AD[1]到[7]。
通過(guò)在前置譯碼器DCR中的第一譯碼器DCR-A譯碼鎖存在第一鎖存電路LT-A中的AD
，通過(guò)第二譯碼器DCR-B譯碼鎖存在第二鎖存電路LT-B中的AD[1]到[7]。相對(duì)于其它方面，此結(jié)構(gòu)與圖1所示的相同。與在第一實(shí)施例中一樣，此后，輸出在后置譯碼器被整個(gè)譯碼，并作為選通信號(hào)G1、G2、G3…通過(guò)選通線端GTM提供給對(duì)應(yīng)的選通線。
如上面所提到的，該實(shí)施例的構(gòu)造使得不是一次全部地譯碼地址信號(hào)的多位。而是使它們?cè)谌我晃槐环殖蓛山M，并鎖存到鎖存電路中。分別地譯碼鎖存的位組(前置譯碼)。前置譯碼產(chǎn)生輸出被電平轉(zhuǎn)換并接著被再次譯碼(后置譯碼)。由此，顯著地減少了電平轉(zhuǎn)換電路的數(shù)量。電平轉(zhuǎn)換電路的數(shù)量基本上可以減半，從圖25中的256個(gè)到130(128+2)個(gè)。兩個(gè)電平轉(zhuǎn)換電路用于一位地址信號(hào)，128個(gè)電平轉(zhuǎn)換電路用于7位地址信號(hào)。由此，與圖25中所示的結(jié)構(gòu)相比能夠顯著地降低電平轉(zhuǎn)換電路的數(shù)量。
對(duì)地址信號(hào)的位劃分的一位是任意的，但是考慮到電路結(jié)構(gòu)的簡(jiǎn)化，優(yōu)選選擇最高位或最低位。為了最小化布線路徑，最低位是適當(dāng)?shù)摹?br> 圖9是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第四實(shí)施例。在該實(shí)施例中，用于鎖存8位地址信號(hào)的鎖存電路被設(shè)置在前置譯碼器的在先級(jí)中。同時(shí)，鎖存電路的輸出端設(shè)置有若干個(gè)電平轉(zhuǎn)換電路。相對(duì)于其它方面，此結(jié)構(gòu)與圖8所示的相同。
輸入8位地址信號(hào)
到[7]的一位AD
鎖存到第一鎖存電路LT-A，剩余7位AD[1]到[7]鎖存到第二鎖存電路LT-B。通過(guò)在前置譯碼器DCR中的第一譯碼器DCR-A譯碼鎖存在第一鎖存電路LT-A中的AD
，通過(guò)第二譯碼器DCR-B譯碼鎖存在第二鎖存電路LT-B中的地址信號(hào)AD[1]到[7]。隨后的信號(hào)處理與圖1和圖8中所示的相同。
如上面所提到的，該實(shí)施例的構(gòu)造使得不是一次全部地譯碼地址信號(hào)的多位。而是使它們?cè)谌我晃槐环殖蓛山M，并把位組分別鎖存到鎖存電路中。位組被電平轉(zhuǎn)換，并譯碼鎖存電路的輸出(前置譯碼)。由此，顯著地減少了電平轉(zhuǎn)換電路的數(shù)量。由于電平轉(zhuǎn)換電路LS被設(shè)置在譯碼器DCR的在先級(jí)，它們的數(shù)量可以減少到對(duì)應(yīng)地址信號(hào)位數(shù)的數(shù)量。因此，比第一、第二和第三實(shí)施例更能減少電平轉(zhuǎn)換電路的數(shù)量。
圖10是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第五實(shí)施例。在該實(shí)施例中，用于鎖存輸入地址信號(hào)的鎖存電路被設(shè)置在前置譯碼器DCR的在先級(jí)中。同時(shí)，鎖存電路LT的輸出設(shè)置有若干個(gè)電平轉(zhuǎn)換電路LS。8位地址信號(hào)被分成四位AD
到[3]和四位AD[4]到[7]。對(duì)于其它方面，此結(jié)構(gòu)和工作與圖9所示的相同。
在該實(shí)施例中，四位地址信號(hào)AD
到[3]被鎖存到第一鎖存電路LT-A中，剩余四位地址信號(hào)AD[4]到[7]被鎖存到第二鎖存電路LT-B。第一鎖存電路LT-A的輸出設(shè)置有四個(gè)電平轉(zhuǎn)換電路LS，第二鎖存電路LT-B的輸出設(shè)置有四個(gè)電平轉(zhuǎn)換電路LS。前置譯碼電路DCR與兩組四個(gè)電平轉(zhuǎn)換電路LS的輸出連接。前置譯碼電路DCR包括第一譯碼器DCR-A和第二譯碼器DCR-B，每個(gè)譯碼器對(duì)應(yīng)四個(gè)分立的電平轉(zhuǎn)換電路LS。四個(gè)分立的電平轉(zhuǎn)換電路LS的輸出被輸入到與四個(gè)分立的電平轉(zhuǎn)換電路LS對(duì)應(yīng)的第一譯碼器DCR-A和第二譯碼器DCR-B，并在那前置譯碼。對(duì)于其它方面，包括后置譯碼器，結(jié)構(gòu)與圖9所示的相同。
圖11是說(shuō)明圖10中譯碼器電路的結(jié)構(gòu)實(shí)例的電路圖。該4位譯碼器電路包括四個(gè)反相器V、32個(gè)與非門(mén)ND和16個(gè)或非門(mén)NR。該譯碼器電路被提供地址信號(hào)的AD
到[3]，并輸出譯碼的地址信號(hào)AD00到AD15。
如上面所提到的，該實(shí)施例的構(gòu)造使得不是一次全部地譯碼地址信號(hào)的多位。而是使它們?cè)谌我晃槐环殖蓛山M，并把位組分別鎖存到鎖存電路中。鎖存的位組被電平轉(zhuǎn)換。鎖存電路的輸出被譯碼(前置譯碼)，接著再次被譯碼(后置譯碼)。由此，顯著地減少了電平轉(zhuǎn)換電路的數(shù)量。由于電平轉(zhuǎn)換電路LS被設(shè)置在譯碼器DCR的在先級(jí)，它們的數(shù)量可以減少到對(duì)應(yīng)地址信號(hào)位數(shù)的數(shù)量。因此，比第一、第二和第三實(shí)施例更能減少電平轉(zhuǎn)換電路的數(shù)量。與圖9的結(jié)構(gòu)相比能夠顯著地減少前置譯碼器電路元件的數(shù)量。相對(duì)于第一至第五實(shí)施例，已經(jīng)采用了這樣的實(shí)例其中電平轉(zhuǎn)換電路LS被設(shè)置在前置譯碼器電路的在先級(jí)或在后級(jí)。通過(guò)電平轉(zhuǎn)換電路之面積與譯碼器電路DCR之面積的比值，確定最小化封裝面積的電平轉(zhuǎn)換電路的安裝位置。有時(shí)，該面積可以受限于用于前置譯碼信號(hào)等的信號(hào)線的數(shù)量。
圖12是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第六實(shí)施例。圖13是說(shuō)明圖12中緩沖譯碼器驅(qū)動(dòng)器的結(jié)構(gòu)實(shí)例的電路圖，圖14是說(shuō)明圖12中選通驅(qū)動(dòng)單元工作的波形圖。在該實(shí)施例中，后置譯碼器與構(gòu)成驅(qū)動(dòng)獨(dú)立選通線的選通驅(qū)動(dòng)器的緩沖電路集成，以形成譯碼器集成選通驅(qū)動(dòng)D-GDR。換句話說(shuō)，后置譯碼功能被添加到選通驅(qū)動(dòng)器的緩沖器中。在圖12中，輸入的8位地址信號(hào)的一位被鎖存到鎖存電路LT中的第一鎖存器LT-A中，剩余的7位被鎖存到鎖存電路LT中的第二鎖存器LT-B中。該結(jié)構(gòu)和通過(guò)前置譯碼電路DCR和在先元件的處理與圖9所示的相同。
在前置譯碼器DCR中的第一譯碼器DCR-A的輸出通過(guò)各個(gè)高擊穿電壓或非門(mén)HNR被輸入到緩沖譯碼器驅(qū)動(dòng)器BDD。緩沖譯碼器驅(qū)動(dòng)器BDD包括三個(gè)高擊穿電壓反相器HV。輸入到每個(gè)端子的波形對(duì)應(yīng)圖14中相同符號(hào)表示的波形。緩沖譯碼器驅(qū)動(dòng)器BDD的輸出被輸入到具有后置譯碼器功能的譯碼集成選通驅(qū)動(dòng)器D-GDR。如圖13所示，該譯碼器集成選通驅(qū)動(dòng)器D-GDR包括NMOS晶體管和PMOS晶體管。
在前置譯碼器DCR中的第二譯碼器DCR-B的輸出通過(guò)高擊穿電壓或非門(mén)HNR和兩個(gè)高擊穿電壓反相器HV被輸入到譯碼器集成選通驅(qū)動(dòng)器D-GDR。每個(gè)譯碼器集成選通驅(qū)動(dòng)器D-GDR對(duì)應(yīng)兩個(gè)選通線。
前置譯碼信號(hào)被輸入到構(gòu)成譯碼器集成選通驅(qū)動(dòng)器D-GDR的高擊穿電壓反相器HV的PMOS源端。當(dāng)PMOS的源端中的前置譯碼信號(hào)變成低電平，輸出也變成低電平。然而在此時(shí)，輸出并未完全變成低電平。為了克服這樣現(xiàn)象，如圖13所示，添加保持電平的NMOS晶體管。由此，例如，可以減少圖9中的高擊穿電壓與非門(mén)HND。
以下描述工作實(shí)例。如果地址的所有位AD都為“0”，那么緩沖譯碼器驅(qū)動(dòng)器BDD的輸出BDT00在高電平，輸出BDB00在低電平。第二譯碼器DCR-B的輸出BUB000變成低電平，選擇對(duì)選通線的輸出。如果僅地址位
在“1”，BDB00在低電平，那么BDB00在低電平和BDB00在高電平。由于BDB在低電平，G1變到低電平使電流在PMOS源端和PMOS漏端流過(guò)。并且當(dāng)BUB00和G1間的電壓差變得小于或等于PMOS的閾值電壓時(shí)，PMOS截止，G1變成浮置電平。但是，由NMOS晶體管控制G1以把電平保持在低電平或VGL電平。
在該實(shí)施例中，選通驅(qū)動(dòng)器的緩沖電路設(shè)置有譯碼功能。那么，使得選通驅(qū)動(dòng)器可以用作后置譯碼器，后置譯碼器使用從地址信號(hào)位前置譯碼信號(hào)產(chǎn)生的控制信號(hào)。由此，顯著地減少了電平轉(zhuǎn)換電路的數(shù)量。取消了后置譯碼器電路中與非電路HND，并可以減小封裝面積。
圖15是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的主要部分結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第七實(shí)施例。這是圖12中緩沖譯碼器驅(qū)動(dòng)器BDD結(jié)構(gòu)的另一實(shí)例。相對(duì)于與緩沖譯碼器驅(qū)動(dòng)器BDD相比的其它方面，結(jié)構(gòu)與圖12中的相同。圖16是圖15中所示的緩沖譯碼器驅(qū)動(dòng)器BDD的工作波形圖。
通過(guò)添加圖13中所示的電路獲得了圖15中的電路，包括一電平轉(zhuǎn)換電路LS、一延遲電路DL、一高擊穿電壓同門(mén)HXNR、兩個(gè)高擊穿電壓反相器HV、一高擊穿電壓與非門(mén)HND，和一高擊穿電壓或非門(mén)HNR。由此，圖15中的電路被構(gòu)造成具有短路功能的緩沖譯碼器驅(qū)動(dòng)器BDD。
用圖12中的結(jié)構(gòu)，緩沖譯碼器驅(qū)動(dòng)器干預(yù)至選通線的輸出電壓，由此消耗了功率。在該實(shí)施例中，添加了圖16中描繪的短路功能，一次短路選通電壓以接地GND等。由此，減小了選通充電/放電電流，進(jìn)而防止增加封裝面積。
圖16的波形描繪了與圖15中相同符號(hào)表示的那些元件的波形。如圖16所示，圖12中緩沖譯碼器驅(qū)動(dòng)器BDD的波形和選通輸出的波形(這里僅描繪G1的波形)在它們上升端和下降端的中間點(diǎn)具有拐點(diǎn)。(拐點(diǎn)定義為增加或減少中正負(fù)變化率反相的點(diǎn))這些拐點(diǎn)位于點(diǎn)P輸出的上升端和下降端，用圖15中延遲電路DL延遲的定時(shí)使點(diǎn)P變成低電平。
在該實(shí)施例中，通過(guò)到選通端輸出的波形中的拐點(diǎn)，可以檢查后置譯碼器的工作。
圖17(a)和17(b)是集成電路芯片布局的實(shí)例比較的說(shuō)明圖。圖17(a)說(shuō)明安裝有本發(fā)明人在先發(fā)明的半導(dǎo)體電路的集成電路芯片的布局。圖17(b)說(shuō)明安裝有按照本發(fā)明的半導(dǎo)體電路的集成電路芯片的布局。在圖17(b)中的集成電路芯片對(duì)應(yīng)本發(fā)明的一個(gè)實(shí)施例，其中地址信號(hào)被分成1位和7位，并分兩級(jí)譯碼。
圖17(a)和17(b)的左半部分是緩沖器BF部分，右半部分是電平轉(zhuǎn)換電路部分。緩沖器BF包括PMOS晶體管和NMOS晶體管，并包括它們的擴(kuò)散層K、選通層G、接觸層C、布線層L、和柵極、源極和漏極。在圖17和18中，緩沖器BF是與圖1、5、8、9、10和12各個(gè)實(shí)施例中選通端GTM連接的反相器HV。
在圖17(b)所示的本發(fā)明的實(shí)施例中，8位地址信號(hào)被分成1位和7位，并分兩級(jí)譯碼前置譯碼和后置譯碼。從圖17(a)和圖17(b)之間的比較可以明顯看出，圖17(b)中電平轉(zhuǎn)換電路LS的數(shù)量小于圖17(a)中所示的集成電路芯片的數(shù)量。相應(yīng)地，能夠減小封裝面積，獲得小集成電路芯片。
圖18(a)和18(b)是集成電路布局的另一實(shí)例的比較的說(shuō)明圖。圖18(a)說(shuō)明安裝有本發(fā)明人先前發(fā)明的半導(dǎo)體電路的集成電路芯片的布局。圖18(b)說(shuō)明安裝有按照本發(fā)明的半導(dǎo)體電路的集成電路芯片的布局。在圖18(b)中的集成電路芯片還對(duì)應(yīng)本發(fā)明的一實(shí)施例，其中地址信號(hào)被分成一位和7位，并在兩級(jí)中譯碼。
在圖18(a)和18(b)中，MOS晶體管的源極還用作鄰近MOS晶體管的源極以減小封裝面積。在圖18(b)所示本發(fā)明的實(shí)施例中電平轉(zhuǎn)換電路的數(shù)量明顯變少。因此，能夠減小封裝面積，獲得了小集成電路芯片。因?yàn)殡娖睫D(zhuǎn)換電路LS的數(shù)量小于用于輸出選通信號(hào)的選通線端GTM的數(shù)量，增加了布局中的自由度?？梢栽俅螠p小封裝面積，并獲得了小集成電路芯片。因?yàn)殡娖睫D(zhuǎn)換電路LS的數(shù)量小于用于輸出選通信號(hào)的輸出緩沖器BF的數(shù)量，增加了布局中的自由度。可以再減小封裝面積，并獲得了小集成電路芯片。
圖19是說(shuō)明用于驅(qū)動(dòng)顯示板的選通驅(qū)動(dòng)器單元的結(jié)構(gòu)實(shí)例的方框圖，其是按照本發(fā)明半導(dǎo)體電路的第八實(shí)施例。在該實(shí)施例中，在顯示板PNL中結(jié)合若干選通驅(qū)動(dòng)器。結(jié)合的選通驅(qū)動(dòng)器包括薄膜晶體管，例如由低溫多晶硅半導(dǎo)體構(gòu)成。此處指定產(chǎn)生用于顯示板的地址信號(hào)的選通驅(qū)動(dòng)器為無(wú)選通門(mén)驅(qū)動(dòng)器。在該實(shí)施例中，8位輸入的地址信號(hào)鎖存到鎖存電路LT中。鎖存電路LT包括第一鎖存器LT-A和第二鎖存器LT-B，每個(gè)鎖存器鎖存四位，并按4位鎖存地址信號(hào)。
鎖存到第一鎖存器LT-A和第二鎖存器LT-B中的兩組四位地址信號(hào)通過(guò)電平轉(zhuǎn)換電路LS被分別轉(zhuǎn)換電平，并被輸入到譯碼器DCR。譯碼器DCR包括第一譯碼器DCR-A和第二譯碼器DCR-B，每個(gè)譯碼器譯碼地址信號(hào)的四個(gè)電平轉(zhuǎn)換的位。第一譯碼器DCR-A和第二譯碼器DCR-B的輸出通過(guò)高擊穿電壓或非門(mén)HNR和高擊穿電壓反相器HV被施加到與顯示板的選通線連接的端GTM。由此，在該實(shí)施例中，可以用一個(gè)與非門(mén)HND取代在本發(fā)明人在先發(fā)明的實(shí)施例中所需的板GIPNL中的轉(zhuǎn)移寄存器SR，并能夠減小顯示板的面積。而且，顯著地減少了電平轉(zhuǎn)換電路的數(shù)量，并能夠減小按照本發(fā)明半導(dǎo)體集成電路的面積。
圖20是說(shuō)明應(yīng)用于本發(fā)明的單片液晶顯示板驅(qū)動(dòng)器實(shí)例的方框圖。該單片液晶顯示板驅(qū)動(dòng)器包括通過(guò)并聯(lián)總線與外部信號(hào)源連接的系統(tǒng)接口SYS-I/F；被提供RGB指示數(shù)據(jù)的的外部顯示接口RGB-I/F；定時(shí)產(chǎn)生電路TMG；圖形RAM G-RAM；源驅(qū)動(dòng)器SDR；選通驅(qū)動(dòng)器GDR；和灰度電壓產(chǎn)生電路GSVG-1和GSVG-2。此外，單芯片液晶顯示板驅(qū)動(dòng)器包括變址寄存器IXR；控制寄存器CRG；BGR電路BGR(RGB到BGR轉(zhuǎn)換)；RAM地址計(jì)數(shù)器ADC；寫(xiě)數(shù)據(jù)鎖存器WDL；讀數(shù)據(jù)鎖存器RDL；伽馬灰度電路γ；選通地址計(jì)數(shù)器GADC；振蕩電路OSC等。
圖21(a)和21(b)是集成電路芯片布局實(shí)例比較的示意圖。圖21(a)說(shuō)明本發(fā)明人先前發(fā)明的單片液晶顯示板驅(qū)動(dòng)器。圖21(b)說(shuō)明按照本發(fā)明的的單片液晶顯示板驅(qū)動(dòng)器。在本發(fā)明人在先發(fā)明的布局中，在中心安裝兩個(gè)分開(kāi)的圖形RAM G-RAM，并提供源端S。在圖形RAM G-RAM的兩側(cè)設(shè)置兩個(gè)電平轉(zhuǎn)換電路(電平轉(zhuǎn)移器)LS、一緩沖器BF和一灰度電壓產(chǎn)生電路GSVG-1或GSVG-2，并分別提供選通輸出端G。
如圖21(b)所示，按照本發(fā)明的半導(dǎo)體集成電路芯片比圖21(a)所示的本發(fā)明人在先發(fā)明的芯片小。因此，從附圖中可以看出，在按照本發(fā)明的實(shí)施例中減小了布局的整體尺寸。而且，因?yàn)殡娖睫D(zhuǎn)換電路LS的面積很小，增加了布局的自由度。在具有單個(gè)選通驅(qū)動(dòng)器的半導(dǎo)體集成電路芯片或沒(méi)有圖形RAM G-RAM的芯片中，進(jìn)一步減小尺寸，并進(jìn)而增加布局中的自由度。
圖22至24是在本發(fā)明人先前發(fā)明的半導(dǎo)體電路和按照本發(fā)明的半導(dǎo)體電路之間比較的說(shuō)明圖。比較是關(guān)于譯碼位數(shù)量對(duì)半導(dǎo)體集成電路芯片中的封裝面積。盡管先前發(fā)明的半導(dǎo)體電路一次全部地譯碼了地址信號(hào)的所有位，按照本發(fā)明的半導(dǎo)體電路采用了兩級(jí)譯碼方法。圖22說(shuō)明的結(jié)構(gòu)使得前置譯碼并鎖存輸入的地址信號(hào)，對(duì)所得到的輸出進(jìn)行電平轉(zhuǎn)換并接著進(jìn)行后置譯碼。圖23說(shuō)明的結(jié)構(gòu)使得鎖存并前置譯碼輸入的地址信號(hào)，對(duì)所得到的輸出進(jìn)行電平轉(zhuǎn)換并接著進(jìn)行后置譯碼。圖24說(shuō)明的結(jié)構(gòu)使得鎖存、電平轉(zhuǎn)換并接著前置譯碼輸入的地址信號(hào)，此后進(jìn)行后置譯碼。
相對(duì)于圖22至24，不考慮布線區(qū)的面積或類似因素。在圖22至24中，水平軸代表構(gòu)成地址信號(hào)的位如何分割和組合，垂直軸代表在半導(dǎo)體集成電路芯片上各個(gè)元件的面積(相對(duì)值)。圖22示出以上鎖存電路、譯碼器電路、電平轉(zhuǎn)換電路(電平轉(zhuǎn)移器)和緩沖器的面積。圖23示出以上鎖存電路、譯碼器電路、電平轉(zhuǎn)換電路(電平轉(zhuǎn)移器)和緩沖器的面積。圖24示出以上鎖存電路、電平轉(zhuǎn)換電路(電平轉(zhuǎn)移器)、譯碼器電路和緩沖器的面積。
在圖22至圖24任意一圖中，可以明顯看出如果構(gòu)成8位地址信號(hào)的位被分成四位和四位，并被前置譯碼和后置譯碼，則使面積最小化。至于如何對(duì)于構(gòu)成地址信號(hào)的位進(jìn)行分割、前置譯碼和后置譯碼，以下也是顯而易見(jiàn)的分割位數(shù)之間差的絕對(duì)值越小，可以減少更多的封裝面積。例如，當(dāng)分割位的組合是五位和三位，封裝面積比7位和1位組合時(shí)減小的要多。同時(shí)，相對(duì)于圖22和23通過(guò)減少電平轉(zhuǎn)換電路的數(shù)量，相對(duì)于圖24通過(guò)減少構(gòu)成譯碼器電路的元件數(shù)量，減小了封裝面積。
在上述實(shí)施例中，不是一次全部地譯碼構(gòu)成地址信號(hào)的多個(gè)位，而是對(duì)它們一次譯碼(前置譯碼)并接著再次譯碼(后置譯碼)。用這種結(jié)構(gòu)，顯著地減少了電平轉(zhuǎn)換電路的數(shù)量。譯碼了地址信號(hào)的若干位，并獨(dú)立地譯碼地址信號(hào)的剩余位。用這種結(jié)構(gòu)，能夠減小譯碼器的面積。不是所有的選通驅(qū)動(dòng)器包括在高擊穿電壓?jiǎn)卧?，而是它們被分成高擊穿電壓?jiǎn)卧偷蛽舸╇妷簡(jiǎn)卧?。由此，能夠減小功率消耗和封裝面積。
權(quán)利要求
1.一種半導(dǎo)體電路，用于向顯示板的選通端提供選通信號(hào)，在顯示板中以矩陣圖形排列包括有源元件的多個(gè)像素，所述有源元件包含所述選通端，該半導(dǎo)體電路包括一個(gè)前置譯碼電路，包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器，在先級(jí)第一譯碼器譯碼用于選擇所述選通端的地址信號(hào)的若干位，在先級(jí)第二譯碼器譯碼該地址信號(hào)的剩余位；和若干個(gè)后置譯碼電路，譯碼所述前置譯碼電路中譯碼器的譯碼輸出。
2.按照權(quán)利要求1的半導(dǎo)體電路，包括若干個(gè)鎖存電路，分別鎖存所述在先級(jí)第一譯碼器和所述在先級(jí)第二譯碼器的譯碼輸出；和若干個(gè)電平轉(zhuǎn)換電路，使鎖存在所述鎖存電路中的所述在先級(jí)第一譯碼器和所述在先級(jí)第二譯碼器的譯碼輸出的各自電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)；其中所述電平轉(zhuǎn)換電路的輸出被輸入到所述后置譯碼電路。
3.按照權(quán)利要求2的半導(dǎo)體電路，其中所述地址信號(hào)包括8位，所述地址信號(hào)的若干位是1位，所述地址信號(hào)的剩余位是7位，和其中所述在先級(jí)第一譯碼器譯碼最高位或最低位。
4.按照權(quán)利要求2的半導(dǎo)體電路，其中，使基于所述地址信號(hào)的輸出信號(hào)的電壓電平絕對(duì)值轉(zhuǎn)移到高電壓側(cè)的電平轉(zhuǎn)移器的數(shù)量少于用于輸出選通信號(hào)的選通線端的數(shù)量。
5.按照權(quán)利要求1的半導(dǎo)體電路，包括一個(gè)鎖存電路，包括第一鎖存器和第二鎖存器，第一鎖存器鎖存用于選擇所述選通端的地址信號(hào)的若干位，第二鎖存器鎖存剩余位；若干個(gè)電平轉(zhuǎn)換電路，使所述在先級(jí)第一譯碼器和所述在先級(jí)第二譯碼器的輸出的各自電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)；其中，鎖存在所述第一鎖存器中的所述若干位被輸出到所述在先級(jí)第一譯碼器，鎖存在所述第二鎖存器中的所述剩余位被輸出到所述在先級(jí)第二譯碼器，和其中，經(jīng)過(guò)所述電平轉(zhuǎn)換電路，所述在先級(jí)第一譯碼器和所述在先級(jí)第二譯碼器的輸出被輸出到所述后置譯碼電路。
6.按照權(quán)利要求5的半導(dǎo)體電路，其中所述地址信號(hào)包括8位，所述地址信號(hào)的若干位是1位，所述地址信號(hào)的剩余位是7位，和其中所述在先級(jí)第一譯碼器譯碼最低位。
7.按照權(quán)利要求5的半導(dǎo)體電路，其中所述后置譯碼電路的擊穿電壓比用于根據(jù)所述地址信號(hào)鎖存信號(hào)的鎖存電路的擊穿電壓高。
8.按照權(quán)利要求5的半導(dǎo)體電路，包括一個(gè)鎖存電路，包括第一鎖存器和第二鎖存器，第一鎖存器鎖存用于選擇所述選通端的所述地址信號(hào)的若干位，第二鎖存器鎖存剩余位；和若干個(gè)電平轉(zhuǎn)換電路，使鎖存在所述第一鎖存器和所述第二鎖存器中的所述若干位和所述剩余位的各自電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)；其中，所述第一鎖存器的輸出經(jīng)過(guò)所述電平轉(zhuǎn)換電路被輸入到所述在先級(jí)第一譯碼器，和所述第二鎖存器的輸出經(jīng)過(guò)所述電平轉(zhuǎn)換電路被輸入到所述在先級(jí)第二譯碼器。
9.按照權(quán)利要求8的半導(dǎo)體電路，其中所述地址信號(hào)包括8位，所述地址信號(hào)的若干位是1位，所述地址信號(hào)的剩余位是7位。
10.按照權(quán)利要求8的半導(dǎo)體電路，其中所述地址信號(hào)包括8位，所述地址信號(hào)的若干位是4位，所述地址信號(hào)的剩余位是4位。
11.按照權(quán)利要求1的半導(dǎo)體電路，其中所述后置譯碼電路是緩沖譯碼器，其還用作緩沖電路。
12.按照權(quán)利要求11的半導(dǎo)體電路，其中所述地址信號(hào)包括8位，所述地址信號(hào)的若干位是1位，所述地址信號(hào)的剩余位是7位。
13.一種半導(dǎo)體電路，用于向顯示板的選通端提供選通信號(hào)，在顯示板中以矩陣圖形排列包括有源元件的多個(gè)像素，所述有源元件包含所述選通端，其中，輸出到所述選通端的波形在第一參考電壓和第二參考電壓之間變化，第二參考電壓比第一參考電壓低，當(dāng)該波形變化時(shí)，該波形在所述第一參考電壓和所述第二參考電壓之間具有若干個(gè)拐點(diǎn)。
14.按照權(quán)利要求1的半導(dǎo)體電路，包括從外部信號(hào)源接收并行信號(hào)的系統(tǒng)接口電路；接收RGB指示數(shù)據(jù)的外部顯示接口電路；定時(shí)產(chǎn)生電路；灰度電壓產(chǎn)生電路；圖形RAM；源驅(qū)動(dòng)器；向所述選通端提供選通信號(hào)的選通驅(qū)動(dòng)器。
15.一種半導(dǎo)體電路，用于向顯示板的選通端提供選通信號(hào)，在顯示板中以矩陣圖形排列包括所述選通端的多個(gè)像素，該電路包括一個(gè)前置邏輯電路，包括在先級(jí)第一邏輯門(mén)和在先級(jí)第二邏輯門(mén)，在先級(jí)第一邏輯門(mén)接收用于選擇所述選通端的地址信號(hào)的若干位信號(hào)，在先級(jí)第二邏輯門(mén)接收該地址信號(hào)的剩余位信號(hào)；若干個(gè)后置邏輯門(mén)，接收所述第一和第二邏輯門(mén)的輸出；若干個(gè)鎖存電路，用于根據(jù)所述地址信號(hào)鎖存信號(hào)；和若干個(gè)電平轉(zhuǎn)換電路，使所述鎖存電路的輸出信號(hào)的電壓電平絕對(duì)值轉(zhuǎn)移到高電壓側(cè)，其中，后置邏輯門(mén)的擊穿電壓比所述鎖存電路的擊穿電壓高，所述電平轉(zhuǎn)換電路的數(shù)量比用于輸出所述選通信號(hào)的選通線端的數(shù)量少。
16.按照權(quán)利要求15的半導(dǎo)體電路，包括若干個(gè)鎖存電路，分別鎖存所述在先級(jí)第一邏輯門(mén)和所述在先級(jí)第二邏輯門(mén)的輸出；和所述電平轉(zhuǎn)換電路，使鎖存在所述鎖存電路中的所述在先級(jí)第一邏輯門(mén)和所述在先級(jí)第二邏輯門(mén)的譯碼輸出的各自電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)；其中，所述電平轉(zhuǎn)換電路的輸出被輸入到所述后置譯碼電路。
17.按照權(quán)利要求15的半導(dǎo)體電路，包括包括第一鎖存器和第二鎖存器的所述鎖存電路，第一鎖存器鎖存用于選擇所述選通端的地址信號(hào)的若干位，第二鎖存器鎖存剩余位；所述電平轉(zhuǎn)換電路，使所述在先級(jí)第一邏輯門(mén)和所述在先級(jí)第二邏輯門(mén)的輸出的各自電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)；其中向所述在先級(jí)第一邏輯門(mén)輸出鎖存在所述第一鎖存器中的所述若干位，向所述在先級(jí)第二邏輯門(mén)輸出鎖存在所述第二鎖存器中的所述剩余位，和其中，所述在先級(jí)第一邏輯門(mén)和所述在先級(jí)第二邏輯門(mén)的輸出經(jīng)過(guò)所述電平轉(zhuǎn)換電路被輸出到所述后置譯碼電路。
18.按照權(quán)利要求15的半導(dǎo)體電路，包括包括第一鎖存器和第二鎖存器的所述鎖存電路，第一鎖存器鎖存用于選擇所述選通端的地址信號(hào)的若干位，第二鎖存器鎖存剩余位；所述電平轉(zhuǎn)換電路，使鎖存在所述第一鎖存器和所述第二鎖存器中的所述若干位和所述剩余位的各自電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)；其中，所述第一鎖存的輸出經(jīng)過(guò)所述電平轉(zhuǎn)換電路被輸入到所述在先級(jí)第一邏輯門(mén)輸入，所述第二鎖存的輸出經(jīng)過(guò)所述電平轉(zhuǎn)換電路被輸入到所述在先級(jí)第二邏輯門(mén)。
19.按照權(quán)利要求15的半導(dǎo)體電路，其中所述后置邏輯門(mén)是緩沖邏輯門(mén)，其還用作緩沖電路。
20.按照權(quán)利要求16的半導(dǎo)體電路，其中所述電平轉(zhuǎn)換電路被分成若干個(gè)第一電平轉(zhuǎn)換電路，使鎖存在所述鎖存電路中的所述在先級(jí)第一邏輯門(mén)的譯碼輸出轉(zhuǎn)移到高電壓側(cè)，和若干個(gè)第二電平轉(zhuǎn)換電路，使鎖存在所述鎖存電路中的所述在先級(jí)第二邏輯門(mén)的譯碼輸出轉(zhuǎn)移到高電壓側(cè)，和其中所述第一電平轉(zhuǎn)換電路和所述第二電平轉(zhuǎn)換電路彼此數(shù)量相同。
21.一種半導(dǎo)體電路，用于向顯示板的選通端提供選通信號(hào)，在顯示板中以矩陣圖形排列包括所述選通端的多個(gè)像素，包括一個(gè)前置譯碼電路，接收和譯碼用于選擇所述選通端的地址信號(hào)的位信號(hào)；若干個(gè)后置譯碼電路，接收和譯碼所述譯碼電路的輸出；若干個(gè)鎖存電路，用于根據(jù)所述地址信號(hào)鎖存信號(hào)；和若干個(gè)電平轉(zhuǎn)換電路，使所述鎖存電路的輸出信號(hào)的電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)；其中，所述后置譯碼電路的擊穿電壓比所述鎖存電路的擊穿電壓高，所述電平轉(zhuǎn)換電路的數(shù)量比用于輸出所述選通信號(hào)的選通線端的數(shù)量少。
22.按照權(quán)利要求21的半導(dǎo)體電路，包括一個(gè)鎖存電路，鎖存所述前置譯碼電路的譯碼輸出；和若干個(gè)電平轉(zhuǎn)換電路，使鎖存在所述鎖存電路中的所述前置譯碼電路的譯碼輸出的電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)，其中，所述電平轉(zhuǎn)換電路的輸出被輸入到所述后置譯碼電路。
23.按照權(quán)利要求21的半導(dǎo)體電路，其中，基于所述地址信號(hào)轉(zhuǎn)移輸出信號(hào)的電壓電平的絕對(duì)值的電平轉(zhuǎn)移器的數(shù)量比用于輸出所述選通信號(hào)的選通線端的數(shù)量少。
24.按照權(quán)利要求21的半導(dǎo)體電路，包括若干個(gè)鎖存電路，鎖存用于選擇所述選通端的地址信號(hào)的若干位；和若干個(gè)電平轉(zhuǎn)換電路，使所述前置譯碼電路的輸出的電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)，其中，鎖存在所述鎖存電路中的所述地址信號(hào)的若干位被輸出到所述前置譯碼電路，和其中，所述前置譯碼電路的輸出經(jīng)過(guò)所述電平轉(zhuǎn)換電路被輸出到所述后置譯碼電路。
25.按照權(quán)利要求21的半導(dǎo)體電路，其中，所述后置譯碼電路的擊穿電壓比用于根據(jù)所述地址信號(hào)鎖存信號(hào)的所述鎖存電路的擊穿電壓高。
26.按照權(quán)利要求21的半導(dǎo)體電路，包括所述鎖存電路，鎖存用于選擇所述選通端的所述地址信號(hào)的若干位；和若干個(gè)電平轉(zhuǎn)換電路，使鎖存在所述鎖存電路中的所述地址信號(hào)的若干位的電壓電平的絕對(duì)值轉(zhuǎn)移到高電壓側(cè)，其中，所述鎖存電路的輸出經(jīng)過(guò)所述電平轉(zhuǎn)換電路被輸入到所述后置譯碼電路。
27.按照權(quán)利要求21的半導(dǎo)體電路，其中，所述后置譯碼電路是緩沖譯碼器，其還用作緩沖電路。
28.按照權(quán)利要求21的半導(dǎo)體電路，包括從外部信號(hào)源接收并行信號(hào)的系統(tǒng)接口電路；接收RGB指示數(shù)據(jù)的外部顯示接口電路；定時(shí)產(chǎn)生電路；灰度電壓產(chǎn)生電路；圖形RAM；源驅(qū)動(dòng)器；向所述選通端提供選通信號(hào)的選通驅(qū)動(dòng)器。
全文摘要
本發(fā)明涉及一種半導(dǎo)體電路，具有減小的電路尺寸，還涉及通過(guò)集成該半導(dǎo)體電路獲得并使芯片尺寸減小的半導(dǎo)體集成電路芯片。本發(fā)明使用雙譯碼方法。該方法使用一個(gè)前置譯碼電路，包括在先級(jí)第一譯碼器和在先級(jí)第二譯碼器，在先級(jí)第一譯碼器譯碼8位地址信號(hào)的任意位，在先級(jí)第二譯碼器譯碼剩余位；若干個(gè)電平轉(zhuǎn)換電路，轉(zhuǎn)移前置譯碼電路的輸出電平；和若干個(gè)后置譯碼電路，譯碼在前置譯碼電路中的譯碼器的輸出，通過(guò)電平轉(zhuǎn)換電路轉(zhuǎn)換電平。
文檔編號(hào)H04N5/70GK1591098SQ20041005492
公開(kāi)日2005年3月9日 申請(qǐng)日期2004年7月21日 優(yōu)先權(quán)日2003年8月27日
發(fā)明者立花利一, 巖崎良貴, 遠(yuǎn)藤一哉, 坂卷五郎 申請(qǐng)人:株式會(huì)社瑞薩科技