專利名稱：一種sdh類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信或電子領(lǐng)域的仿真技術(shù)，尤指一種SDH類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法。
背景技術(shù)：
在SDH(Synchronous Digital Hierarchy，同步數(shù)字體系)類邏輯仿真中，激勵(lì)產(chǎn)生是一項(xiàng)復(fù)雜的工作，因?yàn)镾DH涉及到的協(xié)議眾多，處理過(guò)程復(fù)雜，中間會(huì)產(chǎn)生大量的臨時(shí)數(shù)據(jù)，如何合理的管理和使用這些臨時(shí)數(shù)據(jù)一直是仿真人員面臨的一個(gè)難點(diǎn)。
目前在SDH類邏輯仿真中，激勵(lì)產(chǎn)生采用的方法是將激勵(lì)產(chǎn)生過(guò)程中所需的每個(gè)模塊設(shè)計(jì)成一個(gè)個(gè)獨(dú)立的程序(在C/C++中體現(xiàn)為含有一個(gè)名稱為main的主函數(shù))，每個(gè)獨(dú)立的程序產(chǎn)生的臨時(shí)數(shù)據(jù)將寫入一個(gè)文件中，然后下一個(gè)相關(guān)的獨(dú)立程序從該文件中獲取所需要的數(shù)據(jù)進(jìn)行處理，處理完畢后，再次寫入另外一個(gè)文件中供下一個(gè)相關(guān)獨(dú)立程序使用，以此類推。處理過(guò)程圖1所示。
如上所述，由于SDH類邏輯協(xié)議的復(fù)雜性使得處理過(guò)程中會(huì)產(chǎn)生大量的臨時(shí)數(shù)據(jù)，現(xiàn)有技術(shù)是將所有的臨時(shí)數(shù)據(jù)存入數(shù)據(jù)文件中，而數(shù)據(jù)文件是保存在硬盤上，其存儲(chǔ)速度比較慢。因?yàn)閿?shù)據(jù)不是一次性寫入的，故需要頻繁的訪問(wèn)硬盤，使得仿真效率非常低下，仿真速度非常慢。另外由于各個(gè)模塊都是一個(gè)個(gè)獨(dú)立的可執(zhí)行程序，彼此之間沒有任何聯(lián)系，使得激勵(lì)產(chǎn)生過(guò)程不能從整體上來(lái)控制，仿真的自動(dòng)化程度不高；而且每個(gè)模塊的參數(shù)都是通過(guò)文件的形式配置的，參數(shù)一旦配置好后就很難再次改變，給用戶使用帶來(lái)很大的不方便。

發(fā)明內(nèi)容
本發(fā)明提供一種SDH類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法，解決SDH類邏輯仿真速度慢、參數(shù)配置及修改不便的問(wèn)題。
本發(fā)明提供的SDH類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法，包括下列步驟A)一報(bào)文生成模塊生成初始報(bào)文，將初始報(bào)文放入第一FIFO(先進(jìn)先出)裝置；B)一LAPS模塊從第一FIFO裝置中取得報(bào)文進(jìn)行LAPS封裝，將封裝后的報(bào)文放入第二FIFO裝置；C)一VC4虛級(jí)聯(lián)映射模塊從第二FIFO裝置中取得封裝后的報(bào)文進(jìn)行VC4虛級(jí)聯(lián)映射，生成STM-1幀，放入第三FIFO裝置；D)一總線接口轉(zhuǎn)換模塊從第三FIFO裝置中取得STM-1幀數(shù)據(jù)，進(jìn)行總線接口轉(zhuǎn)換，生成總線數(shù)據(jù)，放入第四FIFO裝置；再將生成的總線數(shù)據(jù)發(fā)送給被測(cè)試設(shè)備。
根據(jù)本發(fā)明的上述方法，所述各模塊都設(shè)置有相應(yīng)的圖形化參數(shù)配置界面，實(shí)現(xiàn)動(dòng)態(tài)訪問(wèn)并修改各模塊的參數(shù)。
根據(jù)本發(fā)明的上述方法，所述各模塊在所述的第一FIF0裝置、第二FIFO裝置、第三FIFO裝置中讀取數(shù)據(jù)前，要對(duì)所訪問(wèn)的FIFO裝置是否為空進(jìn)行檢查，若所述的FIF0裝置為空，則中止數(shù)據(jù)的讀取。。
根據(jù)本發(fā)明的上述方法，所述總線接口轉(zhuǎn)換模塊與被測(cè)試設(shè)備之間通過(guò)PLI(可編程語(yǔ)言接口)接口傳遞數(shù)據(jù)。
根據(jù)本發(fā)明的上述方法，所述第一、第二、第三和第四FIFO裝置為計(jì)算機(jī)內(nèi)存。
本發(fā)明的優(yōu)點(diǎn)如下1、提高SDH類邏輯仿真中激勵(lì)產(chǎn)生的效率，加快仿真速度；2、將SDH類邏輯仿真中激勵(lì)產(chǎn)生涉及到的多種協(xié)議組合成一個(gè)整體，提高仿真的自動(dòng)化程度；3、本發(fā)明對(duì)中間的臨時(shí)數(shù)據(jù)不再需要保存到文件中去，而以FIFO的方式全部保存在計(jì)算機(jī)的內(nèi)存中，可以快速的對(duì)中間的臨時(shí)數(shù)據(jù)進(jìn)行訪問(wèn)。


圖1為現(xiàn)有技術(shù)中SDH類邏輯仿真激勵(lì)數(shù)據(jù)產(chǎn)生過(guò)程示意圖。
圖2為本發(fā)明SDH類邏輯仿真激勵(lì)數(shù)據(jù)產(chǎn)生過(guò)程示意圖。
具體實(shí)施例方式
本發(fā)明提供的技術(shù)方案區(qū)別于現(xiàn)有技術(shù)方案之處在于一是從整體上來(lái)考慮SDH類邏輯仿真激勵(lì)產(chǎn)生的所有模塊，各個(gè)模塊之間不再是彼此獨(dú)立的，而是前后有關(guān)聯(lián)的；二是采用FIFO裝置(存儲(chǔ)介質(zhì)可為計(jì)算機(jī)的內(nèi)存)來(lái)替換原有技術(shù)方案中的文件(存儲(chǔ)介質(zhì)為計(jì)算機(jī)的硬盤)，這樣可以大大加快激勵(lì)產(chǎn)生程序?qū)χ虚g數(shù)據(jù)的訪問(wèn)速度，而且所有配置的參數(shù)存放在內(nèi)存中，可以通過(guò)設(shè)計(jì)相應(yīng)的圖形化界面動(dòng)態(tài)訪問(wèn)每個(gè)模塊涉及到的參數(shù)的值。
本發(fā)明的SDH類邏輯仿真激勵(lì)數(shù)據(jù)產(chǎn)生的工作過(guò)程如圖2所示，描述如下1、由一報(bào)文生成模塊生成需要的初始報(bào)文，將初始報(bào)文放入FIFO A；2、從初始報(bào)文的FIFO A中取得一定量的報(bào)文進(jìn)行LAPS(Link AccessProcedure-SDH，鏈路接入規(guī)程-SDH)封裝，封裝后的報(bào)文放入FIFO B；3、從FIFO B中取得封裝處理后的數(shù)據(jù)流進(jìn)行VC4虛級(jí)聯(lián)映射，生成STM-1幀，放入FIFO C；4、從FIFO C中取得STM-1幀數(shù)據(jù)，進(jìn)行總線接口轉(zhuǎn)換生成總線數(shù)據(jù)，放入FIFO D；最后從FIFO D中取得總線數(shù)據(jù)，通過(guò)PLI接口發(fā)送給DUT。
在圖2中出現(xiàn)的每個(gè)模塊都有相應(yīng)的圖形化的參數(shù)配置界面，可以動(dòng)態(tài)的訪問(wèn)(讀取和修改)本模塊涉及到的參數(shù)，而且每個(gè)模塊都會(huì)對(duì)被訪問(wèn)的FIFO是否為空進(jìn)行檢查，如果出現(xiàn)FIFO為空的情況(在處理過(guò)程中，模塊之間通過(guò)FIFO交換數(shù)據(jù)，即前面的模塊處理好數(shù)據(jù)后放入FIFO中供下級(jí)模塊取用，在下級(jí)模塊取用FIFO中的數(shù)據(jù)時(shí)可能會(huì)把FIFO中的數(shù)據(jù)取空，而且可能FIFO中的數(shù)據(jù)不夠，還需要向前一級(jí)模塊申請(qǐng)數(shù)據(jù)。)，則返回，處理流程中止。
FIFO是一種先進(jìn)先出的緩存裝置，在計(jì)算機(jī)中表現(xiàn)為計(jì)算機(jī)分配的一段內(nèi)存?？梢允褂酶鞣N各樣的FIFO裝置來(lái)實(shí)現(xiàn)。
以上所述，僅為本發(fā)明較佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種SDH類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法，其特征在于，包括下列步驟A)一報(bào)文生成模塊生成初始報(bào)文，將初始報(bào)文放入第一FIFO(先進(jìn)先出)裝置；B)一LAPS封裝模塊從第一FIFO裝置中取得報(bào)文進(jìn)行LAPS封裝，將封裝后的報(bào)文放入第二FIFO裝置；C)一VC4虛級(jí)聯(lián)映射模塊從第二FIFO裝置中取得封裝后的報(bào)文進(jìn)行VC4虛級(jí)聯(lián)映射，生成STM-1幀，放入第三FIFO裝置；D)一總線接口轉(zhuǎn)換模塊從第三FIFO裝置中取得STM-1幀數(shù)據(jù)，進(jìn)行總線接口轉(zhuǎn)換，生成總線數(shù)據(jù)，放入第四FIFO裝置；再將生成的總線數(shù)據(jù)發(fā)送給被測(cè)試設(shè)備。
2.如權(quán)利要求1所述的SDH類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法，其特征在于所述各模塊都設(shè)置有相應(yīng)的圖形化參數(shù)配置界面，實(shí)現(xiàn)動(dòng)態(tài)訪問(wèn)并修改各模塊的參數(shù)。
3.如權(quán)利要求1或2所述的SDH類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法，其特征在于所述各模塊在所述的第一FIFO裝置、第二FIFO裝置、第三FIFO裝置中讀取數(shù)據(jù)前，要對(duì)所訪問(wèn)的FIFO裝置是否為空進(jìn)行檢查，若所述的FIFO裝置為空，則中止數(shù)據(jù)的讀取。
4.如權(quán)利要求1或2所述的SDH類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法，其特征在于所述總線接口轉(zhuǎn)換模塊與被測(cè)試設(shè)備之間通過(guò)PLI(可編程語(yǔ)言接口)接口傳遞數(shù)據(jù)。
5.如權(quán)利要求4所述的SDH類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法，其特征在于所述第一、第二、第三和第四FIFO裝置為計(jì)算機(jī)內(nèi)存。
全文摘要
本發(fā)明有關(guān)一種SDH類邏輯仿真激勵(lì)數(shù)據(jù)緩存方法，包括A)一報(bào)文生成模塊生成初始報(bào)文，將初始報(bào)文放入第一FIFO(先進(jìn)先出)裝置；B)一LAPS封裝模塊從第一FIFO裝置中取得一定量的報(bào)文進(jìn)行LAPS封裝，將封裝后的報(bào)文放入第二FIFO裝置；C)一VC4虛級(jí)聯(lián)映射模塊從第二FIFO裝置中取得封裝后的報(bào)文進(jìn)行VC4虛級(jí)聯(lián)映射，生成STM－1幀，放入第三FIFO裝置；D)一總線接口轉(zhuǎn)換模塊從第三FIFO裝置中取得STM－1幀數(shù)據(jù)，進(jìn)行總線接口轉(zhuǎn)換，生成總線數(shù)據(jù)，放入第四FIFO裝置；再將生成的總線數(shù)據(jù)發(fā)送給被測(cè)試設(shè)備。本發(fā)明方法能提高SDH類邏輯仿真中激勵(lì)產(chǎn)生的效率，加快仿真速度。
文檔編號(hào)H04L12/56GK1725181SQ20041005477
公開日2006年1月25日 申請(qǐng)日期2004年7月20日 優(yōu)先權(quán)日2004年7月20日
發(fā)明者程智輝, 李偉東, 潘武飛 申請(qǐng)人:華為技術(shù)有限公司