專利名稱：數(shù)碼tv機頂盒的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種DVI以及光模式兼用型數(shù)碼TV機頂盒。
背景技術(shù)：
現(xiàn)有的數(shù)碼TV機頂盒主要輸出復(fù)合端子(Composite)/RGB/色差端子(Component)等模擬信號。
就是說，接收天線輸入或者A/V外部輸入信號，然后通過模擬/數(shù)碼轉(zhuǎn)化器將上述信號轉(zhuǎn)化為數(shù)碼信號，最后重新利用數(shù)碼/模擬轉(zhuǎn)化器輸出模擬信號。
在經(jīng)過模擬/數(shù)碼轉(zhuǎn)化器以及數(shù)碼/模擬轉(zhuǎn)化器的過程中，必定會有信號衰減現(xiàn)象；另外信號電纜的利用也會造成信號衰減，而且由于采用了電纜LCD、PDP等顯示裝置必須與機頂盒保持近距離，這無疑給用戶帶來了不便。
最近隨著DVI(Digital Visual Interface)或者光傳送技術(shù)的開發(fā)，出現(xiàn)了相關(guān)技術(shù)的開發(fā)需求。人們希望得到無須通過數(shù)碼/模擬轉(zhuǎn)化器直接將數(shù)碼信號轉(zhuǎn)化為TMDS(Transition MinimisedDifferential Signaling)或者光形態(tài)的技術(shù)，因為這樣的技術(shù)可以減少數(shù)據(jù)的損失，而且于顯示裝置的連接上不受認可限制。
但是現(xiàn)有的DVI或者光傳送用數(shù)碼接口技術(shù)無法很好地適用在機頂盒上，因此出現(xiàn)上述的種種問題，例如信號衰減以及顯示裝置與機頂盒要保持近距離等。

發(fā)明內(nèi)容
本項發(fā)明的目的就是要解決上述種種問題；本項發(fā)明中提供的數(shù)碼TV機頂盒可以通過公用數(shù)碼接口，不分種類(DVI/光)與模塊連接，以此防止信號衰減以及解除顯示裝置和機頂盒之間的距離制約。
為了達到上述目的，本項發(fā)明中包括以下幾個部件將廣播信號解調(diào)為VSB信號，并轉(zhuǎn)化為傳送流形態(tài)的VSB；同時支持DVI/光方式輸入/輸出信號規(guī)格的數(shù)碼接口連接器；解碼VSB輸出的傳送流，并以模擬以及數(shù)碼(DVI或者光)形態(tài)輸出的解碼器；CPU，根據(jù)用戶指令控制系統(tǒng)整體，并通過數(shù)碼接口連接器信號感應(yīng)數(shù)碼輸出模式(DVI模式/光模式)，控制解碼器執(zhí)行相應(yīng)形式的解碼。
另外，本項發(fā)明中還設(shè)有適用于數(shù)碼接口連接器信號規(guī)格的DVI模塊和光模塊接口。
本項發(fā)明中的數(shù)碼TV機頂盒無須特別的程序以及回路設(shè)計，只要將DVI模塊或者光模塊連接到接口就可以自動執(zhí)行相關(guān)功能；因此有以下幾個優(yōu)點第一，由于采用DVI/光方式的數(shù)碼接口，可以顯示高畫質(zhì)的畫面，而且顯示裝置和機頂盒之間不受距離限制，安裝比較簡單。
第二，由于采用了同時支持DVI/光的接口，可以實現(xiàn)機頂盒的模塊化，而且功能追加比較容易。


圖1是本項發(fā)明中數(shù)碼TV機頂盒的構(gòu)成模塊圖。
圖2是顯示圖1中的數(shù)碼接口細節(jié)格式的圖面。
圖3是與圖1中的數(shù)碼影像接口連接的DVI模塊構(gòu)成圖。
圖4是與圖1中的數(shù)碼影像接口連接的光模塊構(gòu)成圖。
*附圖主要部分符號說明*10調(diào)諧器 20AVSB30數(shù)碼接口連接器 40解碼器50CPU 60、70、80第1至第3存儲裝置具體實施方式
下面參照附圖，對本項發(fā)明中的數(shù)碼TV機頂盒實例進行詳細的說明。
圖1是本項發(fā)明中數(shù)碼TV機頂盒的構(gòu)成模塊圖；圖2是顯示圖1中的數(shù)碼接口細節(jié)格式的圖面；圖3是與圖1中的數(shù)碼影像接口連接的DVI模塊構(gòu)成圖；圖4是與圖1中的數(shù)碼影像接口連接的光模塊構(gòu)成圖。
本項發(fā)明中的數(shù)碼TV機頂盒如圖1所示，包括以下幾個部件在數(shù)碼廣播信號中，通過天線接收選定頻道廣播信號的調(diào)諧器10；通過上述調(diào)諧器10將接收到的廣播信號解調(diào)為VSB信號，并轉(zhuǎn)化為傳送流(Transport Stream)形態(tài)的AVSB(Advanced Vestigial Side Band)20；同時支持DVI/光方式輸入/輸出信號規(guī)格的數(shù)碼接口連接器30；解碼上述AVSB20輸出的傳送流，并以模擬以及數(shù)碼(DVI或者光)形態(tài)輸出的解碼器40；適用于上述解碼器40解碼操作的第3存儲裝置80；CPU，根據(jù)用戶指令控制系統(tǒng)整體，并通過判斷數(shù)碼接口連接器30的數(shù)碼輸出模式(DVI模式/光模式)，控制解碼器40執(zhí)行相應(yīng)形式的解碼；適用于CPU50的控制操作中的第1存儲裝置60以及第2存儲裝置70。
這時數(shù)碼接口連接器30具有以下(圖2)信號規(guī)格。
Dout_Data_G
/B
/R
orDout_Data_Y
/C
(Digital Video輸出)Dout_CLKClock for Digital OutDout_Hact/VactDigital activeHsync/VsyncH-Sync，V-SyncSys_ResetMaster ResetI2C_SCL/I2C_SDAI2C Bus SignalOpt_ResetDTV-STB Optic(光)輸出轉(zhuǎn)化Trigger信號Opt_XGA/VGAOptic輸出ModeOpt_PC/TVOptic輸出ModeOpt_I2C_CMDOptic Module I2C Command Trigger信號DACLRCHAudio L/R Out(I2S Format)DACLRCKCLK Out for DAC(I2S Format)AUDCLKOUTCLK Out for DAC(I2S Format)
DACSCKCLK Out for DAC(I2S Format)Optic_DetectOptic Module Detection信號(如果是′1′就Optic，如果是′0′就DVI)Audio_Out_L/RAnalog Audio Out L/R for DVI ModuleCC_PDPPDP和DTV_STB連接信號CC_DSTBPDP和DTV-STB連接信號CC_PDP_PWRPDP和DTV-STB連接信號+5V_St平時(待機)電源for DVI/Optic Module+5Vs電源for DVI/Optic Module在這里，Dout_Data_G
/B
/R
orDout_Data_Y
/C
，Dout_CLK，Dout_Hact/Vact，Hsync/Vsync，Sys_Reset，I2C_SCL/I2C_SDA，Optic_Detect，+5V_St，+5Vs，DVI/光共通端子。
另外Opt_Reset，Opt_XGA/VGA，Opt_PC/TV，Opt_I2C_CMD，DACLRCH，DACLRCK，AUDCLKOUT，DACSCK是光專用端子。
另外Audio_Out_L/R，CC_PDP，CC_DSTB，CC_PDP_PWR是DVI專用端子。
查看上述信號規(guī)格，DVI以及光(Optic)信號規(guī)格同時適用于一個連接器13-6中；上述內(nèi)容是以適用于機頂盒的顯示裝置-PDP為例子進行說明的；如果適用于其他顯示設(shè)備中，將信號規(guī)格中的′CC_PDP′，′CC_DSTB′，′CC_PDP_PWR′適當(dāng)變更后適用到相應(yīng)顯示設(shè)備中。
另外，上述CPU50對上述信號規(guī)格中的‘Optic_Detect’端子進行定期性的確認，就是說‘Optic_Detect’端子為‘1’時，可以判斷與Optic(光)模塊相連；如果‘Optic_Detect’端子為‘0’時，可以判斷與DVI模塊相連。
圖3是與上述數(shù)碼接口連接器30相連的DVI模塊構(gòu)成圖，主要包括以下幾個部件符合DVI標(biāo)準(zhǔn)規(guī)格的連接器130；與上述數(shù)碼接口連接器30相連，并接收與DVI模塊信號規(guī)格有關(guān)的接收信號，然后用TMDS形式通過上述連接器130進行發(fā)送的DVI信號發(fā)送裝置110；上述數(shù)碼接口連接器30的信號中選取通過I2C-BUS的信號，并利用上述連接器130向外部設(shè)備發(fā)送信號的I2C擴張裝置120。
圖4是與上述數(shù)碼接口連接器30相連的光模塊構(gòu)成圖，主要包括以下幾個部件與上述數(shù)碼接口連接器30相連，并接收符合光模塊信號規(guī)格的信號，以此形成光輸出的FPGA(Field Programmable Gate Array)200；緩沖上述FPGA200輸出的緩沖器210；將上述緩沖器210的輸出轉(zhuǎn)化為光信號進行信號發(fā)送或者將從外部接收到的光信號轉(zhuǎn)化為電氣信號的光/電轉(zhuǎn)化裝置220。
正如前面所講述的本項發(fā)明構(gòu)成說明，CPU50中設(shè)有系統(tǒng)程序，該程序可以控制解碼器40對DVI模塊和光模塊進行解碼。
因此，如圖3以及圖4一樣，將DVI模塊以及光模塊的信號接口部分按上述信號規(guī)格變更制造成board形態(tài)；如果是這樣，與模塊的種類，即與DVI和光無關(guān)，可與數(shù)碼接口連接器30形成簡單的連接，以此完成數(shù)碼TV機頂盒的構(gòu)成。
就是說，無須區(qū)分按具備DVI模塊的機頂盒以及具備光模塊的機頂盒進行單獨的設(shè)計以及制作，只要在數(shù)碼接口連接器30中連接上述board形態(tài)的DVI模塊或者光模塊，就可以完成具備相應(yīng)模塊的機頂盒。
權(quán)利要求
1.一種數(shù)碼TV機頂盒，其包括調(diào)諧器；通過上述調(diào)諧器將廣播信號解調(diào)為VSB信號，并轉(zhuǎn)化為傳送流(Transport Stream)形態(tài)的VSB；同時支持DVI/光方式輸入/輸出信號規(guī)格的數(shù)碼接口連接器；CPU，根據(jù)用戶指令控制系統(tǒng)整體，并通過數(shù)碼接口連接器信號感應(yīng)數(shù)碼輸出模式(DVI模式/光模式)，控制解碼器執(zhí)行相應(yīng)形式的解碼。
2.如權(quán)利要求1所述的數(shù)碼TV機頂盒，還包括設(shè)有適用于數(shù)碼接口連接器信號規(guī)格的DVI模塊和光模塊接口。
3.如權(quán)利要求1所述的數(shù)碼TV機頂盒，還包括上述數(shù)碼接口連接器信號規(guī)格為Dout_Data_G
/B
/R
(數(shù)碼視頻輸出)Dout_Data_Y
/C
(數(shù)碼視頻輸出)、Dout_CLK(數(shù)碼輸出用時鐘脈沖)、Dout_Hact/Vact(數(shù)碼輸出垂直/水平active)Hsync/Vsync、Sys_Reset、I2C_SCL/I2C_SDA(I2C Bus信號)、Opt_Reset(光輸出轉(zhuǎn)化觸發(fā)信號)、Opt_XGA/VGA(光輸出模式)、Opt_PC/TV(光輸出模式)、Opt_I2C_CMD(光模式I2C指令觸發(fā)信號)、DACLRCH(音頻L/R輸出)、DACLRCK(I2S Format的時鐘輸出)、AUDCLKOUT(I2S Format的時鐘輸出)、DACSCK(I2S Format的時鐘輸出)、Optic_Detect(如果是′1′就Optic，如果是′0′就DVI)、Audio_Out_L/R(DVI用Analog Audio Out L/R)、CC_PDP(PDP和DTV-STB連接信號)、CC_DSTB(PDP和DTV-STB連接信號)、CC_PDP_PWR(PDP和DTV-STB連接信號)、+5V_St(平時電源for DVI/Optic Module)、+5Vs(電源for DVI/Optic Module)。
全文摘要
本發(fā)明涉及數(shù)碼TV機頂盒，本發(fā)明通過公用數(shù)碼接口，不分種類(DVI/光)與模塊連接，來防止信號衰減以及解除顯示裝置和機頂盒之間的距離制約。其主要包括將廣播信號解調(diào)為VSB信號，并轉(zhuǎn)化為傳送流形態(tài)的VSB；同時支持DVI/光方式輸入/輸出信號規(guī)格的數(shù)碼接口連接器；解碼VSB輸出的傳送流，并以模擬及數(shù)碼(DVI或者光)形態(tài)輸出的解碼器；CPU，根據(jù)用戶指令控制系統(tǒng)整體，并通過數(shù)碼接口連接器信號感應(yīng)數(shù)碼輸出模式(DVI模式/光模式)，控制解碼器執(zhí)行相應(yīng)形式的解碼。采用了上述構(gòu)造，可以實現(xiàn)高畫質(zhì)的畫面顯示，而且顯示設(shè)備和機頂盒之間沒有距離限制，設(shè)備比較容易；另外還具備了同時支持DVI/光模式的接口，可以實現(xiàn)機頂盒的模塊化，容易追加其他功能。
文檔編號H04N7/16GK1725816SQ200410053078
公開日2006年1月25日 申請日期2004年7月21日 優(yōu)先權(quán)日2004年7月21日
發(fā)明者樸喜洙 申請人:上海樂金廣電電子有限公司