專利名稱：一種通用高效數(shù)據(jù)包的數(shù)據(jù)緩存器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種數(shù)據(jù)緩存器。
背景技術(shù)：
信號(hào)處理電路中大量使用數(shù)據(jù)緩存技術(shù)。目前在處理數(shù)據(jù)緩存時(shí)，一般是根據(jù)應(yīng)用系統(tǒng)需要處理的數(shù)據(jù)包大小以及需要緩存的數(shù)據(jù)包的個(gè)數(shù)，來(lái)確定緩存器空間以及每個(gè)緩存單元的空間。緩存器整個(gè)空間的大小，為最大數(shù)據(jù)包的大小乘上緩存數(shù)據(jù)包個(gè)數(shù)；每個(gè)緩存單元空間的大小則需根據(jù)最大的數(shù)據(jù)包大小來(lái)確定，同時(shí)對(duì)每個(gè)緩存單元空間分配一個(gè)固定地址。例如，網(wǎng)絡(luò)數(shù)據(jù)傳輸中的IP包緩存器，最大IP包為64K字節(jié)，若需緩存4個(gè)IP包，設(shè)置整個(gè)緩存空間為64×4K字節(jié)，每個(gè)緩存單元空間為64K字節(jié)。為了減少緩存空間，可考慮網(wǎng)絡(luò)傳輸最大IP包為1600字節(jié)，則緩存4個(gè)IP包需要設(shè)置緩存空間為1600×4字節(jié)。
這種緩存器存在的主要缺點(diǎn)1、通用性差如果應(yīng)用中最大的數(shù)據(jù)包超出了緩存的單元空間，該數(shù)據(jù)包無(wú)法存儲(chǔ)。例如，緩存空間設(shè)置采用1600×4字節(jié)，當(dāng)某種應(yīng)用需要存儲(chǔ)的數(shù)據(jù)包大小超出1600字節(jié)時(shí)，該數(shù)據(jù)包無(wú)法存儲(chǔ)在此緩存器中。
2、使用效率低如果應(yīng)用中的數(shù)據(jù)包大小，大大小于緩存的單元空間，由于地址與緩存空間的一一對(duì)應(yīng)，造成緩存空間的浪費(fèi)。例如，緩存空間的設(shè)置采用1600×4字節(jié)，當(dāng)連續(xù)輸入的IP包大小僅有64字節(jié)時(shí)，則整個(gè)緩存器只存儲(chǔ)了64×4字節(jié)，造成了資源的極大浪費(fèi)。

發(fā)明內(nèi)容
本實(shí)用新型的發(fā)明目的在于針對(duì)目前普通FIFO存儲(chǔ)器即先入先出存儲(chǔ)器，存在的存儲(chǔ)單元空間與地址固定而造成對(duì)存儲(chǔ)空間的低效率利用，以及無(wú)法適應(yīng)處理各種不同大小數(shù)據(jù)包的缺點(diǎn)，為用戶提供一種能根據(jù)輸入數(shù)據(jù)包大小自動(dòng)分配緩存空間、確定每個(gè)數(shù)據(jù)包起始地址，通過(guò)其輸出地址比較器實(shí)現(xiàn)輸出動(dòng)態(tài)存儲(chǔ)數(shù)據(jù)包，具有結(jié)構(gòu)簡(jiǎn)單、存儲(chǔ)功能高效的一種通用高效數(shù)據(jù)包的數(shù)據(jù)緩存器。
本實(shí)用新型的發(fā)明目的是通過(guò)實(shí)施下述技術(shù)方案來(lái)實(shí)現(xiàn)的一種通用高效數(shù)據(jù)包的數(shù)據(jù)緩存器，其特征于在FIFO數(shù)據(jù)存儲(chǔ)器的輸入地址計(jì)數(shù)器上，接裝有輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器，在FIFO數(shù)據(jù)存儲(chǔ)器的輸出地址計(jì)數(shù)器上，接裝有輸出地址比較器，輸出地址比較器通過(guò)讀地址線與輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器間有地址數(shù)據(jù)讀取連接，并有輸出數(shù)據(jù)包起始信號(hào)輸出端口以及與輸出時(shí)鐘連接的輸出時(shí)鐘接口，輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器則分別設(shè)有輸入時(shí)鐘、地址FIFO滿信號(hào)輸出和輸入數(shù)據(jù)包起始信號(hào)輸入的端口連接。
本實(shí)用新型的優(yōu)點(diǎn)在于由于在FIFO數(shù)據(jù)存儲(chǔ)器上，接裝有輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器，可以準(zhǔn)確地給出一個(gè)數(shù)據(jù)包輸入時(shí)存儲(chǔ)在FIFO數(shù)據(jù)存儲(chǔ)器RAM中的起始地址，而接裝的輸出地址比較器可以從RAM中讀取該數(shù)據(jù)包的起始地址，兩者配合可以對(duì)各種不同大小的數(shù)據(jù)包實(shí)現(xiàn)高效率存儲(chǔ)和讀??；可根據(jù)輸入數(shù)據(jù)包的大小自動(dòng)分配緩存空間，使輸入數(shù)據(jù)包的大小不受數(shù)據(jù)緩存器FIFO空間大小的限制，從而大大提高了對(duì)緩存器空間的有效利用，在應(yīng)用中能夠高效通用地存儲(chǔ)數(shù)據(jù)，此外還有模塊結(jié)構(gòu)簡(jiǎn)單制造成本低的優(yōu)點(diǎn)。


圖1為本實(shí)用新型緩存器模塊電路結(jié)構(gòu)示意圖圖中標(biāo)記標(biāo)有數(shù)據(jù)FIFO的框線為FIFO數(shù)據(jù)存儲(chǔ)器，標(biāo)有輸入數(shù)據(jù)包起臺(tái)地址FIFO的框線，為輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器。
具體實(shí)施方式
一種通用高效數(shù)據(jù)包的數(shù)據(jù)緩存器，其特征于在FIFO數(shù)據(jù)存儲(chǔ)器的輸入地址計(jì)數(shù)器上，接裝有輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器，在FIFO數(shù)據(jù)存儲(chǔ)器的輸出地址計(jì)數(shù)器上，接裝有輸出地址比較器，輸出地址比較器通過(guò)讀地址線與輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器間進(jìn)行地址數(shù)據(jù)讀取連接，并有輸出數(shù)據(jù)包起始信號(hào)輸出端口以及與輸出時(shí)鐘連接的輸出時(shí)鐘接口，輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器則分別設(shè)有輸入時(shí)鐘、地址FIFO滿信號(hào)輸出和輸入數(shù)據(jù)包起始信號(hào)輸入的端口連接。
本實(shí)用新型工作原理如下對(duì)一個(gè)數(shù)據(jù)包的存儲(chǔ)和讀取操作的流程是在數(shù)據(jù)包輸入前，先輸入一個(gè)數(shù)據(jù)包輸入起始信號(hào)，然后輸入數(shù)據(jù)。輸入數(shù)據(jù)包起始地址FIFO收到數(shù)據(jù)包輸入起始信號(hào)后，將數(shù)據(jù)FIFO的輸入地址計(jì)數(shù)器值保存，并將自身寫地址加1，以便保存下一個(gè)輸入數(shù)據(jù)包起始地址，同時(shí)地址FIFO的標(biāo)志電路檢查地址FIFO是否已滿，若滿則給出地址FIFO滿標(biāo)志，防止地址FIFO溢出。同樣，第二個(gè)數(shù)據(jù)包輸入起始信號(hào)到達(dá)時(shí)，地址FIFO將數(shù)據(jù)FIFO的輸入地址計(jì)數(shù)值保存，再將自身寫地址加1，等待接收下一個(gè)輸入數(shù)據(jù)包起始地址。依次類推，保存每個(gè)數(shù)據(jù)包的起始地址。
在讀取數(shù)據(jù)包時(shí)，輸出地址比較器從輸出地址計(jì)數(shù)器中，讀取當(dāng)前數(shù)據(jù)FIFO存儲(chǔ)器RAM中的輸出數(shù)據(jù)地址，同時(shí)從輸入數(shù)據(jù)包起始地址FIFO中獲取該數(shù)據(jù)包起始地址，比較二地址是否一致，一致則表明數(shù)據(jù)FIFO存儲(chǔ)器的當(dāng)前地址，即為一個(gè)數(shù)據(jù)包的起始地址，輸出地址比較器給出輸出數(shù)據(jù)包信號(hào)的起始信號(hào)，從而確定數(shù)據(jù)包讀取的起始地址，同時(shí)也表明了上一個(gè)數(shù)據(jù)包讀操作的結(jié)束，以供后續(xù)電路使用。
權(quán)利要求1.一種通用高效數(shù)據(jù)包的數(shù)據(jù)緩存器，其特征于在FIFO數(shù)據(jù)存儲(chǔ)器的輸入地址計(jì)數(shù)器上，接裝有輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器，在FIFO數(shù)據(jù)存儲(chǔ)器的輸出地址計(jì)數(shù)器上，接裝有輸出地址比較器，輸出地址比較器通過(guò)讀地址線與輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器間有地址數(shù)據(jù)讀取連接，并有輸出數(shù)據(jù)包起始信號(hào)輸出端口，以及與輸出時(shí)鐘連接的輸出時(shí)鐘接口，輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器則分別設(shè)有輸入時(shí)鐘、地址FIFO滿信號(hào)輸出和輸入數(shù)據(jù)包起始信號(hào)輸入的端口連接。
專利摘要本實(shí)用新型公開(kāi)了一種通用高效數(shù)據(jù)包的數(shù)據(jù)緩存器，特征是在FIFO數(shù)據(jù)存儲(chǔ)器的輸入地址計(jì)數(shù)器上，接有輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器，在FIFO數(shù)據(jù)存儲(chǔ)器的輸出地址計(jì)數(shù)器上，接有輸出地址比較器，輸出地址比較器通過(guò)讀地址線與輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器間有地址數(shù)據(jù)讀取連接，并有輸出數(shù)據(jù)包起始信號(hào)輸出端口及與輸出時(shí)鐘連接的輸出時(shí)鐘接口，輸入數(shù)據(jù)包起始地址FIFO存儲(chǔ)器則分別設(shè)有輸入時(shí)鐘、地址FIFO滿信號(hào)輸出和輸入數(shù)據(jù)包起始信號(hào)輸入的端口連接，優(yōu)點(diǎn)是可對(duì)各種不同大小數(shù)據(jù)包實(shí)現(xiàn)高效存儲(chǔ)和讀取，依輸入數(shù)據(jù)包大小自動(dòng)分配緩存空間，輸入數(shù)據(jù)包大小不受緩存器FIFO空間的限制，提高了緩存器空間的利用率。
文檔編號(hào)H04L12/02GK2666045SQ200320115209
公開(kāi)日2004年12月22日 申請(qǐng)日期2003年12月5日 優(yōu)先權(quán)日2003年12月5日
發(fā)明者呂永其 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第三十研究所