專利名稱：用于產生數字數據流的系統(tǒng)和用于接收該數據流的接收機系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及數字信號處理領域，具體地說本發(fā)明關系到使得輸送處理器在處理適合于傳送高清晰度電視(HDTV)信息的場結構數據流時能操作得更便利的系統(tǒng)。
背景技術：
在視頻信號處理領域中的最近進展已產生了數字高清晰度電視信號處理和傳輸系統(tǒng)。一個這樣的系統(tǒng)，在美國專利5 168 356(Acampora等人)中已有說明。在該系統(tǒng)中，含有與熟知的MPEG數據壓縮標準兼容的碼字的碼字數據流被傳送到輸送處理器。輸送處理器的主要功能是把可變長度的碼字數據包裝成打包的數據字。被打成包的數據字的積累(稱為數據包或數據單元)由包含用以識別相關數據字的信息和別的信息的數據頭作為開端。這樣，輸送處理器的輸出就是含有輸送數據包序列的打包的數據流。在例如可能因傳輸信道的干擾而造成信號混亂后，這種輸送信息包的格式將會改善接收機端再同步和信號恢復方面的前景。這是藉提供數據頭來達到的，在所傳送的數據被丟失或擾亂時，接收機由數據頭可確定進到數據流的再進入點。
最近在美國作為Grand Alliance(大聯(lián)盟)HDTV系統(tǒng)而提出的高清晰度電視(HDTV)地面廣播系統(tǒng)采用殘留邊帶(VSB)數字傳輸格式以傳送具有規(guī)定的數據場(data field)結構的打包的數據流。大聯(lián)盟HDTV系統(tǒng)是一個建議的傳輸標準，目前正在美國由聯(lián)邦通信委員會(FCC)通過其先進電視業(yè)務顧問委員會(ACATS)進行研究。作為在1994年2月12日提交給ACATS技術小組的大聯(lián)盟HDTV系統(tǒng)的說明(文件草稿)可見于國家廣播電臺協(xié)會1994年會議錄(1994Proceedings of the National Association of Broadcasters)，廣播工程第48次年會論文集(48th Annual Broadcast Engineering ConferenceProceedings)，1994年3月20～24日。
在大聯(lián)盟系統(tǒng)中，數據被安排為一系列的數據場。每個場結構包括313個段即一個場同步段(它不包含有用負載數據)，接著是312個數據段。每個數據段包括一個數據部分和一個正向糾錯(FEC)部分。每個數據段的開頭有同步(sync)部分。輸送處理器給傳輸處理器提供固定長度的188字節(jié)的信息包，這個傳輸處理器對每個信息包實施各種不同的編碼功能，以產生要被傳送到輸出傳輸信道的輸出符號段。每個字節(jié)包括預定個數的符號，例如4個符號。數據信息包包含有遵循ISO-MPEG(國際標準組織-活動圖象專家組)的MPEG-2數據壓縮標準的數據。輸送處理器只提供數據信息包給傳輸處理器，傳輸處理器把內務(overhead)FEC錯誤檢測和糾正部分加到每一段，并在每個數據場的起始端，即在每組數據場段之間，加上內務場同步段。數據流的速率必須被調整以執(zhí)行這些操作，因為，正如將看到的，內務FEC部分和內務場同步段在不同的時間出現(xiàn)，并且持續(xù)不同的時間。
信息包由一段間隔來隔開，這段間隔允許對于每個數據段所需要的內務操作(例如，F(xiàn)EC數據)被傳輸處理器插入到數據流中。然而，當不包含像其它信息包中那樣的數據有用負載的較長持續(xù)時間的同步段被插入到數據流中時，信息包數據流必須被中斷，并且被延遲一段等于段間隔的時間。需要在不同時間中斷和插入不同持續(xù)時間的內務信息(FEC和場同步)而造成的數據流示于圖3。該數據流包括在場同步間隔之間的312個信息包字節(jié)加上FEC間隔。
發(fā)明概要本發(fā)明人認識到，如上所述的被中斷的數據流不僅不希望地減小了數據吞吐率，而且產生了數據信息包之間的不均勻間隔。信息包間這樣的不均勻間隔的出現(xiàn)大大地復雜化了信號處理的要求。
具體地，本發(fā)明人認識到，被中斷的數據流使輸送處理器和傳輸處理器之間的接口要求(特別是對于數據同步來說)不希望地復雜化了，并且也使為記錄打成包的數據流的任何系統(tǒng)之間的接口要求復雜化了。HDTV數據流很可能既要由廣播臺也要由消費者的設備來記錄。為滿足MPEG定時的要求，記錄設備必須忠實地重現(xiàn)信息包的定時，包括信息包之間的任何不均勻間隙，它們必須按這些間隙出現(xiàn)的樣子被保持在信息包之間。這個要求大大增加了接到記錄系統(tǒng)所需要的電路的復雜性。另外，由傳輸處理產生的任何這樣的間隙必須被保持在接收機的解調器端。
本發(fā)明被有利地使用在一種系統(tǒng)的情況下，這種系統(tǒng)用來處理表示預定順序數據場結構的打成包的數據流。按照本發(fā)明的系統(tǒng)消除了調整數據場結構的需要，該數據場結構可以是由于不同類型的具有不同持續(xù)時間的非數據內務信息(例如上述的由大聯(lián)盟HDTV系統(tǒng)所采用那類信息)所造成的呈現(xiàn)非均勻數據速率的類型。
在發(fā)射機端，輸送處理器(例如用于構成帶有相關的數據頭的數據包)以系統(tǒng)中的未經中斷的恒定均勻數據速率運行，該系統(tǒng)把具有不同持續(xù)時間的非數據內務信息插入到數據流中以構成預定的順序數據場結構。輸送處理器有利地以這樣的恒定均勻數據速率運行，而不必修改預定的原始數據場結構。這一處理可藉根據預定的時鐘把數據從輸送處理器轉移到有關的接口/緩存器網絡而變得更方便。
按照在發(fā)射機端的本發(fā)明的一個特征，錄象/放象裝置位于從輸送處理器的輸出端來的恒定數據速率的數據流的路徑上。
在接收機端對應部分的輸送處理器/譯碼器同樣表現(xiàn)為恒定而均勻數據速率的非中斷運行。
在本發(fā)明所公開揭示的發(fā)射機實施例中，輸送處理器根據3/8SC符號時鐘以非中斷的恒定的均勻數據速率運行，以便以均勻數據速率把字節(jié)數據提供給緩存器接口網絡。緩存器根據3/8SC時鐘寫入數據，并且以不均勻速率讀出數據而送到數據場構造網絡。場構造網絡以不均勻數據速率運行，以便根據字節(jié)數據和非數據內務信息產生一個輸出符號場結構的序列。數據場構造網絡以非均勻速率請求數據。接口網絡把該請求轉換為向輸送處理器的均勻數據速率的請求。
在本發(fā)明的公開揭示的接收機實施例中，接收的符號數據流呈現(xiàn)為序列的數據場結構。數據場處理器以不均勻數據率處理所接收的符號數據場結構，以非均勻速率產生輸出數據。緩存器接口網絡根據3/8SC讀時鐘把此數據轉換成表現(xiàn)為恒定均勻數據速率的輸出MPEG字節(jié)數據流。此數據流被輸送譯碼器處理，該譯碼器根據3/8SC時鐘而表現(xiàn)為恒定的均勻數據速率的不中斷運行。
附圖概述在附圖中

圖1顯示了包括同步(sync)和數據段的序列數據場結構。
圖2是總的顯示用于處理打成包的數據流的設備的方框圖。
圖3描繪了在數據包之間具有非均勻附加間隔的打成包的數據流。
圖4是按照本發(fā)明的含有緩存器/接口網絡和數據場構造網絡的發(fā)射機編碼器的方框圖，該編碼器根據打成包的輸入字節(jié)數據而向傳輸信道提供輸出符號。
圖5顯示了可被用來傳輸由圖4的系統(tǒng)所提供的輸出數據的電視信道頻譜，以相對于傳統(tǒng)的NTSC電視信道頻譜來顯示。
圖6～16描繪了與圖4所示的發(fā)射機系統(tǒng)的運行相關的波形。
圖17是按照本發(fā)明的含有基帶數據場處理器和緩存器/接口網絡的接收機譯碼器的方框圖，它根據打成包的輸入符號數據而提供輸出字節(jié)數據給輸送處理器。
圖18-27描繪了與圖17所示的接收機系統(tǒng)的運行相關的波形。
圖28和29分別顯示了圖4和17的系統(tǒng)的另外的細節(jié)。
圖30-32描繪了對理解本發(fā)明的運行有幫助的波形。
圖33和34分別顯示了在錄象/放象系統(tǒng)的情況下如圖4和17所揭示的相關設備。
附圖的詳細描述圖1描繪了建議在美國的大聯(lián)盟HDTV系統(tǒng)中在處理經打包的數據流的系統(tǒng)中所使用的數據場結構。代表數據場結構的輸出符號數據流由傳輸處理器根據來自前面的輸送處理器的輸入數據信息包而產生。傳輸處理器和輸送處理器將結合圖4予以討論。每個數據場結構包括位于一組場數據段前面的內務場同步段(它不包含有用負載數據)，而每個場數據段有一相關的同步部分。每個場數據段包括一個187個字節(jié)的數據信息包部分，一個在每個數據段的開頭的一字節(jié)同步部分，以及一個跟在數據后面的正向糾錯(FEC)部分。伴隨著每一個段的是在每個數據信息包之間定義數據失效間隔的一個間隔“Y”。輸送處理器向傳輸處理器提供188字節(jié)信息包的輸入數據加上段同步。傳輸處理器加上FEC編碼和場同步內務信息，并產生要被傳送到輸出傳輸信道的具有符號形式的輸出段。
和每一段相關聯(lián)的同步部分和場同步部分方便了在極大的噪聲和干擾條件下在接收機端采集到信息包和符號時鐘，也方便了鎖相。4-符號同步部分是二進制的(2-電平)，以便使信息包和時鐘的恢復更牢靠，且表現(xiàn)為有規(guī)則地以單一重復的模式，以允許在噪聲和干擾條件下在接收機端進行可靠的檢測。同步符號不是Reed-Solomon(里德-所羅門)編碼或網格編碼，也不是交織編碼。場同步分量可包含偽隨機序列，且它起幾種作用。它提供一種確定每個數據場的起始的方法，且也可被接收機中的均衡器用作為去除符號間干擾和其它形式的干擾的訓練參考信號。它也提供一種接收機可以用來確定是否要使用干擾抑制濾波器的方法，它還可用于診斷目的，例如測量信噪特性和信道響應。場同步部分還可被接收機中的相位跟蹤網絡用于確定相位控制環(huán)路參量。像同步部分一樣，場同步部分也不是糾錯編碼的、網格編碼的或交錯的。在本例中，數據場不一定要對應于隔行掃描圖象場，這種圖象場組成了NTSC電視信號的一個圖象幀。
圖2以總的形式顯示由圖4的傳輸處理器和輸出處理器單元對一種類型的數據場段22的處理。該段是一給定的數據場的312個數據段中的一段，總共有832個符號。圖2所顯示的這個段包括前面以一字節(jié)的同步部分為開頭的187字節(jié)的MPEG-2輸送數據信息包，后面跟有包含20個RS(Reed-Solomon)奇偶校驗字節(jié)的相隨的FEC部分。作為使用在大聯(lián)盟HDTV系統(tǒng)中的每個輸送信息包包括一個4字節(jié)的鏈接數據頭，其第一字節(jié)是使信息包便于同步的同步字節(jié)。其后可跟有一可任選的適配性數據頭，信息包的其余部分是MPEG數據有用負載。一字節(jié)的同步部分在進行2-VSB(殘留邊帶)調制以前被變換為4個符號。187字節(jié)MPEG信息包段和FEC編碼部分進行2/3網格編碼，并在進行8-VSB調制前被變換為828個符號。用于進行這樣的2-VSB和8-VSB調制的技術是熟知的。被傳送到輸出信道的最終輸出場段24包含一個4符號同步部分，后跟一個包含MPEG數據和FEC數據的828個符號的數據場部分。
圖3表示了和圖1所示的數據場結構相一致的打成包的數據流。每個數據場具有312段，每段包括同步，數據和FEC部分，更具體地，每個數據場段包括一個含有188個包括同步字節(jié)在內的數據字節(jié)(“信息包字節(jié)”)的間隔和一個包含20個FEC字節(jié)的間隔。每段的188個數據字節(jié)伴隨有188個時鐘間隔(周期)，以及每段的20個FEC字節(jié)伴隨有20個時鐘間隔(周期)。當用來插入場同步段的時間到達時，在相應于一個段時鐘間隔(即，20+188+20時鐘周期)的288時鐘周期間隔內，數據/FEC段的傳輸應當被禁止。場同步段不包含如在每個信息包數據段中所含有的數據有用負載。數據流的這種分裂不希望地產生了如圖3所示的在信息包之間的不均勻間隔或間隙。這種被分裂的數據流和不均勻的信息包間的間隙大大地復雜化了在發(fā)射機端和接收機端對于輸送處理器和傳輸處理器之間接口的信號控制和硬件要求，也減小了數據的吞吐率。而且，當重放預先錄制的材料時，難于和數據場結構同步。在信息包之間的非均勻間隙使在廣播室的或消費者的記錄設備上記錄打成包的數據流的任務大大復雜化了，因為非均勻的信息包間的間隙在它們出現(xiàn)時必須被保持，即記錄設備必須忠實地重現(xiàn)MPEG信息包的定時。另外，非均勻間隙在接收機端的解調器產生的輸出信號中也必須被保持。
按照本發(fā)明的一個系統(tǒng)提出并解決了上述的不規(guī)則內務數據帶來的非均勻信息包間的間隙所產生的問題。在所揭示的系統(tǒng)中，輸送處理器根據作為所用數據調制方案的函數而被選定的時鐘以恒定均勻數據速率來處理數據信息包。該時鐘也控制位于輸送處理器和按照預定數據場結構處理數據的傳輸層之間的緩存器/接口網絡的運行。所揭示的系統(tǒng)的優(yōu)點在于，為達到所希望的以恒定均勻數據速率來運行，不必修改原先的數據場結構。另外，諸如符號速率，段交織，RS(Reed-Solomon)糾錯編碼和同步分量等參量不受影響。
在按照本發(fā)明的圖4的發(fā)射機系統(tǒng)中，輸送處理器14以不中斷的恒定均勻數據速率運行，用于向緩存器接口網絡16以均勻數據速率提供MPEG字節(jié)數據。接口16以非均勻速率提供輸出字節(jié)數據給數據場構造網絡和編碼器17。網絡17以非均勻數據速率運行，以根據字節(jié)數據和非數據內務信息(FEC和場同步)而產生一輸出符號場結構序列。網絡17通過數據場信息包請求信號以非均勻速率請求數據。接口網絡16把該請求轉換為均勻數據速率請求信號(到輸送的信息包請求)，它被送到輸送處理器14。
更具體地，輸送處理器14被包括在系統(tǒng)輸送層中，而網絡17被包括在系統(tǒng)傳輸層中(它也包括輸出處理器18)，系統(tǒng)傳輸層通過接口16和輸送層分隔開。數據源12包括MPEG兼容的數據壓縮網絡，并把MPEG-2字節(jié)數據提供給輸送處理器14。輸送處理器把MPEG字節(jié)打包成固定長度的數據字，這些數據字最終構成了固定長度(188字節(jié))的數據信息包。每個信息包的前面有數據頭，它包含解說性地表示的節(jié)目源、業(yè)務類型等信息以及說明并涉及在相聯(lián)系的信息包有用負載數據中的數據的其它信息。輸送處理器14還把1字節(jié)的MPEG信息包同步插入到每個信息包的起始端。傳輸處理器10執(zhí)行包括輸入緩存、FEC錯誤檢測/糾正編碼、場同步插入、改進載噪比的網格編碼、減小數據突發(fā)傳輸錯誤影響的交錯、和符號變換等操作。
網絡17實現(xiàn)數據場構造功能，其中輸入數據信息包被構成為包括如前所述的數據、FEC和場同步成分在內的數據場結構。數據信息包以恒定均勻的信息包間的間隙從網絡16提供到網絡17，這樣，數據場由網絡17無接縫地構成且不會中斷數據流。圖4的傳輸系統(tǒng)根據符號時鐘SC運行并按照由此得出的時鐘來定時，這將在下面討論。合適的符號時鐘頻率是10.762237MHz。
按照本發(fā)明的所揭示的系統(tǒng)實現(xiàn)了輸送處理器以均勻數據速率運行而不修改原先的數據場結構，例如，每312個數據段一個場同步段，從而產生了使用313段場的均勻數據流。而且，不需要為在數據場之間插入場同步的內務信息而中斷數據流。
圖4的發(fā)射機系統(tǒng)使用一1/4SC時鐘和一3/8SC時鐘，這里，SC是系統(tǒng)符號時鐘。正如將要看到的，選擇1/4SC時鐘用于信號處理是由于在每符號為2比特時1字節(jié)(8比特)包括4個符號。對于8-VSB系統(tǒng)，寧可取3/8SC時鐘，而對于更快數據速率的16-VSB系統(tǒng)則寧可取3/4SC時鐘，這也在本發(fā)明的范圍內。在要描述的系統(tǒng)中，網絡16含有位于輸送處理器14的輸出端和數據場構造網絡17之間的FIFO緩存器(先進先出緩存器)46。來自輸送處理器14的字節(jié)數據信息包從輸送處理器14被讀出，并根據3/8SC時鐘被寫進緩存器46，數據信息包根據1/4SC時鐘從緩存器46被讀到編碼器17中。這兩個時鐘都由數字電路產生，而不是由較昂貴的鎖相環(huán)網絡產生。3/8SC信號同時作為輸送處理器14和緩存器46的時鐘，這樣數據同步地在輸送處理器和緩存器之間轉移。同樣的要求適合于接收機，如將在下面討論的那樣。
參照圖6-9，符號時鐘(圖6)和被導出的同步時鐘1/4SC(圖7)由網絡17中的定時控制網絡40(例如一個微處理器)所產生。網絡40還產生數據場信息包請求信息(圖10)，它被同步到符號時鐘SC，因為數據場信息包請求是用1/4SC時鐘產生的。網絡16中的定時信號發(fā)生器42產生和來自定時網絡40的SC和1/4SC時鐘同步的3/8SC時鐘(圖8)。圖9(僅作為參考用而顯示)描繪了和一字節(jié)同步脈沖的出現(xiàn)相隨的一字節(jié)寬脈沖，它作為每個數據信息包的開始端的第一字節(jié)而出現(xiàn)。
3/8SC時鐘藉對符號時鐘SC的周期進行計數而產生。單元42在每8個符號時鐘SC脈沖中產生3個輸出脈沖。圖7和8顯示了在1/4SC時鐘和3/8SC時鐘之間的一個可能的關系?？梢杂?個時鐘脈沖間隔中3個時鐘的任意關系來得出3/8SC時鐘，但三個脈沖必須和1/4SC時鐘有一固定的相位關系，且在發(fā)射機和接收機中的3/8SC時鐘和1/4SC時鐘之間必須保持該同一關系。圖8中所顯示的3/8SC時鐘結構的優(yōu)點在于，該信號易于得出，并和同步字節(jié)對齊(同步字節(jié)在每個信息包的起始端容易被檢測到)，以及該信號也易于在接收機中復制。類似的結果適合于使用8個符號時鐘中的任意6個來產生3/4SC時鐘，特別是用于16-VSB信號。在所顯示的時鐘之間所顯示的關系是在定時控制網絡40中以1/4SC時鐘的上升沿使計數器復位而產生的，它使信息包同步字節(jié)從緩存器46中被輸出。符號時鐘從0計數到7，其中的0和從緩存器46輸出的信息包同步字節(jié)同步。符號時鐘SC的8個計數中可以使用任意3個，但在接收機/譯碼器中也必須使用這同樣的3個。
定時控制網絡40使包含312個數據段和1個場同步段在內的數據場結構的產生變得容易。來自網絡40的數據場信息包請求信號(圖10，13)根據1/4SC時鐘對188字節(jié)呈現(xiàn)高邏輯電平，而對20字節(jié)呈現(xiàn)低邏輯電平。來自控制器40的數據場信息包請求信號(圖10)呈現(xiàn)出非均勻的信息包間的間隙。描繪了數據場的一部分，具體地是一個數據場的最后兩個數據段311和312、下一個數據場的起始端處的場同步段313、以及下一個數據場的第一數據段。該信號在數據被請求時呈現(xiàn)數據“使能”間隔(每個包括和188個1/4SC符號時鐘同步的188數據字節(jié))，而當FEC信息要被加到數據流時，呈現(xiàn)數據“禁止”間隔(每個包括20個1/4SC符號時鐘間隔)或當場同步信息要被加到數據場之間時呈現(xiàn)228個1/4SC符號時鐘間隔。該信號是加到與網絡16相伴隨的系統(tǒng)控制網絡44的自激振蕩輸入。
控制網絡44根據3/8SC和1/4SC時鐘而產生一輸出的信息包請求到輸送信號，如圖11所示。該信號在3/8SC時鐘的每第313個時鐘周期時請求一個來自輸送處理器14的188字節(jié)的數據信息包。該信息包請求信號含有信息包請求之間恒定的均勻間隙，以便產生均勻數據速率和不中斷的數據流。在信息包請求之間的3/8SC時鐘的125個周期的恒定均勻間隙使得方便了由網絡17向數據流中不間斷無接縫地插入內務數據(例如FEC信息和在數據場之間的場同步)，從而產生數據場結構，這將在以后說明。
所揭示的系統(tǒng)關系到處理具有每場313段的場結構的數據流，每場由一個場同步段和后跟的312數據場段組成。在這種情況下，所揭示的系統(tǒng)將以3/8SC字節(jié)時鐘的倍數工作，例如，包括在數據調制方案(例如包括8-VSB和16-VSB)中3/4SC、3/2SC和3SC的較快的時鐘。這些可選方案通過和圖10與11和圖30、31與32相聯(lián)系而作的下述討論將很好理解。從該討論中，也將能明白，本發(fā)明的原理也能應用于其它類型的數據場結構。
對于所所示的實施例，圖10的波形在所描述的313段數據場結構的情況下是恒定不變的。圖11波形的結構則可以如下地作為若干因子的函數而變化。圖30相應于圖11，它描繪了由網絡44在8-VSB信號中根據3/8SC字節(jié)時鐘而發(fā)送到輸送處理器14的均勻數據速率信息包請求。如果把比3/4SC加倍快的時鐘用于同樣的8-VSB調制，則到輸送處理器14的信息包請求將形成如圖31所示的形狀。由于每個數據信息包的大小被固定為188字節(jié)，因此數據信息包間隔保持不變，仍為3/4SC時鐘的188個周期。然而，信息包間的數據禁止間隔大大增加，達到3/4SC字節(jié)時鐘的438個周期。在本例中，每個數據段的周期數目由于兩倍快于3/4SC字節(jié)的時鐘而增到了626(兩倍于以前的例子)。換句話說626段時鐘-188數據時鐘(固定)＝438個時鐘雖然每段字節(jié)的數目增加，但數據信息包結構保持不變。由于每個數據場仍包括312段，每段包含188個字節(jié)的數據信息包，并有一個場同步段作為開頭，因此數據場的結構也保持不變。類似的結果適合于其它的較快的時鐘倍數，例如3/2SC或3SC，其中在數據信息包之間的間隔中的字節(jié)時鐘數目將按比例地增加。已經發(fā)現(xiàn)，對于在313段數據場中313字節(jié)/段的時鐘，3/8SC時鐘是最低速率的時鐘。
圖32顯示了較快的3/4SC時鐘在較高數據速率16-VSB調制系統(tǒng)中的使用。結果和圖30中的一樣。在16-VSB情況下，符號時鐘頻率(SC)加倍，則比起8-VSB系統(tǒng)來說每單位時間可有多到兩倍的信息包的吞吐量。188字節(jié)-時鐘數據間隔和125字節(jié)-時鐘數據間的禁止間隔和在8-VSB情況下的一樣，這取決于其有關的調制類型的時鐘速度和數據速率之間的關系。較慢的3/8SC時鐘用于較低數據速率的8-VSB調制，而較快的3/4SC時鐘用于較高數據速率的16-VSB調制。
可以看到，所希望的符號時鐘關系(例如，3/8SC，3/4SC等)可按照和每場的符號數相關的下列表達式導出NX(188+Y)＝S(X+1)；其中X(188+Y)和S(X+1)都表示每場符號數；(188+Y)表示符號/數據段；(X+1)表示段/場(例如，313)；S表示符號/段(例如，832)；X表示數據段/場(例如，312)；Y表示數據間的間隔；以及N是要被確定的因子。
在8-VSB系統(tǒng)中的3/8SC時鐘的情況下，發(fā)現(xiàn)N是8/3，以及在3/4SC時鐘的情況下，發(fā)現(xiàn)N是4/3。
輸送處理器14由3/8SC時鐘定時以讀出數據，并在3/8SC時鐘的188周期期間內送出188字節(jié)的MPEG數據信息包，以響應來自單元44的信息包請求信號，如圖12所示。圖12實際上描繪了由輸送處理器14和188字節(jié)數據信息包同時輸出的數據有效信號。數據有效信號表現(xiàn)為到輸送的信息包請求信號的形式(圖11)。來自網絡17的定時電路40的數據場信息包請求(圖10)和來自網絡40的到輸送的信息包請求信號(圖11)不同步。
來自輸送處理器14的數據信息包(Data)被加到網絡16的緩存器46。該緩存器相當小，只有幾個信息包的深度。緩存器46也在寫使能(WEN)輸入端接收數據有效信號，以便使能根據3/8SC寫時鐘(WCK)把數據信息包寫到緩存器46。緩存器46也接收來自輸送處理器14的信息包起始(SOP)標識。該標識在每個數據信息包的起始端和位于每個數據信息包的前頭的同步字節(jié)同時產生。向輸送處理器14提出的、要求它通過接口網絡16發(fā)送一數據信息包到網絡17的請求，在緩存器46達到預定的充滿度水平(例如半滿之前)得不到承諾。緩存器46的充滿度水平由充滿度標識表示，該標識加到控制器44的控制輸入端。
在每3/8SC時鐘的188/313周期內，188字節(jié)數據信息包被定時送到緩存器46(圖11和12)。在剩下的3/8SC時鐘的125周期期間，沒有數據被時鐘送入FIFO46。到緩存器46的輸入數據速率是均勻的，并精確地和來自緩存器46的輸出數據速率相匹配。輸出數據速率由來自電路40的數據幀信息包請求信號控制。數據幀信息包請求信號和到輸送的信息包請求信號不同步，但通過3/8SC和1/4SC時鐘關系互相關聯(lián)。
控制器44包含響應于3/8SC時鐘、數據場信息包請求信號、來自緩存器46的緩存器充滿度標識(圖15)、以及通過緩存器46從調整網絡45接收的信息包起始(SOP)標識等的邏輯網絡?？刂破?4提供控制信號(圖14)給緩存器46的讀使能(REN)輸入端，以使經緩沖的輸送信息包數據能在適當的時間讀到網絡17。這一過程參照圖13-16按下述過程發(fā)生。圖13的信號類似于前面所討論的圖10的信號。
通常，讀使能信號(圖14)和場數據信息包請求信號(圖13)同步。通常在每個數據包起始端出現(xiàn)的SOP標識使控制器44提供一輸出到緩存器46的REN輸入端以停止緩存器讀出數據。具體地，控制器44是這樣編程的，根據SOP標識，從緩存器46讀出188字節(jié)，然后在20字節(jié)PEC間隔內停止讀出緩存器。這就允許傳輸編碼器17中的FEC網絡50對緊接在緩存器46所保持的在當前信息包之前的信息包計算其錯誤編碼信息。該錯誤編碼信息是在前面信息包的末端20字節(jié)FEE附加間隔期間插入到數據流的。數據場信息包請求(圖13)和緩存器讀使能信號在出現(xiàn)時(圖14)，為了由網絡17的單元50插入20字節(jié)的FEC內務信息和為了由單元58插入更長持續(xù)時間的場同步內務信息的需要，都呈現(xiàn)出非均勻信息包間的間隙結構。為完成內務信息的這種插入并不要中斷數據流。
參照圖4，插入場同步段而又不停止或不打亂數據流是通過對緩存器46的讀/寫的定時方式并結合預定的緩存器充滿度水平而變得容易的。信息包隨著對信息包的請求被連續(xù)地從輸送處理器寫入到緩存器46中。經過一個數據場周期，為構成一數據場所需要的精確個數的數據字節(jié)將從輸送處理器14轉移到緩存器46中。緩存器46相當小，在本例中它的大小是容納4個數據信息包。預定的緩存器充滿度水平是2個數據信息包，但此水平可隨特定系統(tǒng)的需要而改變。實際上，此水平應當這樣來確定，使得對于給定系統(tǒng)的已知數據間隔和數據禁止間隔在緩存器停止讀出而插入內務信息到數據流時緩存器不會溢出，并且在別的時間它也不會是空的。當緩存器讀出短暫地停止而把內務信息(例如，場同步)插入到數據流時，數據信息包繼續(xù)以恒定的均勻速率(圖11)寫到緩存器46。在此期間，緩存器46并未完全裝滿。在數據信息包之間的恒定均勻間隙(圖11)允許有足夠的時間在讀出被短暫地禁止以插入內務信息的同時，重新填充緩存器46。在讀禁止間隔期間插入內務信息以后，數據再次從緩存器46中被讀出。在所有這些時間期間，輸送處理器14連續(xù)地發(fā)送數據信息包到緩存器46，因而數據流不中斷地流動，同時輸送處理器14不中斷地處理數據信息包。
當使用更快的字節(jié)時鐘，例如3/4SC或3/2SC時，緩存器46將不會運行到全空，因為在8-VSB中的信息包間的間隔更長。這就允許另外的時間來從輸送處理器重新填充緩存器。
如果緩存器充滿度標識出現(xiàn)邏輯低電平，表示緩存器46包含比預定個數少的數據信息包，則緩存器46的讀使能也被控制器44所禁止。這時，來自網絡44的數據有效信號(圖16)是“低”(不存在)，因為緩存器46的讀出已被禁止。這種情況可出現(xiàn)在，例如，當系統(tǒng)在初始化時或在系統(tǒng)復位以后，例如在時間T1。典型地，數據場結構在發(fā)送日的起始時開始，且數據信息包的傳輸從這時起不中斷地繼續(xù)下去直到發(fā)送日結束時發(fā)射臺關機為止。在此期間，在緩存器46的讀出被禁止的同時，輸送處理器14根據來自控制器44的到輸送的信息包請求信號繼續(xù)發(fā)送數據信息包到緩存器46。在預定數目的信息包已被存儲和緩存器充滿度條件已滿足以后，充滿度標識(圖15)改變狀態(tài)，并呈現(xiàn)高邏輯電平。緩存器46再次接收讀使能信號以便輸出數據信息包。緩存器讀使能的操作在充滿度標識由于充滿度條件滿足而變成高電平以后出現(xiàn)的第一數據使能間隔的前沿處開始。因此，在時間T2處，數據信息包的第一(同步)字節(jié)和來自數據場信息包請求信號(圖13)的信息包請求的起始端對準，并和數據有效信號(圖16)的起始端對準。
圖4中的調整電路45使由圖13-16所示的上述運行變得容易。電路45連同圖4中的網絡17、42、44和46一起示于圖28中。調整電路45包括級聯(lián)的“D”型觸發(fā)器(寄存器)102和104，它們由緩存器46的1/4SC讀時鐘作為其定時，并由從系統(tǒng)控制器44提供給緩存器46的讀使能輸入(REN)作為使能信號。從緩存器46來的數據經觸發(fā)器102和104而送到發(fā)送編碼器17?？刂破?4根據來自觸發(fā)器102的輸出端的信息包起始(SOP)標識(輸入信息包起始信號的經寄存器延時的復制品)而產生緩存器讀使能信號。信息包起始信號是輸入到緩存器46的SOP信號的經緩存器延時的復制品。
繼續(xù)參照圖4，從網絡45輸出的8字節(jié)并行數據信息包和數據有效信號(圖16)被分別加到傳輸編碼器17中FEC單元50的各相應的輸入端。FEC單元50在各個數據信息包間隔之間的數據“無效”的內務間隔期間按照圖16的波形把20字節(jié)的FEC數據加到數據流中。來自FEC單元50的數據流被加到并行到串行的數據變換器52。單元52把每個并行的8比特字節(jié)變換為串行輸出的一組4個2比特字。藉使用熟知的技術，來自單元52的數據被單元54進行2/3網格編碼，以便從每兩個輸入比特產生三個輸出比特(兩個信息比特和一個導出的冗余比特)以改善信噪比性能。這些比特按照預定的算法提供，它的一些實例在技術上是熟知的。編碼器54聯(lián)合比特產生單元56而運行，它按照預定算法提供第三個比特。
網格編碼器54的輸出包括一系列3比特網格碼字，4個3比特字構成一字節(jié)。符號變換器58把來自編碼器54的每3比特輸入字變換為一個輸出符號，并把這些輸出符號與來自單元60的預定數值的場同步分量進行時間多路復用以產生一輸出符號數據流。在單元58的變換功能中，來自單元54的8個遞增的二進制數的輸出值，從000，001，010，…到111，被分別變換為以下的8種符號電平-7，-5，-3，-1，+1，+3，+5，+7。
用于場同步發(fā)生器60和變換器58的控制信號由定時控制網絡40，例如，微處理器提供。網絡40控制場同步發(fā)生器60的運行，以使單元60在相鄰數據場之間產生的一段預定持續(xù)時間期間，即在所討論的每312數據段以后，能輸出場同步段信息。每個場同步段被預定地多路復用為場數據組之間的數據流而不中斷數據的流動，這在前面關于緩存器46的運行中已討論過。多路復用器58在由單元18進行輸出處理以前，還用段同步代替在每個信息包的起始端的MPEG同步部分。
來自單元58的8電平符號數據信號被提供到輸出處理器18，在那里可以加一個小導引信號到被壓縮的RF載波以允許在接收機端在困難的接收條件下牢靠地恢復載波。通過使用熟知的信號處理技術，處理器18中的8-VSB調制器接收網格編碼的復合數據信號，對信號進行濾波和頻譜成形以便在標準的6MHz電視信道中傳輸，把數據信號調制(上變頻)到中頻(IF)載波，以及把得出的信號變換為RF載波。在圖5的上面圖中描繪了對于本例的基帶VSB調制信號的頻譜，下面的圖所示的是相對的標準6MHzNTSC信道頻譜。
圖17描繪了引用本發(fā)明原理的VSB接收機。來自預處理器72的基帶解調的符號數據流呈現(xiàn)了如前所述的具有非均勻數據速率的序列數據場結構。伴隨著系統(tǒng)傳輸層的數據場處理器75對具有非均勻數據速率的符號數據場結構進行處理，以產生非均勻速率的輸出數據。緩存器接口網絡84把該數據轉換為呈現(xiàn)恒定均勻數據速率的MPEG字節(jié)數據流。該數據流被輸送譯碼器86處理，該譯碼器以恒定均勻數據速率不中斷運行以提供譯碼的字節(jié)數據給輸出處理器88。輸送譯碼器86是和系統(tǒng)輸送層相關的。
更具體地，從傳輸頻道接收到的信號被包括頻道選擇和混頻電路的RF調諧器70處理，以產生下變頻的信號。該信號由預處理單元以熟知的信號處理技術進行中頻濾波和同步檢波，以產生基帶信號。單元72還包括均衡器以便對傳輸信道的幅值和相位紊亂進行補償。然后對來自單元72的符號數據輸出信號進行網格譯碼、正向檢錯/糾錯以及和圖4的發(fā)射機系統(tǒng)所做的處理相反的方式的其它信號處理。
符號時鐘SC和導出的時鐘1/4SC與3/8SC都和發(fā)射機端的相應時鐘一樣。因此，被提供到輸送處理器/譯碼器86的輸出數據流(MPEG字節(jié)數據)相應于由圖4的發(fā)射機系統(tǒng)中輸送處理器14所提供的數據流(MPEG字節(jié)數據)。被加到符號變換器和多路分路器單元74的輸入符號數據相應于來自圖4的網絡17的輸出符號數據。輸入符號數據的數據流中包含了在持續(xù)時間較短的數據信息包組之間持續(xù)時間較長的場同步部分，這些信息包組分別定義各相鄰的數據場(圖1和3)。因而，接收機的輸入符號數據流呈現(xiàn)了非均勻的數據速率。在該非均勻速率輸入符號數據流被加到接收機輸送處理器86之前，先把它轉換為MPEG字節(jié)數據輸出信號(來自網絡84)，此信號包含由信息包間均勻間隙隔開的并以恒定均勻數據速率出現(xiàn)的數據信息包。這樣的恒定均勻速率數據流有利地使得由輸送譯碼器86以不中斷數據流的方式進行的數據處理和數據多路分路變得容易。
更具體地，在解調和均衡后產生的非均勻速率的基帶輸入符號數據流被加到符號變換器和多路分路器74，它執(zhí)行的操作和圖4的變換器58所執(zhí)行的操作相反。單元74把每個符號變換為3比特字，比特字又被網格譯碼器76聯(lián)合單元78一起網格譯碼成為一個2比特的字。單元74還用MPEG信息包同步來取代每段信息包的起始端的段同步。由單元74處理的符號數據流被單元90監(jiān)視，以檢測在場同步期間存在的控制信息的出現(xiàn)，例如，用于單元72中的前置均衡器的“訓練”信號信息、模式選擇信息、以及其它信息。該信息被單元90提取，并按照特定系統(tǒng)的要求而傳送到前面的電路。
來自網格譯碼器76的4個2比特碼字的輸出組由串行到并行轉換器80從串行形式轉換為8比特(1字節(jié))并行形式。來自轉換器80的串行字被加到錯誤檢測和糾正單元82，例如RS(里德-所羅門)譯碼器。來自單元82的經過糾錯的數據信號連同數據有效信號、時鐘SC和1/4SC、以及來自控制器92的信息包起始信號一起加到接收機緩存器/接口網絡84。SC符號時鐘和1/4SC時鐘是同步的，它們由控制器中的本地振蕩器產生。信息包起始信號是根據在每個信息包起始端的同步字節(jié)的出現(xiàn)而產生的。FEC單元82根據信息包起始信號產生數據有效信號。
緩存器/接口網絡84類似于發(fā)射機網絡16，并被示于圖29。圖29的接口網絡包括FIFO緩存器100、系統(tǒng)控制器120、3/8SC時鐘發(fā)生器122和調整電路145，所有這些部件都呈現(xiàn)了類似于圖28所示發(fā)射機網絡所用的相反部件的特性。圖29的緩存器100實際上和圖4的發(fā)射機緩存器網絡16中的FIFO緩存器46一樣，只是讀時鐘和寫時鐘被交換了。具體地，緩存器100的寫時鐘輸入WCK響應1/4SC時鐘，而緩存器100的讀時鐘輸入RCK則響應3/8SC時鐘。在圖29中，進到寄存器110的SOP輸入信號是信息包起始信號的經過緩存的復制品，輸入到輸送處理器86的SOP是輸入到寄存器110的經過延時的復制品。
繼續(xù)參照圖17，來自網絡84的打成包的基帶MPEG字節(jié)數據由輸送處理器/譯碼器86處理，它基本上執(zhí)行和發(fā)射機端的輸送處理器14(圖4)所執(zhí)行的相反的操作。輸送處理器86把數據譯碼為它的構成部分。處理器86包括各種不同的數據處理和多路分路電路，包括數據頭分析器、響應于數據頭信息的信號路由器、MPEG去壓縮網絡和其它的圖象與音頻數據處理器，這些處理器提供由圖17的視頻/音頻處理器88按要求進行格式化的信號。由輸送譯碼器86恢復的視頻和音頻數據被單元88的視頻與音頻網絡分別處理，以提供適合于重現(xiàn)的圖象和聲音信息。
網絡75中的檢波器90還提供場標記信號到控制單元92。場標記命令控制器92不要把場同步段寫到緩存器網絡84，藉此，結果形成的輸出數據流沒有場同步部分。來自緩存器網絡84的輸出數據信息包形成一個沒有同步部分的單個數據流，藉此，來自網絡84的MPEG字節(jié)數據流呈現(xiàn)為恒定均勻的數據速率和信息包間恒定均勻的間隙。
不停止或擾亂數據流而去掉附加場同步字節(jié)是通過緩存器84的讀/寫的定時方式并和預定的緩存器充滿度水平相結合而變得容易的。當有信息包可供使用時，信息包被連續(xù)地從緩存器46讀到輸送處理器。在一個數據場周期內，為構成一數據場所需要的精確個數的數據字節(jié)將從緩存器84轉移到輸送處理器86。緩存器84具有和在發(fā)射機端的緩存器46同樣的容量和充滿度要求。當對緩存器84的寫入被短暫地禁止以便從數據流中去除內務信息(例如，場同步)時，數據信息包繼續(xù)以恒定的均勻速率被讀到輸送處理器。在此期間，緩存器84并未完全變空。數據信息包之間的恒定均勻間隙允許有足夠的時間在寫入被短暫地禁止以便從數據流中去除內務信息的同時可以部分地騰空緩存器84。當寫禁止間隔期間去除了內務信息以后，數據被再次寫到緩存器84。在所有這些時間中，輸送處理器86連續(xù)地從緩存器84接收數據信息包，藉此，數據流不中斷地流動，同時輸送處理器86不中斷地處理數據信息包。
圖18-27中所示的波形屬于接收機的運行情況。在接收機端的時鐘同步是用信息包同步字節(jié)達到的，這個同步字節(jié)像前面所說明的，是每個數據信息包的第一字節(jié)。正像在發(fā)射機的情況那樣，在信息包起始端處的同步字節(jié)被檢測到以后(圖21)就產生了符號時鐘SC(圖18)和互相同步的1/4SC時鐘(圖19)。還是像在發(fā)射機中那樣，計數器被用來對1/4SC時鐘周期計數，以產生接收機的3/8SC時鐘(圖20)。對應每個信息包同步字節(jié)，該計數器被同步地復位到零。以前對于發(fā)射機端3/8SC符號時鐘的結構和特性所得的結果同樣可應用到接收機端的3/8SC時鐘。在發(fā)射機端和接收機端，1/4SC時鐘和3/8SC時鐘應當是相同的。
圖22顯示了和來自處理器75的數據信號同時發(fā)生的由網絡75的單元82產生的輸出數據有效定時信號。數據有效信號的波形符合于來自處理器75的數據信號的波形。該數據有效定時信號呈現(xiàn)出帶有非均勻的信息包間的間隙的非均勻特性，這些間隙包括相應于在數據信號中被插入的FEC數據的20個(時鐘)計數的間隔，以及寬得多的相應于數據信號中被插入的場同步的228個計數的間隙。在數字信號中的數據信息包出現(xiàn)在數據有效信號的正向188個計數間隔期間。這樣，來自網絡82的數據信號相對于信息包數據呈現(xiàn)出非均勻數據流。和圖22的數據有效信號相對的在發(fā)射機端的波形示于圖3和圖10。
與此對比，從緩存器網絡84提供到輸送處理器/譯碼器86的數據有效信號(圖23)呈現(xiàn)出帶有均勻的信息包間間隙的均勻結構。此信號表明，來自緩存器網絡84的MPEG字節(jié)數據的數據流由在各恒定均勻數據信息包(3/8SC時鐘的188個計數的“數據使能”間隔)之間的恒定均勻信息包間的間隔(3/8SC時鐘的125個計數的“數據禁止”間隔)構成。這樣，MPEG字節(jié)數據的數據流呈現(xiàn)了恒定均勻的數據流動，以使得輸送處理器86易于實現(xiàn)不中斷運行。根據圖23的數據有效信號，輸送處理器86以非中斷的數據流為基礎在每188個計數時鐘間隔期間得到要處理的數據信息包。和圖23的數據有效信號的發(fā)射機相對的部分示于圖11和12。
接收機的緩存器/接口網絡84以圖28所示的發(fā)射機網絡相對部分相類似的方式運行。如前面所指出的，各個FIFO緩存器對于讀和寫時鐘輸入是不同的。另外，圖28的發(fā)射機系統(tǒng)控制器44根據數據場信息包請求而提供一個到輸送的信息包請求信號，而圖29的相對應的接收機網絡發(fā)送SOP標識到接收機輸送處理器86，以表明一新的信息包的開始。正如在發(fā)射機端的相對應的緩存器46的情況那樣，圖29中的接收機緩存器100在每次接收機被復位時被清除和重新填充到預定的水平。緩存器100在數據被允許讀出之前必須達到預定的“充滿度”水平。此運行被示于圖24-27，且類似于以前對于圖13-16所討論的有關發(fā)射機的運行。
控制器120產生在圖24以虛線形式表示的自激振蕩內部定時波形。該信號呈現(xiàn)了恒定均勻的結構。具體地，該信號由3/8SC時鐘的188個計數的恒定均勻間隔(相應于數據信息包數據使能間隔)之間的3/8SC時鐘的125計數的恒定均勻間隔(相應于信息包間的數據禁止間隔)構成。控制器120從這個信號產生給緩存器100的FIFO讀使能信號(圖25)和給輸送處理器86的數據有效信號(圖27)，二者都具有恒定均勻結構。這些信號是根據緩存器充滿度信號(圖26)和輸入到寄存器110的SOP標識而產生的。該SOP標識是信息包起始信號的經過緩存和延時的復制品。寄存器110的(經寄存器延時的)SOP輸出被加到單元120的控制輸入端和加到輸送處理器86。當緩存器100呈現(xiàn)預定的充滿度時，就產生緩存器充滿度信號。緩存器讀使能的運行在充滿度信號根據緩存器充滿度條件被滿足而變成高電平以后出現(xiàn)的第一(正向)個數據使能間隔的前沿處開始。因此，在時間T2處，數據信息包的第一(同步)字節(jié)和數據有效信號的有效數據間隔(圖27)的起始端對準。
觸發(fā)器和緩存器84的讀時鐘(RCK)輸入端如前面所討論的那樣都由單元122根據SC和1/4SC時鐘而按本地產生的3/8SC時鐘來定時。3/8SC時鐘也被加到控制器120。當觸發(fā)器110和112由被控制器120產生的讀使能信號控制成使能時，MPEG字節(jié)數據就通過這些觸發(fā)器傳送到輸送處理器86的數據輸入端。同時，SOP標識和來自控制器120的數據有效信號(圖27)一起被傳送到輸送處理器86。數據有效信號被提供到輸送處理器86以使它能在有效信息包數據存在時的間隔期間得到數據。
在輸送處理器和包括網絡17的傳輸處理器之間的接口在許多應用中是很重要的。例如在電視廣播中，將需要傳輸處理器在一旦傳輸開始后就不中斷地產生和輸出數據場。電視接收機依賴于包括場同步段在內的數據場的這種不中斷的數據流而保持同步。在廣播期間數據場速率或結構上的任何變動都會使得接收機失去同步。電視廣播臺通常把多個錄象帶放像機的組合進行預編程，以便以定時方式自動切換到適當的信息源材料。這些磁帶放象機輸出包含輸送流信息的輸送信息包。每個磁帶放象機把它的輸出和被送到傳輸處理器的數據流實現(xiàn)同步，這個處理器是不允許改變其場的速率或場結構的。從輸送處理器送到傳輸處理器的信息包流中的非均勻間隙會產生這樣的影響，那就是會使傳輸數據場結構在接口處的數據流中成為一種人工產物，它將同時具有信息包和數據場結構。每個廣播臺錄象機會不希望地需要有能把錄象帶輸出既和信息包邊界同步又和場邊界同步的復雜的接口。有關場結構的額外的信息會要求通過接口或通過在接口處監(jiān)視數據流而得出。錄象帶接口將要含有信息包同步檢測的設施、場檢測的設施和足夠的存儲器以緩存數據場結構。預先錄制的磁帶以及本地節(jié)目和廣告的插入會產生額外的復雜性。這些復雜性和其它的困難可藉利用本發(fā)明的原理的記錄/重放設備成功地被解決，如圖33和34所示。
圖33和34分別表示了圖4和17所示的發(fā)射機和接收機系統(tǒng)，不同之處在于圖33和34的系統(tǒng)包括了錄象裝置。在圖33中，磁帶錄象/放象裝置15接收來自輸送處理器14的均勻數據速率的數據流，以及提供均勻速率的放象數據從而通過緩存器/接口16送到編碼器和數據場構造網絡17。和圖4系統(tǒng)的情況相同，圖33的系統(tǒng)在輸送層和傳輸層之間的接口處呈現(xiàn)了均勻數據流。在本例中，數據源12包括廣播臺攝象機和MPEG編碼器，用于在由輸送處理器14打包以前對攝象機輸出信號編碼。
錄象機15可以是一種用來一字節(jié)一字節(jié)地錄到磁帶上的商品裝置，例如松下D3磁帶錄象機。在某些錄象機設計中，接口16可以包含在錄象裝置本身中。錄象機15可成為如所說的通常在廣播臺所使用的幾個錄象機組合中的一臺，以使廣播臺的不同類型的節(jié)目材料的傳送變得容易。
在圖34中，磁帶錄象/放象裝置85接收和處理來自接口/緩存器84的均勻數據速率的數據流(其內務信息已被除去)，并提供均勻速率的放象數據給輸送處理器/譯碼器86。圖34的系統(tǒng)在傳輸層和輸送層之間的接口處也呈現(xiàn)均勻數據流。在該系統(tǒng)中，錄像機85代表能記錄來自廣播的圖象，或用于重放由具有圖33的單元15的特性的裝置所預先記錄的材料的消費裝置(VCR)。單元85可以是系統(tǒng)中的分開的單元，而部件72、75、84和86則可被歸入到電視接收機中。或者，部件72、75、84和86也可被包括在錄像機85中。
權利要求
1.一種在接收機中的數據處理方法，該接收機用于處理含有表示數據場序列的視頻信息的、經過調制和打包的數字數據流，每個所述數據場由313個數據段構成，其中包括(a)312個數據段，每個段包括一個數據間隔和一個段內務間隔；和(b)1個場內務段，它帶有一個置于所述數據段前面的不同的內務間隔，所述數據處理方法包括以下步驟(a)解調(72)所述數據流，以產生非均勻數據速率的解調過的數據流；(b)從所述解調的數據流中去除(75)內務信息而不中斷所述數據流，以產生非均勻數據速率的數據流；(c)以恒定均勻數據速率對來自在步驟(b)中產生的所述數據流的數據進行譯碼(86)；以及(d)以恒定均勻數據速率把數據從處理步驟(b)傳送(84)到處理步驟(c)。
2.一種在接收機中的數據處理方法，該接收機用于處理含有表示數據場序列的視頻信息的經過調制的數字數據流，每個數據場包括多個數據段，每個段包括數據和內務間隔，以及帶有位于多個數據段前面的不同的內務間隔的一個場內務段，該數據處理方法包括以下步驟(a)解調(72)所述數據流，以產生非均勻數據速率的解調過的數據流；(b)從所述解調過的數據流中去除(75)內務信息而不中斷所述數據流，以產生非均勻數據速率的數據流；(c)對來自在步驟(b)中產生的所述數據流的數據進行譯碼(86)；以及(d)根據3/8SC整數倍的時鐘(其中SC是系統(tǒng)時鐘)，以恒定的均勻數據速率把數據從處理步驟(b)運送(84)到處理步驟(c)。
全文摘要
一種在接收機中的數據處理方法，包括以下步驟(a)解調所述數據流，以產生非均勻數據速率的解調過的數據流；(b)從所述解調的數據流中去除內務信息而不中斷所述數據流，以產生非均勻數據速率的數據流；對來自在步驟(b)中產生的所述數據流的數據進行譯碼；以及(d)以恒定均勻數據速率把數據從處理步驟(b)傳送到處理步驟(c)。
文檔編號H04N7/12GK1486089SQ0212283
公開日2004年3月31日 申請日期1995年6月13日 優(yōu)先權日1994年6月30日
發(fā)明者P·W·里昂斯, P W 里昂斯, A·A·阿坎波拉, 阿坎波拉 申請人:湯姆森多媒體公司