專利名稱：分配及處理數(shù)據(jù)封包之單元的制作方法
技術領域：
本發(fā)明系有關一種被形成自平行連接處理器，用于分配及處理數(shù)據(jù)封包之單元。
而以使用玻璃纖維來傳輸資料封包時，大于10億/秒之資料速率系目前可被達成。如此一般高之傳輸速率系因各種來自如資料封包路由器或分配器(開關)之限制而尚未被達成。傳統(tǒng)資料封包路由器系主要被建立于軟件解的基礎上。有時，頻繁使用被設計用于特定應用之半導體模塊的硬件解亦被使用。這些俗稱專用集成電路(ASICs)者系可達成較純軟件解更高之數(shù)據(jù)傳輸速率，但彈性很少。再者，被用于實際數(shù)據(jù)處理之處理器的處理速度，系不接近產(chǎn)生于資料線中的資料速率。針對此原因，系改變使用兩或三個處理器于平行架構中，其中即將到來之資料封包系藉由資料封包路由器分配至各處理器來處理。實時而以數(shù)據(jù)傳輸速率被增加時，資料封包之平行處理可使彈性解被實施于處理器基礎上。
本發(fā)明目的系提供一種被建立于平行連接處理器基礎上用于分配及處理資料封包之單元，該單元具有高數(shù)據(jù)傳輸速率。特別是，被提供之該單元系預期可被使用于分配及處理資料封包給這些被同意服務品質(QoS)預期被保證的路由器。本發(fā)明目的系藉由申請專利范圍第1及15項來達成。有助益之開發(fā)及改進系被具體說明于附帶申請專利范圍中。
本發(fā)明之一主要概念為用于分配及處理數(shù)據(jù)封包之單元，系具有各具有一處理器之平行連接處理器單元，各處理器不僅具有連接被使用數(shù)據(jù)總線之一連接器，且具有可連接鄰近處理器單元的附加中介連接器。附加中介連接器系被預期用于交換資料。再者，依據(jù)本發(fā)明之單元系包括至少一管理單元，其任務系分配資料封包至處理器單元。此系被而以被儲存于資料封包之管理信息函數(shù)，及/或而以被處理器單元傳輸之處理器單元的操作信息函數(shù)。
依據(jù)本發(fā)明之單元之一優(yōu)點，系如而以一處理器單元被超載時，數(shù)據(jù)可被傳送至鄰近處理器單元。此方法可達成較無此方法時更高的數(shù)據(jù)傳輸速率。此例中進一步有助益的特性，系分配資料封包之決定不僅在處理器單元之操作信息基礎上，并且亦考慮資料封包的管理信息。管理信息通常被儲存于資料封包的標題中。考慮管理信息系可順從被同意的服務品質。
本發(fā)明之一較佳改進系提供上游輸入內(nèi)存給各處理器單元。被至少一管理單元指派至處理器單元的數(shù)據(jù)封包，系可于其被處理器處理之前暫時被儲存。
處理器單元之操作信息不僅包含相關處理器上之有關負載位準及有關被放置于處理器中之資料的信息，亦包含有關上游輸入內(nèi)存之裝填位準的信息。此為重要的信息，其為至少一管理單元分配資料封包及處理器單元所需。
本發(fā)明之一特別較佳改進系被具體化為至少一管理單元具有一起始處理器單元，用于讀取被儲存于資料封包之管理信息，一分配單元，用于分配資料封包至處理器單元，及一同步單元，用于控制來自處理器單元之數(shù)據(jù)的輸出次數(shù)。同步單元接收來自分配單元之控制輸出次數(shù)所需的管理及操作信息。同步單元可確保數(shù)據(jù)封包以預期順序被輸出自處理器單元。例如，此為資料封包抵達依據(jù)本發(fā)明之單元的順序。特別是被形成自相關資料封包之資料流的例子中，資料封包的順序不會因依據(jù)本發(fā)明之單元而被改變。此為被同意服務品質的準則。為了滿足如此之被同意服務品質，至少一管理單元可較佳地被設計使該相關數(shù)據(jù)封包被分配僅至一特定處理器單元，或被分配至少數(shù)的特定處理器單元。此保證連續(xù)資料封包的連續(xù)處理及輸入。
針對被同意服務品質之特殊助益之本發(fā)明進一步的改進，系提供同步單元以同步數(shù)據(jù)胞元型式傳輸指令至處理器單元的輸入內(nèi)存，藉以控制資料的輸入次數(shù)。此例中，該同步資料胞元系優(yōu)先于其它資料被輸入內(nèi)存及處理器單元處理。
各處理器單元較佳地具有一本地數(shù)據(jù)存儲器。該本地數(shù)據(jù)存儲器可被用來儲存部分資料封包，而資料封包其余部分系被處理。此外，處理器有助益地可存取一程序內(nèi)存，其中處理資料所需之程序系被儲存。再者，依據(jù)本發(fā)明之單元有助益地可具有被所有處理器共同使用的內(nèi)存區(qū)域。例如，分類表及系統(tǒng)相關資料封包系可暫時被儲存于共有內(nèi)存區(qū)域中。處理器可藉由共享數(shù)據(jù)總線來存取共有內(nèi)存區(qū)域。
依據(jù)本發(fā)明進一步有助益的改進，處理器單元可藉由中介連接器傳輸其操作信息至個別鄰近的處理器單元。若預期交換鄰近處理器單元之間有用的資料，則此較佳地而以操作信息為函數(shù)。例如，此確保而以超載產(chǎn)生時，處理器單元并不立即轉換數(shù)據(jù)至同樣超載之鄰近處理器單元，但若有需要，則直到鄰近處理器單元上之負載以被降低時才如此做。
本發(fā)明將利用實施例參考附圖
被詳細說明于下文。單一圖標系顯示依據(jù)本發(fā)明之實施例的塊狀圖。
如圖標之依據(jù)本發(fā)明實施例中，即將到來之資料封包系抵達可讀取被儲存于資料封包標題中之管理信息的起始處理器單元1處。資料封包中之管理信息系起始處理器單元1從被傳送至分配單元2。資料封包系以其管理信息為基礎，而被分配至相關平行連接處理器單元Pi(i＝1，...，N)之輸入內(nèi)存埠i(i＝1，...，N)。輸入內(nèi)存端口i具有處理器單元Pi的地址。被指派至處理器單元Pi的資料封包，系可被儲存于輸入內(nèi)存埠i中直到Pi可處理它們?yōu)橹?。然而，若此導致輸入?nèi)存埠i溢流，則無任何資料封包會被供應至輸入內(nèi)存埠i。為了處理數(shù)據(jù)，處理器單元Pi各具有一處理器及一本地數(shù)據(jù)存儲器。該用于處理器單元Pi之本地數(shù)據(jù)存儲器系被用來如儲存資料封包被處理時的管理信息，及儲存資料封包不被處理時的部分。該處理器從共享程序內(nèi)存4抽取其程序來處理資料。
處理器單元Pi可產(chǎn)生操作信息，其提供不僅有關對應處理處理器之負載位準，亦相關聯(lián)輸入內(nèi)存埠i之裝填位準，及有關被放置適而以處理器單元Pi中之資料的信息。操作信息系藉由輸入內(nèi)存埠i被傳送至分配單元2。分配單元2可使用用于資料封包之操作信息及管理信息而以分配資料封包至處理器單元Pi的進一步準則。此方法具有全載處理器單元Pi不被供應任何用于處理之任何進一步資料封包的優(yōu)點。
所有處理器單元Pi均可鏈接共有數(shù)據(jù)總線5。處理器單元Pi藉由數(shù)據(jù)總線5來存取共享內(nèi)存區(qū)域6。再者，鄰近處理器單元Pi之處理器系具有用于交換數(shù)據(jù)的中介連接器7。例如，用于處理器單元Pi之全部或僅部分資料封包及操作信息，均可藉由中介連接器7被傳送至鄰近處理器單元Pi之處理器來處理。而以超載產(chǎn)生時，可提供處理器單元Pi直接轉換已被接收或已被處理或部分被接收部分被處理之資料封包至鄰近處理器單元Pi來處理。此例中，亦可提供資料以此法被轉換而不考慮操作信息。資料轉換的事件中，分配單元2系被通知此，以便其可包含處理器單元Pi之最新操作狀態(tài)于其決定中。
因為一旦資料轉換發(fā)生于兩鄰近處理器單元Pi之間，則某些情況下，一資料封包可被放置于兩處理器單元Pi中，而必須控制數(shù)據(jù)從處理器單元Pi至處理器單元Pi之輸出次數(shù)。此系與原始資料封包相關之被處理資料可再次以正確順序被連結的僅有方法?？刂戚敵龃螖?shù)之任務系被轉換至同步單元3。分配單元2提供有關處理器單元Pi之操作狀態(tài)及處于被處理過程中之資料封包之信息給同步單元3。為了控制來自處理器單元Pi之數(shù)據(jù)的輸出次數(shù)，同步單元3系以同步數(shù)據(jù)胞元之型式傳送指令至與處理器單元Pi相關之輸入內(nèi)存埠i。為了確保資料以正確順序被輸入，該同步資料胞元系通常藉由輸入內(nèi)存端口i及處理器單元Pi優(yōu)先于其它數(shù)據(jù)來處理。
亦可提供同步單元3控制系為資料流之部分之資料封包的輸出順序。資料流系被形成自起源自一特定傳送器且預期用于一特定接收器的資料封包。如此一傳送器及一接收器間之流動的資料流例子中，資料封包順序不被依據(jù)本發(fā)明之單元改變或僅些微被其改變系很重要。針對此原因，資料流中之資料封包系被分配單元2分配至僅一處理器單元Pi或被分配至僅少數(shù)的處理器單元Pi來處理。同步單元3接著控制資料封包對數(shù)據(jù)總線5的輸出，使資料封包的原始順序得以被維持。
對于某些應用而言，雖然值得再次組合已自處理器單元Pi輸出之來自數(shù)據(jù)封包之被處理資料于資料封包中，但亦可于處理之后或期間內(nèi)，資料封包系以其它準則為基礎，而上被形成。例如，可交換資料封包的標題，分割資料封包，結合兩個或更多資料封包來形成一數(shù)據(jù)封包，或于處理進行時制造新的數(shù)據(jù)封包。
權利要求
1.一種用于分配及處理數(shù)據(jù)封包之單元，其具有用于處理數(shù)據(jù)，特別是數(shù)據(jù)封包之平行連接處理器單元(Pi)，具有各具有一處理器之處理器單元(Pi)，各具有一連接共享數(shù)據(jù)總線(5)之處理器，及鄰近處理器之處理器具有用于交換數(shù)據(jù)之附加中介連接器(7)，及至少一管理單元，其分配該數(shù)據(jù)封包至該處理器單元(Pi)而以被儲存于該資料封包之管理信息函數(shù)，及/或而以被該處理器單元(Pi)傳輸之該處理器單元(Pi)之操作信息函數(shù)。
2.如申請專利范圍第1項之單元，其特征在于，各處理器單元(Pi)均具有一上游輸入內(nèi)存(埠i)。
3.如申請專利范圍第1或2項之單元，其特征在于，該處理器單元(Pi)之操作信息系包含相關聯(lián)處理器上之負載位準的信息。
4.如上述申請專利范圍任一項之單元，其特征在于，該處理器單元(Pi)之操作信息系包含有關考慮中被放置于該處理器單元(Pi)中之該數(shù)據(jù)，特別有關被放置那里之該處理器單元(Pi)的信息。
5.如上述申請專利范圍任一項之單元，其特征在于，該處理器單元(Pi)之操作信息系包含有關該上游輸入內(nèi)存(埠i)之該裝填位準的信息。
6.如上述申請專利范圍任一項之單元，其特征在于，至少一管理單元，具有一起始處理器單元(1)用于讀取被儲存于該資料封包之該管理信息，一分配單元(2)用于分配該數(shù)據(jù)封包至該處理器單元(Pi)，而以該管理信息及/或該操作信息為函數(shù)，及一同步單元(3)以被傳輸自該分配單元(2)之該管理及該操作信息為基礎，而控制來自該處理器單元(Pi)之該數(shù)據(jù)的輸出次數(shù)。
7.如申請專利范圍第6項之單元，其特征在于，被傳輸自該同步單元(3)用于控制該數(shù)據(jù)輸入次數(shù)之指令，系以同步數(shù)據(jù)胞元型式被傳輸至該處理器單元(Pi)的輸入內(nèi)存(埠i)。
8.如申請專利范圍第7項之單元，其特征在于，該輸入內(nèi)存(埠i)及該處理器單元(Pi)系被設計優(yōu)先于其它數(shù)據(jù)來處理該同步資料胞元。
9.如上述申請專利范圍任一項之單元，其特征在于，該管理單元系被設計分配至可被視為建立于其管理信息基礎上，且特別是與該相同資料流有關之數(shù)據(jù)封包的特定處理器單元(Pi)數(shù)據(jù)封包，或分配其至少數(shù)的特定處理器單元(Pi)。
10.如上述申請專利范圍任一項之單元，其特征在于，該處理器單元(Pi)各亦具有一本地數(shù)據(jù)存儲器。
11.如上述申請專利范圍任一項之單元，其特征在于，該處理器可存取被所有該處理器共享之至少一程序內(nèi)存(4)。
12.如上述申請專利范圍任一項之單元，其特征在于，該處理器可藉由共享數(shù)據(jù)總線(5)來存取被所有該處理器共享之一內(nèi)存區(qū)域(6)。
13.如上述申請專利范圍任一項之單元，其特征在于，鄰近處理器單元(Pi)系被設計藉由該附加中介連接器(7)來交換操作信息。
14.如上述申請專利范圍任一項之單元，其特征在于，使用者數(shù)據(jù)系被交換于該處理器單元(Pi)之間而以該操作信息為函數(shù)。
15.一種用于分配數(shù)據(jù)封包至各具有一處理器之平行連接處理器單元(Pi)，及藉由該處理器來處理該資料封包的方法，該方法包含以下步驟(1)讀取被儲存于該資料封包中之管理信息；(2)分配該數(shù)據(jù)封包至該處理器單元(Pi)而以該資料封包之管理信息為函數(shù)，及/或而以該處理器單元(Pi)之操作信息為函數(shù)；(3)交換鄰近處理器單元(Pi)之該處理器之間的數(shù)據(jù)，而以考慮中該處理器單元(Pi)之操作信息為函數(shù)；及(4)藉由該處理器來處理資料。
16.如申請專利范圍第15項之方法，其特征在于，被供應至該處理器單元(Pi)之該資料封包系首先被儲存于輸入內(nèi)存(埠i)中，接著被處理器來處理。
17.如中請專利范圍第15或16項之方法，其特征在于，相關聯(lián)處理器之負載位準之信息，系藉由處理器單元(Pi)之操作信息來傳輸。
18.如申請專利范圍第15至17任一項之方法，其特征在于，有關考慮中被放置于該處理器單元(Pi)中之該數(shù)據(jù)，特別有關被放置那里之該處理器單元(Pi)的信息，系藉由處理器單元(Pi)之操作信息來傳輸。
19.如申請專利范圍第15至18任一項之方法，其特征在于，有關上游輸入內(nèi)存埠(埠i)之裝填位準的信息，系藉由處理器單元(Pi)之操作信息來傳輸。
20.如申請專利范圍第15至19任一項之方法，其特征在于，同步單元(3)控制來自該處理器單元(Pi)之該數(shù)據(jù)的輸出次數(shù)而以該管理及操作信息為函數(shù)。
21.如申請專利范圍第20項之方法，其特征在于，被傳輸自該同步單元(3)用于控制該數(shù)據(jù)輸出次數(shù)的指令，系以同步數(shù)據(jù)胞元型式被傳輸至該處理器單元(Pi)之輸入內(nèi)存(埠i)。
22.如申請專利范圍第21項之方法，其特征在于，該同步資料胞元系優(yōu)先于其它資料被該輸入內(nèi)存(埠i)及該處理器單元(Pi)處理。
23.如申請專利范圍第15至22任一項之方法，其特征在于，可被視為建立于其管理信息基礎上，且特別是與該相同資料流有關的資料封包，系被分配至一特定處理器單元(Pi)或至少數(shù)的特定處理器單元(Pi)。
24.如申請專利范圍第15至23任一項之方法，其特征在于，部分資料封包于考慮中資料封包處理期間，被位于該相關處理器單元(Pi)之本地數(shù)據(jù)存儲器中之一處理器儲存。
25.如申請專利范圍第15至24任一項之方法，其特征在于，該處理器從被所有該處理器共享之至少一程序內(nèi)存(4)抽取其程序來處理資料。
26.如申請專利范圍第15至25任一項之方法，其特征在于，該處理器可存取被所有該處理器共享之一內(nèi)存區(qū)域(6)。
27.如上述申請專利范圍第15至26任一項之方法，其特征在于，鄰近處理器單元(Pi)系可交換操作信息。
28.如上述申請專利范圍第15至27任一項之方法，其特征在于，即將到來資料流中之該資料封包的順序，系被維持從該處理器單元(Pi)輸出該數(shù)據(jù)封包。
全文摘要
本發(fā)明系有關一種用于分配及處理數(shù)據(jù)封包之單元，其具有一管理單元來分配該數(shù)據(jù)封包至平行連接處理器單元(Pi)。此例中，鄰近處理器單元(Pi)之該處理器系具有可交換資料的中介連接器(7)。該管理單元系可分配該資料封包而以該資料封包之管理信息為函數(shù)，及/或而以該處理器單元(Pi)之操作信息為函數(shù)。
文檔編號H04Q11/00GK1611033SQ01819626
公開日2005年4月27日 申請日期2001年11月27日 優(yōu)先權日2000年11月28日
發(fā)明者聶小寧 申請人:因芬尼昂技術股份公司