專(zhuān)利名稱(chēng)：沒(méi)有回聲消除的ip語(yǔ)音通信的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)字?jǐn)?shù)據(jù)、語(yǔ)音、視頻和其他內(nèi)容的網(wǎng)絡(luò)通信技術(shù)領(lǐng)域，具體地說(shuō)旨在提供一種融合計(jì)算機(jī)網(wǎng)絡(luò)和電信技術(shù)實(shí)現(xiàn)諸如互聯(lián)網(wǎng)上語(yǔ)音(“VOIP”)之類(lèi)的各種網(wǎng)絡(luò)通信功能的靈活的系統(tǒng)結(jié)構(gòu)和方法。
背景技術(shù)：
正當(dāng)通信和計(jì)算機(jī)網(wǎng)絡(luò)匯合時(shí)，各式各樣的計(jì)算機(jī)聯(lián)網(wǎng)和電信標(biāo)準(zhǔn)和協(xié)議不斷在兩者前沿發(fā)展。在物理層，雙絞線、同軸電纜和其他銅導(dǎo)線正被光纖、寬帶無(wú)線和其他技術(shù)所代替。利用大量不同的協(xié)議，從串行采樣流到分組、信元、幀等，通過(guò)各種媒體和網(wǎng)絡(luò)傳送數(shù)據(jù)。一些目前在用的公共協(xié)議和接入標(biāo)準(zhǔn)包括SONET、ATM、幀中繼和其他多種。封裝使問(wèn)題更為復(fù)雜，我們可以看到例如AALS上的LAN協(xié)議、ATM上的傳統(tǒng)IP、ATM上的幀中繼等等的封裝?！癡OIP”的預(yù)示正在成為實(shí)際現(xiàn)實(shí)，至少是在一些得到管理的網(wǎng)絡(luò)上。
以特定的數(shù)據(jù)格式承載并用規(guī)定的協(xié)議通過(guò)選定類(lèi)型的鏈路或連接發(fā)送和接收數(shù)字“內(nèi)容”(從根本上說(shuō)是一些比特)對(duì)于執(zhí)行相應(yīng)堆棧的另一個(gè)節(jié)點(diǎn)是比較直接的，至少在延遲可以控制的網(wǎng)絡(luò)或連接上是這樣。沿路線變換為不同的格式、協(xié)議或物理鏈路稍為復(fù)雜，但是已知有橋接和網(wǎng)關(guān)實(shí)現(xiàn)這樣的任務(wù)。這些變換通常需要特定的同步、分段、緩存、分組化、封裝等等(通常在目的地要脫去所有這些-去掉報(bào)頭等)。因此“橋接”既增加設(shè)備成本，又影響處理開(kāi)銷(xiāo)和延遲方面的成本。對(duì)于有些應(yīng)用，特別是語(yǔ)音應(yīng)用，必須謹(jǐn)慎地控制延遲。
按照ITU語(yǔ)音延遲指導(dǎo)原則，認(rèn)為如果執(zhí)行回聲消除，150毫秒(ms)以下的延遲對(duì)于大多數(shù)應(yīng)用是可以接受的。沒(méi)有回聲消除時(shí)對(duì)于可以接受的業(yè)務(wù)質(zhì)量(QOS)，最大容許延遲是總(單程)延遲為35毫秒?？傃舆t的一個(gè)明顯的部分是分組化。分組化延遲是由于要將安置在凈荷內(nèi)的數(shù)字語(yǔ)音樣點(diǎn)保留到收集到足以裝滿(mǎn)分組或信元凈荷的樣點(diǎn)而引起的。也就是說(shuō)，它是積累足以建立分組凈荷的數(shù)據(jù)所需的時(shí)間?；芈曄秊楸娝苤梢杂肈SP(數(shù)字信號(hào)處理器)來(lái)實(shí)現(xiàn)，但是這樣的解決方法顯著地增加了系統(tǒng)的成本和復(fù)雜性。需要一種橋接各種格式和協(xié)議而將延遲和成本減到最小的方式。
一個(gè)有關(guān)問(wèn)題是業(yè)務(wù)和功能的增多產(chǎn)生更多的以各種速度(速度不斷加大)傳送語(yǔ)音、數(shù)據(jù)、視頻等的通信要求。每種新的應(yīng)用需要一個(gè)新的硬件/軟件解決方案，這意味著要設(shè)計(jì)或購(gòu)買(mǎi)更多的設(shè)備，更多的備件庫(kù)存，更多的潛在故障點(diǎn)和對(duì)設(shè)備各部分的技術(shù)人員更多的培訓(xùn)，所有這些都要增加獲取和擁有的總費(fèi)用，特別是對(duì)于電信設(shè)備的制造商和用戶(hù)是這樣?？梢杂靡粋€(gè)適應(yīng)多種協(xié)議和應(yīng)用的單個(gè)通用解決方案來(lái)減少費(fèi)用。剩下的要求是將大多數(shù)或所有的通信都統(tǒng)一到單一的網(wǎng)絡(luò)主干線路上的一個(gè)多接入平臺(tái)，只剩一套設(shè)備需維護(hù)和一個(gè)網(wǎng)絡(luò)管理系統(tǒng)進(jìn)行工作。本發(fā)明可以例如用來(lái)將光纖、混合光纖/銅線或微波或者其他一些路徑上的語(yǔ)音、數(shù)據(jù)和視頻通信無(wú)縫地綜合在一起。
密度是另一個(gè)重要因素。較高的密度，即每個(gè)電路板或槽可處理較多的信道或呼叫，意味著在用戶(hù)或CO應(yīng)用中橋接器、網(wǎng)關(guān)和路由器此類(lèi)的網(wǎng)絡(luò)/電信設(shè)備內(nèi)有較少的電路板，因此有較少的底板槽和功率較小的電源。所有這些因素都影響成本、性能和可靠性。因此，所需要的是單個(gè)電路板或SOC產(chǎn)品，不僅可以實(shí)現(xiàn)充足的信道，例如4k個(gè)同時(shí)語(yǔ)音信道，而且在軟件控制下完全可配置地支持各種協(xié)議和接口。
發(fā)明概要本發(fā)明的一個(gè)方面是提出一種新穎的TDM橋系統(tǒng)，用來(lái)處理諸如采樣的(數(shù)字)語(yǔ)音數(shù)據(jù)之類(lèi)的實(shí)時(shí)TDM數(shù)據(jù)，以可以不需要回聲消除的足夠小的延遲通過(guò)分組交換網(wǎng)發(fā)送。這種TDM橋系統(tǒng)在軟件/主機(jī)的控制下可動(dòng)態(tài)地配置成與諸如以太網(wǎng)、ATM之類(lèi)的的各種媒體和協(xié)議對(duì)接。
這種體系結(jié)構(gòu)可以配置成實(shí)現(xiàn)各種類(lèi)型的橋，包括ATM分段重裝(SAR)操作；TDM至TDM功能；以太網(wǎng)至以太網(wǎng)；ATM至SONET；IP至ATM；IP至SONET；TDM至Sonet上的分組等。由于具體的協(xié)議、分組化等是軟件可配置的，因此能以單個(gè)呼叫作為單位動(dòng)態(tài)地予以改變。例如，可以將一組TDM信道橋接至以太網(wǎng)，而將其他的流橋接至SONET上的ATM或IP。因此，可以用一個(gè)產(chǎn)品代替現(xiàn)有技術(shù)中需要的不同的硬件產(chǎn)品。在一個(gè)實(shí)施例中，本發(fā)明可以在諸如小型PCI板(cPCI板)之類(lèi)的單個(gè)電路板上實(shí)現(xiàn)，方便地與通信系統(tǒng)的其他部件對(duì)接。
本發(fā)明的另一方面提出了一種數(shù)字接口系統(tǒng)，用來(lái)對(duì)接一個(gè)與一個(gè)并行數(shù)據(jù)總線連接的網(wǎng)絡(luò)處理器，以便產(chǎn)生一個(gè)連續(xù)的串行TDM數(shù)據(jù)流。這種系統(tǒng)包括一個(gè)從一個(gè)所連接的網(wǎng)絡(luò)處理器接收并行數(shù)據(jù)字節(jié)的并行總線接口。我們用“并行數(shù)據(jù)字節(jié)”指在單個(gè)總線讀或?qū)懖僮髦小皩掃?broadside)”傳送的兩個(gè)或更多字節(jié)。它們實(shí)際上是連接的。一個(gè)專(zhuān)門(mén)的“發(fā)送部件”與并行總線接口連接，用來(lái)緩存和安排接收到的并行數(shù)據(jù)字節(jié)，以便形成一個(gè)串行TDM數(shù)據(jù)流。對(duì)于本說(shuō)明書(shū)來(lái)說(shuō)，我們?nèi)我鈱⒁粋€(gè)發(fā)送方向定義為通常是分組至TDM的方向，而相反的接收方向表示TDM至分組方向(無(wú)論是什么具體的物理接口或協(xié)議)。配置有一個(gè)TDM輸出端口，用來(lái)發(fā)送串行TDM數(shù)據(jù)流，這個(gè)流包括基本上連續(xù)的一系列與一個(gè)幀脈沖信號(hào)同步的時(shí)域多路復(fù)用時(shí)隙，每個(gè)時(shí)隙分別與一個(gè)傳送數(shù)字語(yǔ)音內(nèi)容的虛擬信道相應(yīng)。
具體地說(shuō)，發(fā)送部件包括一個(gè)發(fā)送存儲(chǔ)器，用來(lái)暫時(shí)存儲(chǔ)從并行總線接收到的數(shù)據(jù)字節(jié)。發(fā)送存儲(chǔ)器最好被組織成確定至少兩個(gè)邏輯發(fā)送存儲(chǔ)條，每個(gè)發(fā)送存儲(chǔ)條的容量可以存儲(chǔ)要串行化成一幀串行TDM數(shù)據(jù)的多個(gè)所述數(shù)據(jù)字節(jié)。例如，每個(gè)條可以是128字節(jié)長(zhǎng)，以便緩存一幀數(shù)據(jù)。此外，每個(gè)發(fā)送存儲(chǔ)條可有選擇地配置為一個(gè)可供卸載所存儲(chǔ)的數(shù)據(jù)字節(jié)使用的“活動(dòng)”存儲(chǔ)條，或者為一個(gè)可供按原樣存儲(chǔ)從并行總線接口接收到的數(shù)據(jù)字節(jié)使用的“非活動(dòng)”存儲(chǔ)條。隨著數(shù)據(jù)流通過(guò)設(shè)備，這些標(biāo)志以一個(gè)“輪流”型協(xié)議的形式不斷改變。因此，發(fā)送部件包括控制發(fā)送存儲(chǔ)器的裝置，以便在將先前存儲(chǔ)的數(shù)據(jù)字節(jié)從一個(gè)活動(dòng)存儲(chǔ)條同時(shí)傳送給一個(gè)并行-串行變換器的同時(shí)，將所接收的數(shù)據(jù)字節(jié)存入非活動(dòng)存儲(chǔ)條。并行-串行變換器將每個(gè)緩存的數(shù)據(jù)字節(jié)再變換成一個(gè)相應(yīng)的時(shí)隙，以形成TDM輸出數(shù)據(jù)流。
上述的并行總線接口與發(fā)送存儲(chǔ)器連接，用來(lái)在單個(gè)寬邊寫(xiě)操作中將多個(gè)字節(jié)數(shù)據(jù)例如4個(gè)或8個(gè)字節(jié)(64個(gè)比特)存入多個(gè)當(dāng)前非活動(dòng)存儲(chǔ)條。每個(gè)數(shù)據(jù)字節(jié)按自然順序存儲(chǔ)在這些非活動(dòng)存儲(chǔ)條中一個(gè)相應(yīng)非活動(dòng)存儲(chǔ)條內(nèi)，以便隨后相繼讀取一個(gè)所選的單獨(dú)存儲(chǔ)條將產(chǎn)生一系列要串行化成一幀TDM數(shù)據(jù)的字節(jié)。
對(duì)于接收方向，有一個(gè)“接收部件”實(shí)現(xiàn)類(lèi)似的基本原理，即將一個(gè)連續(xù)的串行TDM數(shù)據(jù)流接至一個(gè)網(wǎng)絡(luò)處理器用于隨后分組化。接收部件負(fù)責(zé)緩存和裝配接收到的TDM數(shù)據(jù)，以便形成并行數(shù)據(jù)字節(jié)和將這些字節(jié)提供給網(wǎng)絡(luò)處理器而沒(méi)有顯著的延遲。接收部件包括一個(gè)由一系列存儲(chǔ)條組成的接收存儲(chǔ)器，包括至少一個(gè)在將先前緩存的數(shù)據(jù)在寬字(并行)讀操作中傳送給網(wǎng)絡(luò)處理器的同時(shí)存儲(chǔ)進(jìn)入的數(shù)據(jù)的“備用”條。發(fā)送和接收部件是一個(gè)集成的緩沖接口部件(“BIC”)的一部分，在一個(gè)給出的實(shí)施例中以一個(gè)FPGA或ASIC實(shí)現(xiàn)?！癇IC”還包括指示緩沖存儲(chǔ)器操作和總線聯(lián)絡(luò)的邏輯。
網(wǎng)絡(luò)處理器提供一個(gè)到主處理器的接口，用RAM進(jìn)行分組處理，維護(hù)活動(dòng)呼叫表，并配置BIC和時(shí)隙交換芯片。所說(shuō)明的體系結(jié)構(gòu)適應(yīng)多種協(xié)議和應(yīng)用。它提供了一個(gè)“多接入平臺(tái)”，使許多通信要求統(tǒng)一到單個(gè)網(wǎng)絡(luò)主干上，只需維護(hù)一套設(shè)備和操作一個(gè)網(wǎng)絡(luò)管理系統(tǒng)。本發(fā)明可以例如用來(lái)將光纖、混合光纖/銅線或微波或者其他一些路徑上的語(yǔ)音、數(shù)據(jù)和視頻通信無(wú)縫地綜合在一起。
從以下結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例所作的詳細(xì)說(shuō)明中可以看到本發(fā)明的其他一些方面和優(yōu)點(diǎn)。
附圖簡(jiǎn)要說(shuō)明

圖1為例示在一個(gè)信道化的T-1電路(現(xiàn)有技術(shù))中一個(gè)通用時(shí)域多路復(fù)用(TDM)數(shù)字語(yǔ)音數(shù)據(jù)流的示意圖。
圖2為例示按照H.110總線標(biāo)準(zhǔn)傳送TDM或其他采樣數(shù)據(jù)的時(shí)序圖。
圖3為按照本發(fā)明設(shè)計(jì)的一個(gè)TDM橋系統(tǒng)的體系結(jié)構(gòu)方框圖。
圖4示出一個(gè)已知的時(shí)隙交換芯片。
圖5為例示緩沖接口部件的發(fā)送部件的工作情況的例示圖。
圖6A為例示根據(jù)本發(fā)明在一個(gè)網(wǎng)絡(luò)處理器與一個(gè)BIC之間的數(shù)據(jù)流動(dòng)情況的簡(jiǎn)化方框圖。
圖6B示出一個(gè)可以由本發(fā)明實(shí)時(shí)實(shí)現(xiàn)的封裝TDM數(shù)據(jù)的例子。
圖7A-7B示出圖3的網(wǎng)絡(luò)處理器的工作情況。
圖8為例示在一個(gè)以太網(wǎng)幀內(nèi)對(duì)采用因特網(wǎng)協(xié)議的語(yǔ)音數(shù)據(jù)分組進(jìn)行分組化的例示圖。
圖9A-9B示出本發(fā)明的體系結(jié)構(gòu)分別在實(shí)現(xiàn)集線器和TDM橋中的應(yīng)用。
圖10A-10B示出本發(fā)明的體系結(jié)構(gòu)分別在實(shí)現(xiàn)ATM SAR功能和TDM多路復(fù)用器中的應(yīng)用。
圖11為緩沖接口部件的例示性的存儲(chǔ)器配置圖。
圖12為BIC的接收緩存器的工作情況的例示圖。
圖13為可配置成執(zhí)行ATM、SONET、IP或一些協(xié)議的組合的本發(fā)明的另一個(gè)實(shí)施例的方框圖。
圖14示出本發(fā)明的另一種配置和應(yīng)用。
圖15為一個(gè)對(duì)接送至和來(lái)自一個(gè)網(wǎng)絡(luò)處理器總線的時(shí)隙數(shù)據(jù)流的數(shù)字接口系統(tǒng)的系統(tǒng)方框圖。
圖16為本發(fā)明的一個(gè)緩沖接口芯片(“BIC”)的簡(jiǎn)化方框圖。
圖17更為詳細(xì)地示出數(shù)據(jù)流入圖15的接口系統(tǒng)內(nèi)的接收部件存儲(chǔ)器(RAM)的情況。
圖18示出圖15的接口系統(tǒng)的接收緩沖存儲(chǔ)器的存儲(chǔ)器結(jié)構(gòu)的例子。
圖19更為詳細(xì)地示出數(shù)據(jù)流出圖15的接口系統(tǒng)內(nèi)的發(fā)送部件存儲(chǔ)器(RAM)的情況。
圖20示出圖15的接口系統(tǒng)的發(fā)送緩沖存儲(chǔ)器的存儲(chǔ)器結(jié)構(gòu)的例子。
優(yōu)選實(shí)施例詳細(xì)說(shuō)明背景-TDM數(shù)據(jù)流圖1為一個(gè)已知的將數(shù)據(jù)從一個(gè)數(shù)字電路的第一主機(jī)(100)發(fā)送到接收終揣(106)的時(shí)分多路復(fù)用(TDM)電路的示意圖。在一種典型配置中，這個(gè)TDM電路實(shí)現(xiàn)24個(gè)邏輯信道。具體地說(shuō)，一個(gè)連續(xù)的數(shù)字?jǐn)?shù)據(jù)“流”(104)被時(shí)間多路復(fù)用成將每個(gè)“幀”的一個(gè)預(yù)定部分分配給24個(gè)相繼的“時(shí)隙”中的每個(gè)時(shí)隙。在圖1中，示出一個(gè)幀(120)有24個(gè)時(shí)隙的情況。每個(gè)幀以一個(gè)定幀比特(122)開(kāi)始，用來(lái)提供同步。每個(gè)時(shí)隙包括一個(gè)字節(jié)或8比特的數(shù)據(jù)。在圖中，時(shí)隙14示為包括一個(gè)字節(jié)(124)。TDM流(104)提供在發(fā)送方向(圖中示為左到右方向)上的數(shù)據(jù)。一個(gè)類(lèi)似的TDM流承載在箭頭(126)所示的相反或者說(shuō)接收方向上的數(shù)據(jù)。在接收節(jié)點(diǎn)(106)處，用電路分開(kāi)或者說(shuō)恢復(fù)各個(gè)信道(1-24)，將它們傳送給示為PC(108)和(110)的各個(gè)目的節(jié)點(diǎn)。
“T載波(T-carrier)”是一種眾所周知的專(zhuān)用數(shù)字、通常是租用線路的業(yè)務(wù)，采用時(shí)分多路復(fù)用，以便從以全雙工傳輸模式工作的單個(gè)四線制電路中得出多個(gè)信道。這種業(yè)務(wù)具有數(shù)字差錯(cuò)少、帶寬大和帶寬利用得到改善的優(yōu)點(diǎn)。T載波是單獨(dú)于媒體的，也就是說(shuō)，它可以通過(guò)諸如雙絞線、同軸電纜、微波、紅外或光纜之類(lèi)的各種傳輸媒體提供，至少是以DS-0和T-1的較低的傳輸率提供。上面所說(shuō)明的圖1示出信道化T-1電路的實(shí)現(xiàn)。
圖2為例示H.110總線的工作情況的時(shí)序圖，這種總線也稱(chēng)為CT(計(jì)算機(jī)電話)總線。H.110將H.100標(biāo)準(zhǔn)規(guī)定為在小型PCI(cPC1)總線上實(shí)現(xiàn)的。H.100與H.110之間的主要差別是H.110支持小型PCI熱交換(hot swap)。在CT總線上有四類(lèi)信號(hào)核心信號(hào)，兼容性信號(hào)，可選信號(hào)，以及保留信號(hào)。核心信號(hào)包括/CT_FRAME_A幀同步。這是一個(gè)負(fù)實(shí)脈沖，標(biāo)稱(chēng)122納秒寬，跨在第一個(gè)時(shí)隙的第一個(gè)比特的開(kāi)始處。CT_FRAME_A提供了TDM幀同步信號(hào)，它的周期為125毫秒。
參見(jiàn)圖2，第一波形(200)示出/CT_FRAME信號(hào)。圖2中的第二個(gè)信號(hào)示出CT_C8比特時(shí)鐘。這個(gè)時(shí)鐘的頻率標(biāo)稱(chēng)為8.192MHz。這個(gè)信號(hào)的占空比標(biāo)稱(chēng)為50％。接著，圖2示出串行數(shù)據(jù)線CT_Dx(204)。串行數(shù)據(jù)線可以由系統(tǒng)內(nèi)的任何電路板驅(qū)動(dòng)。然而，在每個(gè)流的任何給定時(shí)隙只有一個(gè)電路板可以驅(qū)動(dòng)一個(gè)總線。在這里所謂“流(stream)”是指出現(xiàn)在H.110總線的一條選定的串行數(shù)據(jù)線上的連續(xù)數(shù)據(jù)流。每個(gè)信號(hào)(實(shí)現(xiàn)一個(gè)流)含有每幀(幀頻為8.192MHz)128個(gè)時(shí)隙。這32個(gè)流一起稱(chēng)為CT_D總線。
最后，在圖2中，定時(shí)信號(hào)(210)示出時(shí)隙0-127。如圖所示，每個(gè)時(shí)隙包括一個(gè)8比特?cái)?shù)據(jù)的字節(jié)(204)。因此，每個(gè)125毫秒長(zhǎng)的幀包括1024個(gè)比特。幀同步后的第一個(gè)組或者說(shuō)時(shí)隙標(biāo)為CT_Dx；TS0(數(shù)據(jù)流x；時(shí)隙0)；第二個(gè)8比特的組為CT_Dx；TS1(數(shù)據(jù)流x；時(shí)隙1)諸如此類(lèi)。在語(yǔ)音應(yīng)用中，一個(gè)信道或者說(shuō)電話在一個(gè)選定的流的一個(gè)所指配的時(shí)隙內(nèi)輸送。因此，H.110總線可以承載最多32乘128個(gè)時(shí)隙，或者說(shuō)4096路同時(shí)發(fā)生的通話。然而，由于語(yǔ)音電話需要全雙工通信，每路通話占用兩個(gè)時(shí)隙，因此總線可以承載2048路通話。表1匯總了標(biāo)準(zhǔn)的數(shù)字線速度(T載波和光)
表1.標(biāo)準(zhǔn)的數(shù)字線速度-T載波和光

TDM橋硬件概況圖3為按照本發(fā)明設(shè)計(jì)的一個(gè)“TDM橋”系統(tǒng)的體系結(jié)構(gòu)方框圖。在這里應(yīng)當(dāng)指出，除了通常稱(chēng)為T(mén)DM橋的之外，本發(fā)明還可以用于許多應(yīng)用。確實(shí)，本體系結(jié)構(gòu)是有益的，因?yàn)楦魇礁鳂拥牟煌臉蚩梢栽谲浖刂葡聦?shí)現(xiàn)。本體系結(jié)構(gòu)的與橋(或者說(shuō)網(wǎng)關(guān))有關(guān)的應(yīng)用例如包括●ATM分段重裝功能●TDM至TDM功能●以太網(wǎng)至以太網(wǎng)功能●ATM<->SONET●IP<->ATM●IP<->SONET●TDM<->Sonet上的分組●MPEG<->IP或以太網(wǎng)或Sonet●路由選擇，多路復(fù)用下面，將結(jié)合圖3所示的作為一個(gè)TDM橋的系統(tǒng)說(shuō)明這種應(yīng)用，例示本發(fā)明的體系結(jié)構(gòu)、特點(diǎn)和工作情況?？梢詫⒃诮邮辗较颍磸腡DM數(shù)據(jù)流到因特網(wǎng)協(xié)議(IP)分組的基本數(shù)據(jù)的流動(dòng)情況結(jié)合圖3概括如下。諸如CPCI-P4連接器之類(lèi)的連接器(302)將電路板(300)連接到H.110總線(未示出)上。在工作中，H.110總線承載32個(gè)并行數(shù)據(jù)流，如上所述，每個(gè)數(shù)據(jù)流有128個(gè)TDM信道。H.110總線通過(guò)并行總線(304)連接到一個(gè)時(shí)隙交換器(TSI)或者說(shuō)“交換芯片”(306)上。市場(chǎng)上可買(mǎi)到適當(dāng)?shù)腡SI，例如Lucent技術(shù)公司的Ambassador T8105時(shí)隙交換器。雖然現(xiàn)在這種芯片可能沒(méi)有足夠的帶寬來(lái)處理所有的32個(gè)流，但是新的版本和其他類(lèi)似的器件無(wú)疑不久就可以這樣做。Lucent芯片提供H.110總線所需的總線接口信號(hào)。本機(jī)接口根據(jù)圖3中在(308)所示的Lucent集中高速通道接口(CHI)包括16個(gè)串行輸入端和16個(gè)串行輸出端。
如所指出的那樣，H.110總線承載32個(gè)流乘128個(gè)TDM信道，總共4096個(gè)語(yǔ)音信道。H.110總線上的所有32個(gè)流與一個(gè)公共的幀脈沖信號(hào)同步，這個(gè)公共的幀脈沖信號(hào)即為上面結(jié)合圖2所說(shuō)明的/CT_FRAME_A幀同步(下面簡(jiǎn)稱(chēng)為“幀脈沖”)。幀脈沖每125毫秒出現(xiàn)一個(gè)。TSI芯片與幀脈沖同步，可以選擇和基本上實(shí)時(shí)地將任何指定的流和流內(nèi)一個(gè)或多個(gè)語(yǔ)音信道(時(shí)隙)轉(zhuǎn)給它的輸出端。因此，TSI可以選擇任何或所有這4K個(gè)語(yǔ)音信道。TSI通過(guò)一個(gè)微處理器接口(307)配置和動(dòng)態(tài)地選擇時(shí)隙，這在以后還要說(shuō)明。
TSI芯片(306)通過(guò)CH1總線(308)將每個(gè)選定的時(shí)隙輸出給緩沖接口部件(“BIC”)(320)。CHI是一個(gè)串行數(shù)據(jù)接口，基本上包括數(shù)據(jù)傳送時(shí)鐘、幀同步脈沖、數(shù)據(jù)發(fā)送和數(shù)據(jù)接收連接。在每個(gè)方向上規(guī)定了16個(gè)本地?cái)?shù)據(jù)流連接。概括地說(shuō)，在接收方向上，BIC緩存在CHI總線(308)上接收到的數(shù)據(jù)，將數(shù)據(jù)裝配后輸出給網(wǎng)絡(luò)處理器總線(326)?？梢匀我鈱⑦@規(guī)定為接收方向。相反，BIC在發(fā)送方向上提供緩存和串行化處理，如稍后要進(jìn)一步說(shuō)明的那樣。在所示實(shí)施例中，BIC(320)通過(guò)一個(gè)與數(shù)據(jù)通路分開(kāi)的單獨(dú)總線(“慢端口”或“SP總線”324)配置?？梢砸暻闆r采用不同的控制和數(shù)據(jù)總線配置，以與所選的網(wǎng)絡(luò)處理器對(duì)接而實(shí)現(xiàn)同樣的功能。對(duì)于開(kāi)發(fā)工作來(lái)說(shuō)，BIC可以方便地用一個(gè)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)集成電路實(shí)現(xiàn)。對(duì)于生產(chǎn)來(lái)說(shuō)，它可以用一個(gè)ASIC實(shí)現(xiàn)。隨著技術(shù)的發(fā)展，可以期望在這里所說(shuō)明的TDM橋電路板上的許多部件進(jìn)一步集成入少數(shù)甚至是單個(gè)集成電路或SOC內(nèi)。
BIC(320)提供的數(shù)據(jù)通過(guò)高速網(wǎng)絡(luò)處理器總線(“IX總線”)(326)輸入網(wǎng)絡(luò)處理器(340)。一個(gè)適當(dāng)?shù)木W(wǎng)絡(luò)處理器的例子是市場(chǎng)上可買(mǎi)到的美國(guó)英特爾公司(Intel Corporation，Santa Clara，California)的IXP1200網(wǎng)絡(luò)處理器。另一個(gè)例子是IBM電力網(wǎng)處理器4GS3。本說(shuō)明假設(shè)采用美國(guó)英特爾公司部件只是作為例示而不是限制。網(wǎng)絡(luò)處理器(340)通過(guò)存儲(chǔ)器總線(342)與同步SRAM數(shù)據(jù)存儲(chǔ)器(344)和SRAM緩存器(346)連接。網(wǎng)絡(luò)處理器裝配來(lái)自每個(gè)活動(dòng)語(yǔ)音信道(由TSI選定)的數(shù)據(jù)的一個(gè)或多個(gè)字節(jié)，按照一個(gè)選定的諸如因特網(wǎng)協(xié)議之類(lèi)的協(xié)議封裝。這些分組在同步SDRAM存儲(chǔ)器345內(nèi)裝配。所得到的數(shù)據(jù)分組通過(guò)IX總線(326)輸出給八進(jìn)制MAC(媒體接入控制器)(350)，例如如下面要進(jìn)一步說(shuō)明的那樣。
MAC引用眾所周知的定義與拓?fù)浣Y(jié)構(gòu)無(wú)關(guān)的接入控制協(xié)議的數(shù)據(jù)鏈路層的IEEE規(guī)范。MAC是IEEE規(guī)范內(nèi)的一個(gè)媒體特定接入控制協(xié)議。例如，它包括對(duì)于令牌環(huán)、令牌總線和CSMA/CD的各個(gè)變形。在這個(gè)例子中，MAC用來(lái)控制對(duì)一個(gè)諸如以太網(wǎng)連接之類(lèi)的共享媒體的接入。八進(jìn)制MAC部件是市場(chǎng)上可買(mǎi)到的成品；一個(gè)例子是美國(guó)英特爾公司的IXF440雙速多端口以太網(wǎng)MAC。MAC350的輸出通過(guò)鏈路(352)耦合給HEX PHY(354)，顧名思義，它實(shí)現(xiàn)16個(gè)信道(在每個(gè)方向上8個(gè)比特)，為一個(gè)諸如以太網(wǎng)之類(lèi)的網(wǎng)絡(luò)的物理連接提供收發(fā)器。HEX PHY收發(fā)器是已知的，可在市場(chǎng)上從各個(gè)來(lái)源得到。一個(gè)例子是美國(guó)英特爾公司的LXT974四端口PHY快速以太網(wǎng)收發(fā)器，支持IEEE 802.3的10和100 MBPS的物理層應(yīng)用。因此，MAC350和HEXPHY354將數(shù)據(jù)分組發(fā)送給諸如RJ-45之類(lèi)的以太網(wǎng)連接器(360)。RJ-45連接器在本優(yōu)選cPCI實(shí)施例中可以是后變換模塊(“RTM”)的一部分。以上簡(jiǎn)要地說(shuō)明了本體系結(jié)構(gòu)和數(shù)據(jù)從H.110連接器(302)流到以太網(wǎng)連接器(360)實(shí)現(xiàn)一個(gè)TDM橋的概況。這個(gè)基本數(shù)據(jù)通路在圖3中以粗實(shí)線示出。
時(shí)隙管理圖4更為詳細(xì)地示出時(shí)隙交換部件(306)的情況。參見(jiàn)圖4，TSI(306)接到承載32個(gè)數(shù)據(jù)流的H.110總線(304)上。在發(fā)送方向上，TSI(306)將選定的時(shí)隙數(shù)據(jù)發(fā)給本地或CHI總線(308A)。CHI(集中高速通道接口)由AT&T為終端和數(shù)字交換機(jī)開(kāi)發(fā)，是一個(gè)用于語(yǔ)音傳送的全雙工TDM串行接口規(guī)范。它具有四個(gè)信號(hào)線時(shí)鐘、定幀、接收數(shù)據(jù)和發(fā)送數(shù)據(jù)。
相反，在接收方向上，TSI(306)將接收CHI輸入總線(308B)上的時(shí)隙數(shù)據(jù)。選擇具體的流和信道(時(shí)隙)是可通過(guò)微處理器接口(400)配置的。微處理器接口包括地址、數(shù)據(jù)和控制信號(hào)，一起由標(biāo)記(307)標(biāo)示，接到如圖3中所示的SP總線(324)上。參見(jiàn)圖3，這個(gè)總線接到網(wǎng)絡(luò)處理器(340)上，以便按動(dòng)態(tài)協(xié)調(diào)哪些語(yǔ)音信道是活動(dòng)的。網(wǎng)絡(luò)處理器軟件將活動(dòng)呼叫表保存在它的存儲(chǔ)器內(nèi)，按此配置TSI。例如，網(wǎng)絡(luò)處理器可以在內(nèi)部存儲(chǔ)器內(nèi)為每個(gè)活動(dòng)呼叫保存一個(gè)指出它的發(fā)起方、目的地和協(xié)議的表。網(wǎng)絡(luò)處理器也知道呼叫排序。
再來(lái)看圖4，TSI通過(guò)將數(shù)據(jù)緩存在內(nèi)部SRAM內(nèi)和利用通過(guò)微處理器接口(400)配置的內(nèi)部連接存儲(chǔ)器實(shí)現(xiàn)各個(gè)時(shí)隙的選擇。TSI還包括板上時(shí)鐘電路(未示出)，它包括一個(gè)與上面所述的H.110總線時(shí)鐘同步的數(shù)字鎖相環(huán)。
回想一下，在H.110總線(304)上有32個(gè)數(shù)據(jù)流，16個(gè)進(jìn)16個(gè)出。每個(gè)流是一個(gè)連續(xù)的比特序列，分成一些幀，每幀以一個(gè)幀脈沖開(kāi)始，長(zhǎng)度為125毫秒。各個(gè)幀進(jìn)一步分成128個(gè)信道或時(shí)隙，各個(gè)時(shí)隙包括一個(gè)8比特字節(jié)的數(shù)據(jù)?？偩€上的所有的32個(gè)流與單個(gè)幀脈沖同步。因此，如果我們看到一個(gè)幀脈沖后的第一個(gè)時(shí)隙，稱(chēng)它為信道1，所有的16流的信道1的時(shí)隙并行(同時(shí))到達(dá)。然后是時(shí)隙2，另一個(gè)字節(jié)，所有的16個(gè)流的時(shí)隙2到達(dá)，諸如此類(lèi)。在125毫秒的未端，在下一個(gè)幀脈沖到達(dá)時(shí)，16個(gè)流的所有的128個(gè)時(shí)隙到達(dá)，總共為2K個(gè)字節(jié)，2K個(gè)語(yǔ)音信道中每個(gè)信道一個(gè)字節(jié)。(對(duì)于全雙工通信，16個(gè)外發(fā)信道的情況也是這樣。)TSI芯片有選擇地將活動(dòng)時(shí)隙的字節(jié)傳送到本地總線上，而忽略不活動(dòng)的時(shí)隙。從TSI輸出到總線(308)上的數(shù)據(jù)流輸入下面要說(shuō)明的BIC芯片(320)。
緩沖接口芯片(BIC)圖15為將H.110總線(或者任何其他媒體)上的TDM數(shù)據(jù)接到網(wǎng)絡(luò)處理器的系統(tǒng)的簡(jiǎn)化方框圖。從左至右，接口系統(tǒng)的主要器件是H.110總線(304)、TDM交換機(jī)(TSI)(306)、BIC接口(320)、IX總線(326)和最后的網(wǎng)絡(luò)處理器(340)。這種接口是必需的，因?yàn)橐粋€(gè)典型的網(wǎng)絡(luò)處理器總線以多個(gè)接入(例如8個(gè)接入)的突發(fā)脈沖串傳送數(shù)據(jù)，每個(gè)接入并行傳送多個(gè)(例如64個(gè))比特的數(shù)據(jù)。網(wǎng)絡(luò)處理器總線通常是效率最高的，可以同時(shí)傳送大量數(shù)據(jù)。在突發(fā)脈沖串模式，可以達(dá)到平均讀周期時(shí)間為15納秒左右。由于本地TSI實(shí)時(shí)向BIC發(fā)送串行數(shù)據(jù)和從BIC接收串行數(shù)據(jù)，BIC的功能是緩存兩個(gè)方向上的數(shù)據(jù)，從而使網(wǎng)絡(luò)處理器可以傳送一些具有許多突發(fā)脈沖串的組。每次傳送必需的突發(fā)脈沖串?dāng)?shù)可用軟件配置。BIC必須適應(yīng)TDM側(cè)流動(dòng)的連續(xù)實(shí)時(shí)串行數(shù)據(jù)，同時(shí)與網(wǎng)絡(luò)處理器總線對(duì)接。
圖16A為一個(gè)例示性的BIC設(shè)計(jì)的高層方框圖，示出了數(shù)據(jù)通常流動(dòng)情況而不是實(shí)際信號(hào)連接。在圖16A中，BIC的主要部件有與接收緩沖電路(1610)連接的輸入總線(1602)，接收機(jī)緩沖電路(1610)通過(guò)輸出總線(1612)和驅(qū)動(dòng)器(1614)與網(wǎng)絡(luò)處理器或IX總線(1620)連接?？偩€1620還與發(fā)送緩沖電路(1630)連接，由發(fā)送緩沖電路(1630)將TDM發(fā)送數(shù)據(jù)輸出到總線1632上。CPU接口部件(1632)與IX慢端口(圖3中的324)連接。如所示出的那樣，在CPU接口(1632)與接收緩存器(1610)和發(fā)送緩存器(1630)之間交換狀態(tài)和控制信號(hào)。接收緩存器(1610)包括一個(gè)串行-并行變換器和數(shù)據(jù)存儲(chǔ)器，如下面還要說(shuō)明的那樣。相反，發(fā)送緩沖器(1630)包括數(shù)據(jù)存儲(chǔ)器和并行-串行變換器。最后，這個(gè)方框圖示出了上面提到的環(huán)回通路(1640)。
圖5為例示在接收方向上將數(shù)據(jù)緩存入BIC器件的示意圖。對(duì)于在H.110總線(304)上接收到的數(shù)據(jù)，BIC與TSI(306)提供的Tx幀脈沖同步。參見(jiàn)圖5，數(shù)據(jù)在(308)處接收，存入一個(gè)存儲(chǔ)緩沖器。具體地說(shuō)，有一個(gè)串并行變換器(圖16A中的1611)根據(jù)結(jié)合圖2所說(shuō)明的時(shí)鐘在時(shí)隙邊界處從輸入的串行數(shù)據(jù)流“切下”一個(gè)個(gè)字節(jié)。接收到的第一個(gè)字節(jié)-信道0，字節(jié)1(“ch0 b1”)在一個(gè)新的幀脈沖(FP)處開(kāi)始。因此，ch0 b1后立即就是ch1 b1、ch2 b1、ch3 b1、等等。在圖中的505指出了這個(gè)字節(jié)“b1”的流。最后一個(gè)字節(jié)，chN b1后是一個(gè)幀脈沖，開(kāi)始下一個(gè)幀。(對(duì)于一個(gè)標(biāo)準(zhǔn)的語(yǔ)音TDM流，“N”等于127。)響應(yīng)這下一個(gè)幀脈沖，將第一字節(jié)b1(對(duì)于所有的128個(gè)信道或時(shí)隙)移入RAM或FIFO存儲(chǔ)器(510)。然后，下一個(gè)幀的ch0 b2、ch1 b2、ch2 b2等等流入存儲(chǔ)器，一直繼續(xù)到這個(gè)幀的結(jié)束，總共128個(gè)字節(jié)。此時(shí)，又接收到下一個(gè)幀脈沖，數(shù)據(jù)(對(duì)于所有的128個(gè)信道)的第二字節(jié)移入FIFO。隨著數(shù)據(jù)按時(shí)鐘進(jìn)入BIC芯片，這個(gè)過(guò)程不斷進(jìn)行。在接收到選定數(shù)量的字節(jié)(或者幀)后，就將存儲(chǔ)在FIFO(510)內(nèi)的數(shù)據(jù)發(fā)送到IX總線(圖3中的326)上，如不久要進(jìn)一步說(shuō)明的那樣。在TDM橋應(yīng)用的一個(gè)給出的優(yōu)選實(shí)施例中，數(shù)據(jù)在接收到4個(gè)字節(jié)(128個(gè)時(shí)隙相應(yīng)于總共0.5毫秒的每個(gè)信道上的語(yǔ)音內(nèi)容后發(fā)送給IX總線。這個(gè)參數(shù)是可配置的，可以在主機(jī)的控制下調(diào)整。在緩存每個(gè)信道的8個(gè)字節(jié)(即8個(gè)幀)后傳送數(shù)據(jù)是方便的，因?yàn)樵谶@個(gè)例子中8個(gè)字節(jié)(64個(gè)比特)是網(wǎng)絡(luò)處理器總線的寬度。所以，在這一點(diǎn)上傳送得到了優(yōu)化。BIC接收、存儲(chǔ)和發(fā)送每個(gè)時(shí)隙，無(wú)論在任何特定時(shí)間哪些時(shí)隙是活動(dòng)的。網(wǎng)絡(luò)處理器如上所述知道哪些時(shí)隙是活動(dòng)的。圖5只示出了一個(gè)TDM數(shù)據(jù)流用于說(shuō)明；在實(shí)際應(yīng)用中總是最少有兩個(gè)流，一個(gè)發(fā)送一個(gè)接收。
在一個(gè)給出的優(yōu)選商用實(shí)施例中，TDM橋在所說(shuō)明的定時(shí)限制內(nèi)適應(yīng)一個(gè)全H.110總線，即16個(gè)全雙工的語(yǔ)音數(shù)據(jù)流。圖11示出了一個(gè)例示性的緩存16個(gè)流的存儲(chǔ)器分配圖。這個(gè)存儲(chǔ)器可以是BIC ASIC芯片的片上存儲(chǔ)器。在圖11中，存儲(chǔ)器(1100)是8字節(jié)或64比特寬的，這些字節(jié)在圖的底部編號(hào)為0至7。字節(jié)的邊界示為虛線，例如字節(jié)3的邊界(1114)和(1116)。每128行一條水平線，例如(1110)，相應(yīng)于一個(gè)TDM數(shù)據(jù)流。因此，方框(1120)示出了一個(gè)TDM幀，即128個(gè)時(shí)隙的一個(gè)字節(jié)。存儲(chǔ)器1100長(zhǎng)為1K(1024)個(gè)行，相應(yīng)于8個(gè)流。第二存儲(chǔ)器或頁(yè)1102同樣是寬為8個(gè)字節(jié)、長(zhǎng)為1K個(gè)行或時(shí)隙。因此，可以緩存16個(gè)數(shù)據(jù)流的各8個(gè)字節(jié)或幀。第三和第四存儲(chǔ)頁(yè)(1104)和(1106)也是寬為8個(gè)字節(jié)、長(zhǎng)為1K個(gè)行。這個(gè)附加的存儲(chǔ)器可用來(lái)緩存另一個(gè)端口，諸如結(jié)合圖14所說(shuō)明的SONET端口之類(lèi)，或者可用作“雙緩存器”總線傳送的工作存儲(chǔ)器。
在一個(gè)給出的可取實(shí)施例中，BIC用一個(gè)ASIC實(shí)現(xiàn)；它支持在每個(gè)方向上的16個(gè)TDM流或“高速通道(HWY)”，緩存所有高速通道的8個(gè)幀的每個(gè)時(shí)隙。BIC以64比特IX總線模式工作，能為在一個(gè)總線接入中的單個(gè)時(shí)隙傳送8個(gè)幀(即8個(gè)字節(jié)的數(shù)據(jù))。BIC包括發(fā)送計(jì)數(shù)和接收計(jì)數(shù)寄存器，用來(lái)與網(wǎng)絡(luò)處理器聯(lián)絡(luò)，使網(wǎng)絡(luò)處理器的軟件可以監(jiān)視BIC緩存器指針的位置。這信息可以通過(guò)慢端口總線(324)用微處理器型接口327與BIC交換(參見(jiàn)圖3)。
BIC還包括分組長(zhǎng)度寄存器，使IX總線可以接入和接納長(zhǎng)度可配置的BIC。這個(gè)特點(diǎn)使軟件能忽略所有高于一個(gè)可編程層的所有高速通道和時(shí)隙。TDM數(shù)據(jù)的環(huán)回模式提供了一個(gè)具有最小設(shè)置的實(shí)用TDM接口。(環(huán)回示于圖16)。此外，TDM數(shù)據(jù)高速通道允許寄存器允許用戶(hù)可以三態(tài)單獨(dú)TDM輸入高速通道。最好，BIC芯片還在控制/狀態(tài)寄存器(圖16B中的CSR 1668)內(nèi)包括一個(gè)使軟件可以將BIC復(fù)位到預(yù)定的加電或缺省狀態(tài)的軟件復(fù)位比特。每當(dāng)沒(méi)有及時(shí)從IX總線接收到新的數(shù)據(jù)，輸出的TDM數(shù)據(jù)始終為幀內(nèi)每個(gè)時(shí)隙重復(fù)上一幀的值。避免這種工作模式所需的數(shù)據(jù)量最好是可配置的。BIC的這個(gè)優(yōu)選實(shí)施例具有一個(gè)靈活的可以適應(yīng)最多2048個(gè)全雙工時(shí)隙、緩存最多8個(gè)幀的可升級(jí)結(jié)構(gòu)。這種配置使網(wǎng)絡(luò)處理器可以讀呈一個(gè)自然的8字節(jié)四倍字或“寬字”的TDM數(shù)據(jù)，以按網(wǎng)絡(luò)處理器總線的每個(gè)讀周期傳送相當(dāng)1毫秒的數(shù)據(jù)。當(dāng)然，這些技術(shù)規(guī)格可以隨著可得到處理器的改善而改變，這并不背離本發(fā)明的原理。
如一開(kāi)始所指出的那樣，關(guān)鍵是避免需要昂貴的DSP硬件和軟件的回聲消除。BIC要排多到每個(gè)時(shí)隙8個(gè)幀(或字節(jié))的數(shù)據(jù)的隊(duì)，這是在最初階段的8×125μs或1毫秒的延遲。工業(yè)標(biāo)準(zhǔn)(和實(shí)際的QOS)允許不需要回聲消除的總延遲最大為35毫秒。8個(gè)字節(jié)的數(shù)據(jù)構(gòu)成一個(gè)小的分組，因而分組就多，但是在回聲時(shí)間限制內(nèi)本體系結(jié)構(gòu)適應(yīng)這種業(yè)務(wù)，如下面所要說(shuō)明的那樣。
BIC接收部件緩沖存儲(chǔ)器的工作情況圖17示出數(shù)據(jù)流入BIC接收部件(圖16A的1610)的緩沖存儲(chǔ)器的情況。最好是，在這個(gè)圖中的緩沖存儲(chǔ)器配置成呈現(xiàn)為一個(gè)具有等于相應(yīng)網(wǎng)絡(luò)處理器數(shù)據(jù)總線規(guī)格(例如如圖所示的“IX總線四倍長(zhǎng)字”)的寬度的有效并行端口。存儲(chǔ)器的每個(gè)列，例如列1720和1722，相應(yīng)于一個(gè)幀的數(shù)據(jù)，即寬為一個(gè)字節(jié)、長(zhǎng)為128個(gè)時(shí)隙。在這個(gè)實(shí)施例中，有8列RAM表示8個(gè)幀(64比特)的數(shù)據(jù)。
在工作中，從在右邊的第一列RAM(1724)內(nèi)的第一個(gè)字節(jié)開(kāi)始存儲(chǔ)進(jìn)入緩存器的TDM數(shù)據(jù)；一次一個(gè)字節(jié)地自頂?shù)降桌^續(xù)存儲(chǔ)接收到的數(shù)據(jù)，直到以字節(jié)(1726)結(jié)束第一幀。(回想一下，串行TDM流由圖16A的串并行變換器1611轉(zhuǎn)換成數(shù)據(jù)的一些字節(jié)。)然后，填充下一個(gè)幀的存儲(chǔ)器(1722)，在圖中同樣是自頂?shù)降?；等等，在圖中從右到左。這個(gè)過(guò)程一直重復(fù)到總共8個(gè)幀的最后一個(gè)字節(jié)寫(xiě)入存儲(chǔ)單元1730。
同樣應(yīng)指出的是“接收”和“發(fā)送”方向由單獨(dú)的模塊處理，用于同時(shí)操作，如圖16A所示。此外再回想一下，在本說(shuō)明書(shū)中，所謂“接收”通常是指TDM至IXP數(shù)據(jù)流動(dòng)方向，而“發(fā)送”是指IXP至TDM數(shù)據(jù)流動(dòng)。(然而，在BIC內(nèi)“接收”的數(shù)據(jù)不久就在網(wǎng)絡(luò)處理器發(fā)送緩沖器內(nèi)結(jié)束，提供凈荷隨后在分組內(nèi)發(fā)送給例如一個(gè)以太網(wǎng)端口，如下面所述。)一旦在BIC接收緩沖器內(nèi)收集到8個(gè)幀，BIC接收部件邏輯電路將數(shù)據(jù)可卸載通知網(wǎng)絡(luò)處理器。作為響應(yīng)，網(wǎng)絡(luò)處理器啟動(dòng)一個(gè)讀程序，逐時(shí)隙并行卸載所有8個(gè)幀緩沖器。這個(gè)傳送過(guò)程下面還要結(jié)合網(wǎng)絡(luò)處理器的操作進(jìn)行說(shuō)明。
然而，關(guān)鍵性的是BIC緩沖存儲(chǔ)器不斷接收和緩存進(jìn)入的TDM數(shù)據(jù)，甚至在它正在將數(shù)據(jù)卸載給網(wǎng)絡(luò)處理器時(shí)，因?yàn)門(mén)DM流是實(shí)時(shí)不間斷的。這個(gè)要求可以按如下所述達(dá)到。圖18更為具體地示出了一個(gè)接收緩沖器(1610)內(nèi)的例示性存儲(chǔ)器結(jié)構(gòu)。圖18示出了9條存儲(chǔ)器，標(biāo)為RAM0至RAM8。每個(gè)RAM條(每個(gè)存儲(chǔ)單元)是16比特或2字節(jié)寬。因此，在這個(gè)模塊中9個(gè)RAM塊可以存儲(chǔ)兩個(gè)流或高速通道(HWY)，因此模塊可以緩存最多16個(gè)TDM高速通道各8個(gè)幀。接收到的語(yǔ)音數(shù)據(jù)如上所述一次8個(gè)字節(jié)從這個(gè)模塊讀出，為每個(gè)字節(jié)保留一個(gè)特定的時(shí)隙的一個(gè)不同的幀的表示。因此，每個(gè)64比特的IX總線讀取含有對(duì)于這個(gè)時(shí)隙的一個(gè)毫秒的語(yǔ)音數(shù)據(jù)(每幀125毫秒乘8個(gè)幀)。
在一個(gè)實(shí)施例中，有如圖18所示的9條RAM，即使一次只可以讀8條。剩下的這一條RAM始終可供IX總線接入使用，雖然另一個(gè)RAM塊正在填以TDM數(shù)據(jù)。這種配置使網(wǎng)絡(luò)處理器有一段125毫秒的時(shí)間在出現(xiàn)溢出前清空整個(gè)接收RAM，這有助于消除由于多個(gè)同時(shí)接入而引起數(shù)據(jù)損壞的可能性。
在這種配置中，在讀出數(shù)據(jù)時(shí)，有一個(gè)高速通道切換信號(hào)指出從一個(gè)給定的RAM塊中哪個(gè)數(shù)據(jù)(高低字節(jié)或低位字節(jié))是“活動(dòng)”字節(jié)。概括地說(shuō)，一個(gè)活動(dòng)存儲(chǔ)條可用來(lái)存儲(chǔ)進(jìn)入的數(shù)據(jù)，而“非活動(dòng)”或者說(shuō)備用RAM條可用來(lái)向并行總線接口傳送先前存儲(chǔ)的數(shù)據(jù)字節(jié)。所標(biāo)示的“活動(dòng)”RAM條不斷周轉(zhuǎn)；隨著一個(gè)裝滿(mǎn)，就使下一個(gè)成為活動(dòng)的。在收集到8個(gè)幀后，接收就緒標(biāo)志置位，在接著的網(wǎng)絡(luò)處理器讀訪問(wèn)期間從“非活動(dòng)”條讀出數(shù)據(jù)。備用RAM條然后在下一個(gè)8幀的循環(huán)期間成為活動(dòng)幀0，從而使活動(dòng)標(biāo)志以“循環(huán)”方式輪轉(zhuǎn)。接收模塊內(nèi)的RAM最好具有寄存的輸出，以改善在對(duì)于IX總線數(shù)據(jù)的RAM輸出與BIC輸出寄存器之間的定時(shí)限制。
接收和發(fā)送模塊(在圖16A中分別為1610和1630)在適應(yīng)簡(jiǎn)化軟件操作時(shí)可以同步。具體地說(shuō)，在兩個(gè)模塊同時(shí)啟用時(shí)，接收模塊并不開(kāi)始對(duì)幀計(jì)數(shù)，直到首先完成網(wǎng)絡(luò)處理器發(fā)送傳送。這個(gè)同步步驟具有兩個(gè)優(yōu)點(diǎn)第一，環(huán)回模式將使寫(xiě)入BIC的同樣數(shù)據(jù)在8個(gè)幀后從BIC讀出。第二，發(fā)送就緒信號(hào)將在接收就緒標(biāo)志前一個(gè)幀出現(xiàn)，因此將網(wǎng)絡(luò)處理器的負(fù)擔(dān)分?jǐn)偨o兩個(gè)幀。CSR在可以用軟件實(shí)現(xiàn)時(shí)可用來(lái)控制各種同步模式。
所例示的體系結(jié)構(gòu)可以在大約64微秒內(nèi)處理2,000個(gè)信道，但對(duì)于有些以太網(wǎng)來(lái)說(shuō)數(shù)據(jù)率是個(gè)難題。另一種配置對(duì)網(wǎng)絡(luò)連接要求不多。它包括一個(gè)附加緩存器或存儲(chǔ)池；這個(gè)池可以指定為工作或備用池。例如，每個(gè)信道可以增添一個(gè)可存儲(chǔ)8個(gè)幀的附加存儲(chǔ)器。這使得在卸載先前存儲(chǔ)的數(shù)據(jù)的同時(shí)可以緩存另外的8個(gè)幀。采用雙緩存，可用8個(gè)幀的時(shí)間或者說(shuō)整整一個(gè)毫秒來(lái)卸載非活動(dòng)存儲(chǔ)條，如果必要的話。附加存儲(chǔ)器可以增添在BIC ASIC或SOC內(nèi)。
BIC發(fā)送部件緩沖存儲(chǔ)器的工作情況BIC發(fā)送模塊(1630)處理發(fā)送方向的傳送，包括數(shù)據(jù)緩存和處理器總線信令。數(shù)據(jù)從發(fā)送模塊以串行方式發(fā)送，因此這個(gè)模塊取并行RAM字節(jié)，將它們串行化后輸出到TDM總線(1632)上。再來(lái)看圖16A，發(fā)送模塊1630包括一個(gè)并行-串行變換器1631，連接成將TDM數(shù)據(jù)字節(jié)加到CHI總線1632上。在一個(gè)例示性的配置中，模塊1630含有每個(gè)高速通道5個(gè)128×16個(gè)RAM塊，即4個(gè)RAM塊加一個(gè)備用塊。它可以在單個(gè)電路板緩存最多16個(gè)8幀深的TDM高速通道。發(fā)送語(yǔ)音數(shù)據(jù)從網(wǎng)絡(luò)處理器總線1620一次寫(xiě)入這個(gè)模塊8個(gè)字節(jié)，每個(gè)字節(jié)含有相應(yīng)時(shí)隙的一個(gè)不同的幀(125μs采樣)。當(dāng)然，可以改變這種配置，例如在一個(gè)總線寫(xiě)周期內(nèi)傳送任何從2個(gè)到16個(gè)的字節(jié)，這取決于網(wǎng)絡(luò)處理器、處理器總線規(guī)格、速度等。
下面來(lái)看圖20，圖中將一個(gè)例示性的實(shí)施例中的發(fā)送模塊RAM緩存器例示為一些分別標(biāo)為“RAM0”-“RAM4”的RAM條。5個(gè)128×16的RAM塊組織成如圖所示，每條存儲(chǔ)兩個(gè)幀的數(shù)據(jù)。在發(fā)送模塊就緒準(zhǔn)備接收數(shù)據(jù)時(shí)，它通過(guò)將發(fā)送就緒標(biāo)志置位通知網(wǎng)絡(luò)處理器。接著這個(gè)標(biāo)志，IXP如上面所說(shuō)明的那樣發(fā)送數(shù)據(jù)。發(fā)送控制模塊將這數(shù)據(jù)存入圖20的RAM結(jié)構(gòu)，選擇“非活動(dòng)”RAM條來(lái)存儲(chǔ)。始終保留當(dāng)前“活動(dòng)”條，用于將TDM數(shù)據(jù)卸載到本地TDM總線上。在圖20中，活動(dòng)條示為“備用RAM條”?；顒?dòng)條不斷周轉(zhuǎn)，使8個(gè)幀可以寫(xiě)入發(fā)送RAM，同時(shí)保護(hù)當(dāng)前正在卸載本地TDM數(shù)據(jù)的條。最好，發(fā)送控制模塊可以單獨(dú)地啟用/停用。例如，這可以用CSR來(lái)實(shí)現(xiàn)。在停用時(shí)，這個(gè)模塊可用來(lái)跟蹤從IX總線寫(xiě)入的時(shí)隙，但幀計(jì)數(shù)器不會(huì)加1，因此TDM數(shù)據(jù)不會(huì)從BIC RAM寫(xiě)到TDM總線上。
在圖6A這個(gè)方框圖中概括地示出了在網(wǎng)絡(luò)處理器與BIC之間基本的數(shù)據(jù)流動(dòng)情況。圖6A示出了與BIC 604連接的網(wǎng)絡(luò)處理器602。網(wǎng)絡(luò)處理器配置有一個(gè)MAC接收緩存器，它將數(shù)據(jù)從MAC接收緩存器寫(xiě)入(606)BIC發(fā)送存儲(chǔ)器。相反，BIC配有一個(gè)接收緩存器(610)，它由網(wǎng)絡(luò)處理器(602)的讀操作(612)卸載。網(wǎng)絡(luò)處理器配有(內(nèi)部或外部)一個(gè)MAC發(fā)送緩存器，用于與以太網(wǎng)或其他分組交換信道的連接。
網(wǎng)絡(luò)處理器的操作和編程圖7A和7B示出網(wǎng)絡(luò)處理器在本發(fā)明的環(huán)境中的工作情況。適當(dāng)?shù)木W(wǎng)絡(luò)處理器的一個(gè)例子是美國(guó)英特爾公司的IXB1200。這個(gè)處理器包括6個(gè)集成的可編程、多線程(四個(gè)線程)微引擎和一個(gè)“Strong Arm”RISC處理器內(nèi)核。IXB1200通過(guò)圖3中的64比特?cái)?shù)據(jù)總線(349)與一個(gè)最多256 MB的SDRAM對(duì)接，單獨(dú)的32比特SRAM總線(342)支持最多8 MB的同步SRAM(344)和8MB引導(dǎo)ROM(FLASH 325)。該ROM和SDRAM可用來(lái)將設(shè)備編程成通常進(jìn)行如下操作。
首先來(lái)看圖7B，在(705)，預(yù)先檢查從以太網(wǎng)MAC或其他分組交換接口(730)接收到的分組，檢測(cè)出管理分組(與數(shù)據(jù)分組不同)。管理分組送至ARM(RISC處理器)(708)，因?yàn)樗幚砭W(wǎng)絡(luò)處理器的管理和配置任務(wù)。它的任務(wù)之一是維護(hù)存儲(chǔ)器內(nèi)的活動(dòng)呼叫表(731)。因此，可以從主機(jī)處理器接收到一個(gè)帶有建立(或者撤消)一個(gè)呼叫連接的指令的分組。ARM按此更新它的活動(dòng)信道映射(731)。它還用這信息動(dòng)態(tài)地配置TSI，如前面所述；在圖7A中概括地示為維護(hù)配置數(shù)據(jù)(706)。管理分組還可以使處理器更新系統(tǒng)狀態(tài)或警報(bào)(710)。這些和其他一些與主機(jī)或系統(tǒng)處理器(未示出)的通信可以通過(guò)諸如PCI總線之類(lèi)的公共微處理器總線或者通過(guò)本地網(wǎng)絡(luò)進(jìn)行?？梢詾榕cARM的通信提供串行連接(例如RS-232)，以在沒(méi)有主機(jī)處理器的情況下尋找故障和進(jìn)行開(kāi)發(fā)工作。
下面來(lái)看圖7A，圖中示出接收操作。從圖的右上方開(kāi)始，BIC接口(320)如上面所述提供緩存的數(shù)據(jù)，通知網(wǎng)絡(luò)處理器讀數(shù)據(jù)就緒?；叵胍幌?，處理器必須在用新的數(shù)據(jù)裝滿(mǎn)可用的“活動(dòng)”存儲(chǔ)器所用的時(shí)間內(nèi)卸載整個(gè)接收緩沖器的“非活動(dòng)”存儲(chǔ)器。在實(shí)際應(yīng)用中，為此提供了至少一個(gè)或兩個(gè)幀的“額外存儲(chǔ)器”，在后面的例子中允許用250微秒執(zhí)行2K次讀網(wǎng)絡(luò)處理器總線。在一個(gè)給出的優(yōu)選商用實(shí)施例中，可以用工作存儲(chǔ)器的一個(gè)完整的補(bǔ)充即8幀來(lái)雙緩沖總線傳送。
在網(wǎng)絡(luò)處理器，每個(gè)微引擎具有它自己的從總線接收數(shù)據(jù)的寄存器。這樣，每個(gè)微引擎能以?xún)?nèi)核速度(通常為160-200MHz量級(jí))執(zhí)行四個(gè)并行線程。可以指配一個(gè)線程將數(shù)據(jù)，例如8個(gè)字節(jié)，收入它的寄存器。第二個(gè)線程可以將數(shù)據(jù)移入SDRAM。第三個(gè)線程可以建立一個(gè)分組，增添報(bào)頭信息等。在這樣進(jìn)行時(shí)，第二微引擎可以用第一線程接收數(shù)據(jù)，用第二線程將數(shù)據(jù)移入SDRAM，等等。因此，這些微引擎交錯(cuò)從總線取數(shù)。這種并行性使數(shù)據(jù)可以立即得到處理和建立分組。同樣可以指配其他微引擎同時(shí)接收和分析進(jìn)入的分組、分拆凈荷和將數(shù)據(jù)寫(xiě)入總線。
通過(guò)對(duì)進(jìn)入的字節(jié)進(jìn)行計(jì)數(shù)(或者根據(jù)存儲(chǔ)器地址)，軟件確定對(duì)于所指示的協(xié)議一個(gè)完整的凈荷是否到達(dá)(726)。如果還沒(méi)有接收到一個(gè)完整的凈荷，就將當(dāng)前的字節(jié)存入SDRAM，繼續(xù)循環(huán)(728)。在已經(jīng)存儲(chǔ)了一個(gè)完整的分組凈荷時(shí)(728)，對(duì)它進(jìn)行如下處理。下面來(lái)看圖7A的左下方，這個(gè)過(guò)程包括在與所關(guān)注的當(dāng)前信道相應(yīng)的指針地址從SDRAM存儲(chǔ)器讀出數(shù)據(jù)(730)；確定編址類(lèi)型(732)(SAR、ATM、Sonet、SDH、以太網(wǎng)等)；確定MAC地址(734)；為分組增添一個(gè)MAC報(bào)頭(736)；確定報(bào)頭或幀類(lèi)型(738)(Sonet、ATM等)；按照標(biāo)明的類(lèi)型將報(bào)頭或幀裝入分組(740)；以及將分組發(fā)送給以太網(wǎng)MAC(742)或者其他所注明的I/O端口。注意，可以指配一個(gè)微引擎線程進(jìn)行分組封裝，而另一個(gè)線程可以處理與一個(gè)MAC或其他輸出信道的對(duì)接。這樣，數(shù)據(jù)可以在軟件控制下以很高的速度按照很多種協(xié)議中的任何協(xié)議封裝。此外，可以將數(shù)據(jù)或分組發(fā)給如在別處提到的各種I/O端口。
圖6B示出了一個(gè)送出的分組的例子，它是通過(guò)以太網(wǎng)封裝的IP語(yǔ)音。圖8更為詳細(xì)地示出這些字段和將RTP(實(shí)時(shí)傳送協(xié)議)數(shù)據(jù)報(bào)作為在一個(gè)IP(因特網(wǎng)協(xié)議)上的UDP(用戶(hù)數(shù)據(jù)報(bào)協(xié)議)內(nèi)的凈荷通過(guò)以太網(wǎng)物理幀承載的典型封裝分層結(jié)構(gòu)。在圖中注明了每個(gè)層次的各個(gè)字段，它們通常是眾所周知的，因?yàn)樗鼈兎从车氖荌ETF和其他工業(yè)標(biāo)準(zhǔn)。例外的是IP分組，由于圖中的空間太小，無(wú)法列出各個(gè)字段，因此示于下面的表中表2.IP分組報(bào)頭字段名稱(chēng)字段 注釋 比特


再來(lái)看圖16B，BIC的CPU接口模塊最好配有一些控制和狀態(tài)寄存器，主要用來(lái)方便與網(wǎng)絡(luò)處理器相互作用。這些寄存器最好包括接收計(jì)數(shù)(1660)和發(fā)送計(jì)數(shù)(1662)，以使網(wǎng)絡(luò)處理器軟件可以監(jiān)視BIC緩存器指針的位置。溢出狀態(tài)比特(1664)和幀計(jì)數(shù)(1666)提供如它們的名稱(chēng)所意味的狀態(tài)。分組長(zhǎng)度控制寄存器，即接收分組長(zhǎng)度寄存器(1650)和發(fā)送分組長(zhǎng)度寄存器(1652)允許網(wǎng)絡(luò)處理器總線接入長(zhǎng)度可配置的BIC和BIC接入網(wǎng)絡(luò)處理器總線。這個(gè)特點(diǎn)使軟件能忽略所有高于一個(gè)可編程水平的所有高速通道和時(shí)隙。高速通道啟用屏蔽使各用戶(hù)可以三態(tài)單獨(dú)TDM輸入高速通道?？刂萍拇嫫?1658)包括發(fā)送和接收啟用，以分別啟用相應(yīng)的BIC部件?？刂?狀態(tài)寄存器CSR(1668)包括一個(gè)允許軟件將系統(tǒng)復(fù)位到一個(gè)規(guī)定的加電復(fù)位狀態(tài)的軟件復(fù)位比特。當(dāng)然，類(lèi)似的功能可以用對(duì)控制和狀態(tài)寄存器的各種重新配置來(lái)實(shí)現(xiàn)。非數(shù)據(jù)通信通過(guò)“慢端口”總線或類(lèi)似的控制信道進(jìn)行，這取決于具體的處理器。
如讀者現(xiàn)在可以看到的那樣，所介紹的這種體系結(jié)構(gòu)是高度可升級(jí)和靈活的。圖9A示出一種將84個(gè)T-I線(大約2,000個(gè)信道)中一些集中入單個(gè)SONET/0C3管道的集線器應(yīng)用。這種實(shí)現(xiàn)只需要在基本體系結(jié)構(gòu)上再增加一個(gè)SONET/0C3 I/O端口，或者用SONET/0C3 I/O端口代替以太網(wǎng)端口。對(duì)網(wǎng)絡(luò)處理器改變軟件可以執(zhí)行適當(dāng)?shù)腟ONET協(xié)議。例如，圖13示出了這種體系結(jié)構(gòu)采用一個(gè)光接口的變形。這個(gè)和其他的物理接口可以方便地由本發(fā)明的單板實(shí)施例內(nèi)的PMC(“子卡”)提供。圖9B示出了一個(gè)與上面詳細(xì)說(shuō)明的實(shí)施例相應(yīng)的TDM橋，用來(lái)處理從H.110總線到4個(gè)以太網(wǎng)端口(以及相反方向)的TDM流。然而，這種應(yīng)用可以配置成跳過(guò)IP封裝而直接將TDM傳送給以太網(wǎng)。圖10A示出一種SAR應(yīng)用，可以例如用于ATM與OC/3對(duì)接的環(huán)境。這種應(yīng)用，包括AAL2的實(shí)現(xiàn)，也可以用與上面所說(shuō)明的相同的基本體系結(jié)構(gòu)以軟件實(shí)現(xiàn)。圖10B示出了一種多路復(fù)用應(yīng)用，其中672個(gè)DS0信道有些可以在主機(jī)/軟件的控制下切換為一個(gè)T-3連接。使用例如84個(gè)T-1連接的電纜管理問(wèn)題可以通過(guò)將這些連接多路復(fù)用成最多三個(gè)T-3連接得到緩解，需要的只是三個(gè)BNC電纜連接器。
圖14示出本發(fā)明的另一種配置和應(yīng)用。在圖14中，如上面所說(shuō)明的TDM橋系統(tǒng)概括地示為“橋路由器”(1400)?？梢?jiàn)，在這種配置有8個(gè)以太網(wǎng)連接(1402)的情況下，可以提供總共最多800兆比特的帶寬。橋(1400)連接到一個(gè)H.110總線上，如上所述，用來(lái)發(fā)送和接收最多2k個(gè)全雙工語(yǔ)音信道。一個(gè)附加的I/O端口實(shí)現(xiàn)SONET連接(1510)。SONET接口(市售)具有可以處理大約4k個(gè)時(shí)隙或者說(shuō)2k個(gè)全雙工連接的容量，類(lèi)似于H.110總線的帶寬，大致等于84個(gè)T-1連接。在這個(gè)例子中的網(wǎng)絡(luò)處理器被編程以使TSI和BIC包含附加的SONET端口。在這點(diǎn)上，設(shè)備可以用作一個(gè)橋、集線器或路由器。例如，可以將TDM數(shù)據(jù)轉(zhuǎn)給SONET連接，如虛線(1412)所示。在SONET緩存器裝滿(mǎn)時(shí)，附加的呼叫可以從H.110總線傳送給一個(gè)或多個(gè)以太網(wǎng)連接，如虛線(他1414)所示，一些選定的流或呼叫在需要時(shí)可以傳送給這三個(gè)接口中的任何接口或從這三個(gè)接口中的任何接口傳送，例如虛線(1420)所示。這些操作有點(diǎn)類(lèi)似于一個(gè)增添/分出多路復(fù)用器的操作。這些特點(diǎn)可以用上面所述的方法和設(shè)備，與適應(yīng)緩存SONET接口的附加存儲(chǔ)器一起以軟件實(shí)現(xiàn)。作為一個(gè)實(shí)際問(wèn)題，SONET接口可以方便地通過(guò)PMC站點(diǎn)添加給一個(gè)小型PCI板裝置。
對(duì)于熟悉這個(gè)技術(shù)領(lǐng)域的人員來(lái)說(shuō)，在不背離本發(fā)明的基本原理的情況下可以對(duì)以上說(shuō)明的本發(fā)明的實(shí)施例的細(xì)節(jié)作出許多改變是顯而易見(jiàn)的。因此，本發(fā)明的范圍應(yīng)僅由所附權(quán)利要求書(shū)確定。
權(quán)利要求
1.一種緩沖接口系統(tǒng)，用于將一個(gè)連續(xù)的串行TDM數(shù)據(jù)流接至與一個(gè)并行數(shù)據(jù)總線連接的一個(gè)網(wǎng)絡(luò)處理器，所述接口系統(tǒng)包括一個(gè)輸入端口，用來(lái)接收至少一個(gè)串行TDM數(shù)據(jù)流，每個(gè)數(shù)據(jù)流包括與一個(gè)公共的幀脈沖信號(hào)同步的連續(xù)的一系列時(shí)域多路復(fù)用時(shí)隙，每個(gè)時(shí)隙分別與一個(gè)用于傳送數(shù)字語(yǔ)音內(nèi)容的虛擬信道相應(yīng)；一個(gè)與所述輸入端口連接的接收部件，用來(lái)緩存和裝配所接收的TDM數(shù)據(jù)，以形成并行數(shù)據(jù)字節(jié)；以及一個(gè)與所述接收部件連接的并行總線接口，用來(lái)將所述并行數(shù)據(jù)字節(jié)通過(guò)所連接的一個(gè)并行數(shù)據(jù)總線從所述接口系統(tǒng)傳送給一個(gè)網(wǎng)絡(luò)處理器。
2.一種按照權(quán)利要求1所述的緩沖接口系統(tǒng)，其中所述接收部件包括一個(gè)串-并行變換器，用來(lái)將每個(gè)時(shí)隙的串行數(shù)據(jù)流變換成一個(gè)相應(yīng)的數(shù)據(jù)字節(jié)，所述接收部件還包括一個(gè)存儲(chǔ)所述數(shù)據(jù)字節(jié)的接收存儲(chǔ)器；所述接收存儲(chǔ)器被組織成確定至少兩個(gè)邏輯接收存儲(chǔ)條，每個(gè)接收存儲(chǔ)條有選擇地可配置為一個(gè)可存儲(chǔ)由所述串-并行變換器提供的一系列所述數(shù)據(jù)字節(jié)的活動(dòng)存儲(chǔ)條，或者為一個(gè)可將先前存儲(chǔ)的數(shù)據(jù)字節(jié)傳送給所述并行總線接口的非活動(dòng)存儲(chǔ)條。
3.一種按照權(quán)利要求2所述的接口系統(tǒng)，其中所述接收部件包括控制接收存儲(chǔ)器的裝置，以便將所述進(jìn)入的數(shù)據(jù)字節(jié)存入所述存儲(chǔ)條中的一個(gè)活動(dòng)存儲(chǔ)條，同時(shí)將先前存儲(chǔ)的數(shù)據(jù)字節(jié)從非活動(dòng)存儲(chǔ)條同時(shí)傳送給并行總線接口，從而以最小的延遲處理輸入端口上的實(shí)時(shí)TDM數(shù)據(jù)流。
4.一種按照權(quán)利要求3所述的接口系統(tǒng)，其中所述接收存儲(chǔ)器包括N+1個(gè)隨機(jī)存取存儲(chǔ)器塊，安排成每次將所述存儲(chǔ)器塊中的一個(gè)選定存儲(chǔ)器塊配置為一個(gè)活動(dòng)存儲(chǔ)器塊，同時(shí)將剩下的N個(gè)存儲(chǔ)器塊配置為用來(lái)將先前存儲(chǔ)的數(shù)據(jù)字節(jié)同時(shí)傳送給并行總線接口的非活動(dòng)存儲(chǔ)器塊，N為一個(gè)正的非零整數(shù)。
5.一種按照權(quán)利要求4所述的接口系統(tǒng)，其中每個(gè)存儲(chǔ)器塊包括至少128個(gè)字節(jié)，用來(lái)存儲(chǔ)與一幀TDM數(shù)據(jù)相應(yīng)的數(shù)據(jù)。
6.一種按照權(quán)利要求4所述的接口系統(tǒng)，其中每個(gè)存儲(chǔ)器塊包括128個(gè)16比特的字，可選為用來(lái)存儲(chǔ)與來(lái)自?xún)蓚€(gè)流中的每個(gè)流的一幀TDM數(shù)據(jù)相應(yīng)的數(shù)據(jù)的高位和低位字節(jié)。
7.一種按照權(quán)利要求2所述的接口系統(tǒng)，其中所述接收存儲(chǔ)器包括用于連接多個(gè)非活動(dòng)存儲(chǔ)條中各字節(jié)的裝置，以便形成一個(gè)用于并行傳送給并行總線接口的寬字。
8.一種按照權(quán)利要求2所述的接口系統(tǒng)，其中所述接收存儲(chǔ)器包括9個(gè)隨機(jī)存取存儲(chǔ)器塊，安排成每次將所述存儲(chǔ)器塊中的一個(gè)選定存儲(chǔ)器塊配置為一個(gè)活動(dòng)存儲(chǔ)器塊，同時(shí)將剩下的8個(gè)存儲(chǔ)器塊配置為非活動(dòng)存儲(chǔ)器塊，并且其中，所述接收存儲(chǔ)器包括用于卸載和連接所述8個(gè)非活動(dòng)存儲(chǔ)條中各讀取字節(jié)的裝置，以便形成一個(gè)用于寬邊傳送給并行總線接口的8字節(jié)的寬字，所述寬字包括與所述時(shí)隙中一個(gè)選定時(shí)隙相應(yīng)的8字節(jié)數(shù)據(jù)。
9.一種按照權(quán)利要求2所述的接口系統(tǒng)，所述接口系統(tǒng)包括一個(gè)整數(shù)M頁(yè)隨機(jī)存取存儲(chǔ)器，每頁(yè)存儲(chǔ)器包括相應(yīng)的N+1塊所述隨機(jī)存取存儲(chǔ)器，每頁(yè)安排成緩存和裝配一個(gè)提供給輸入端口的附加TDM數(shù)據(jù)流。
10.一種接口系統(tǒng)，用于對(duì)接與一個(gè)并行數(shù)據(jù)總線連接的一個(gè)網(wǎng)絡(luò)處理器，以便產(chǎn)生一個(gè)連續(xù)的串行TDM數(shù)據(jù)流，所述接口系統(tǒng)包括一個(gè)連接到一個(gè)并行總線上的并行總線接口，用來(lái)接收來(lái)自一個(gè)所連接的網(wǎng)絡(luò)處理器的并行數(shù)據(jù)字節(jié)；一個(gè)與所述并行總線接口連接的發(fā)送部件，用來(lái)緩存和安排接收到的并行數(shù)據(jù)字節(jié)，以便形成串行TDM數(shù)據(jù)流；以及一個(gè)TDM輸出端口，用來(lái)發(fā)送串行TDM數(shù)據(jù)流，所述串行TDM數(shù)據(jù)流包括與一個(gè)公共的幀脈沖信號(hào)同步的基本連續(xù)的一系列時(shí)域多路復(fù)用時(shí)隙。
11.一種按照權(quán)利要求10所述的接口系統(tǒng)，其中所述發(fā)送部件包括一個(gè)發(fā)送存儲(chǔ)器，用來(lái)存儲(chǔ)所接收的數(shù)據(jù)字節(jié)；所述發(fā)送存儲(chǔ)器被組織成確定至少兩個(gè)邏輯發(fā)送存儲(chǔ)條，每個(gè)發(fā)送存儲(chǔ)條的容量可以存儲(chǔ)用來(lái)串行化成一幀串行TDM數(shù)據(jù)的多個(gè)所述數(shù)據(jù)字節(jié)；每個(gè)發(fā)送存儲(chǔ)條有選擇地可配置為一個(gè)可卸載所存儲(chǔ)的數(shù)據(jù)字節(jié)的活動(dòng)存儲(chǔ)條，或者為一個(gè)可按原樣存儲(chǔ)從并行總線接口接收到的數(shù)據(jù)字節(jié)的非活動(dòng)存儲(chǔ)條；以及所述發(fā)送部件包括一個(gè)并行-串行變換器，用來(lái)將每個(gè)所存儲(chǔ)的數(shù)據(jù)字節(jié)變換成一個(gè)相應(yīng)時(shí)隙，以形成TDM數(shù)據(jù)流。
12.一種按照權(quán)利要求11所述的接口系統(tǒng)，其中所述發(fā)送部件包括用于將所接收的數(shù)據(jù)字節(jié)存入非活動(dòng)存儲(chǔ)條，同時(shí)將先前存儲(chǔ)的數(shù)據(jù)字節(jié)從一個(gè)活動(dòng)存儲(chǔ)條同時(shí)傳送給并行-串行變換器的邏輯。
13.一種按照權(quán)利要求12所述的接口系統(tǒng)，其中所述發(fā)送存儲(chǔ)器包括N+1個(gè)隨機(jī)存取存儲(chǔ)器塊，安排成每次將所述存儲(chǔ)器塊中的N個(gè)選定存儲(chǔ)器塊配置為非活動(dòng)存儲(chǔ)器塊，同時(shí)將剩下的存儲(chǔ)器塊配置為用來(lái)將先前存儲(chǔ)的數(shù)據(jù)字節(jié)同時(shí)傳送給并行-串行變換器的活動(dòng)存儲(chǔ)器塊，N為一個(gè)正的非零整數(shù)。
14.一種按照權(quán)利要求11所述的接口系統(tǒng)，其中所述并行總線接口與發(fā)送存儲(chǔ)器連接，用來(lái)在單個(gè)寬邊寫(xiě)操作中將一個(gè)多字節(jié)數(shù)據(jù)單元存入多個(gè)非活動(dòng)存儲(chǔ)條，將每個(gè)數(shù)據(jù)字節(jié)存儲(chǔ)在這些非活動(dòng)存儲(chǔ)條中一個(gè)相應(yīng)的非活動(dòng)存儲(chǔ)條中，使得隨后相繼讀這些存儲(chǔ)條中一個(gè)選定存儲(chǔ)條會(huì)產(chǎn)生一系列與一幀TDM數(shù)據(jù)相應(yīng)的字節(jié)。
15.一種按照權(quán)利要求14所述的接口系統(tǒng)，所述接口系統(tǒng)還包括一個(gè)CPU接口部件，所述CPU接口部件包括一個(gè)控制接口，用來(lái)控制與一個(gè)網(wǎng)絡(luò)處理器的通信；所述控制接口包括至少一個(gè)允許可配置長(zhǎng)度的網(wǎng)絡(luò)處理器總線接入的分組長(zhǎng)度寄存器。
16.一種系統(tǒng)，用于將一個(gè)連續(xù)的串行TDM數(shù)據(jù)流接至與一個(gè)并行數(shù)據(jù)總線連接的一個(gè)網(wǎng)絡(luò)處理器，所述接口系統(tǒng)包括一個(gè)輸入端口，用來(lái)接收至少一個(gè)串行TDM輸入數(shù)據(jù)流，每個(gè)輸入數(shù)據(jù)流包括與一個(gè)公共的幀脈沖信號(hào)同步的連續(xù)的一系列時(shí)域多路復(fù)用時(shí)隙，每個(gè)時(shí)隙分別與一個(gè)用于傳送數(shù)字語(yǔ)音內(nèi)容的虛擬信道相應(yīng)；一個(gè)與所述輸入端口連接的接收部件，包括一個(gè)接收緩沖存儲(chǔ)器，用來(lái)裝配所接收的TDM輸入數(shù)據(jù)，以便形成并行數(shù)據(jù)的第一字節(jié)；一個(gè)輸出端口，用來(lái)發(fā)送至少一個(gè)串行TDM輸出數(shù)據(jù)流；一個(gè)與所述輸出端口連接的發(fā)送部件，包括一個(gè)發(fā)送緩沖存儲(chǔ)器，用來(lái)分拆并行數(shù)據(jù)的第二字節(jié)，以便形成串行輸出的TDM數(shù)據(jù)；以及一個(gè)并行總線，與所述接收部件連接，用來(lái)將并行數(shù)據(jù)的所述第一字節(jié)傳送給一個(gè)所連接的網(wǎng)絡(luò)處理器，而且與所述發(fā)送部件連接，用來(lái)將并行數(shù)據(jù)的所述第二字節(jié)從所連接的網(wǎng)絡(luò)處理器同時(shí)傳送給所述發(fā)送部件。
17.一種按照權(quán)利要求16所述的接口系統(tǒng)，所述接口系統(tǒng)還包括一個(gè)CPU接口部件，所述CPU接口部件包括一個(gè)控制接口，用來(lái)控制與一個(gè)網(wǎng)絡(luò)處理器的通信。
18.一種按照權(quán)利要求17所述的接口系統(tǒng)，其中所述CPU接口部件包括至少一個(gè)控制寄存器。
19.一種按照權(quán)利要求18所述的接口系統(tǒng)，其中所述控制寄存器包括至少一個(gè)分組長(zhǎng)度寄存器。
20.一種按照權(quán)利要求17所述的接口系統(tǒng)，其中所述CPU接口部件包括一個(gè)接收計(jì)數(shù)(1660)寄存器和一個(gè)發(fā)送計(jì)數(shù)(1662)寄存器，以允許網(wǎng)絡(luò)處理器分別監(jiān)視接收和發(fā)送部件緩沖存儲(chǔ)器。
21.一種按照權(quán)利要求17所述的接口系統(tǒng)，其中所述CPU接口模塊包括至少一個(gè)狀態(tài)寄存器，用來(lái)與網(wǎng)絡(luò)處理器聯(lián)絡(luò)。
22.一種按照權(quán)利要求21所述的接口系統(tǒng)，其中所述狀態(tài)寄存器包括接收計(jì)數(shù)寄存器、發(fā)送計(jì)數(shù)寄存器和一些溢出狀態(tài)比特中至少之一。
23.一種按照權(quán)利要求16所述的接口系統(tǒng)，其中所述接收部件包括用于在緩沖存儲(chǔ)器內(nèi)的數(shù)據(jù)已準(zhǔn)備好可以卸載時(shí)通知網(wǎng)絡(luò)處理器的邏輯。
24.一種按照權(quán)利要求16所述的接口系統(tǒng)，其中所述接收部件包括一個(gè)備用緩沖存儲(chǔ)器和用于在緩沖存儲(chǔ)器內(nèi)的數(shù)據(jù)已準(zhǔn)備好可以卸載時(shí)通知網(wǎng)絡(luò)處理器的邏輯，而且還包括用于在緩沖存儲(chǔ)器內(nèi)的數(shù)據(jù)正在卸載到網(wǎng)絡(luò)處理器的同時(shí)將數(shù)據(jù)存入備用緩沖存儲(chǔ)器的邏輯。
25.一種包括一個(gè)配置成用于一個(gè)主電信系統(tǒng)的電路板的TDM橋，所述TDM橋包括一個(gè)安裝在所述電路板上的第一輸入連接器，用來(lái)接收遵從預(yù)定協(xié)議的TDM輸入數(shù)據(jù)，所述TDM數(shù)據(jù)包括至少一個(gè)由連續(xù)的一系列時(shí)域多路復(fù)用時(shí)隙組成的流，每個(gè)流與一個(gè)公共的幀脈沖信號(hào)同步，而且每個(gè)時(shí)隙分別與一個(gè)用于傳送數(shù)字語(yǔ)音內(nèi)容的虛擬信道相應(yīng)；一個(gè)安裝在所述電路板上并與所述第一輸入連接器連接的時(shí)隙交換裝置，用來(lái)可控地選擇TDM輸入數(shù)據(jù)的至少一個(gè)時(shí)隙，并將所選時(shí)隙的串行數(shù)據(jù)提供給一個(gè)本地總線；一個(gè)安裝在所述電路板上并與本地總線連接的緩沖接口部件，用來(lái)接收所選的TDM數(shù)據(jù)并形成寬數(shù)據(jù)字，每個(gè)寬數(shù)據(jù)字包括多個(gè)數(shù)據(jù)字節(jié)，而且每個(gè)寬數(shù)據(jù)字內(nèi)的所有數(shù)據(jù)字節(jié)與TDM輸入數(shù)據(jù)的一個(gè)所選時(shí)隙信道相應(yīng)；一個(gè)在電路板上實(shí)現(xiàn)的并與所述接口部件連接的網(wǎng)絡(luò)處理器總線，用來(lái)接收寬數(shù)據(jù)字；一個(gè)安裝在所述電路板上并與所述網(wǎng)絡(luò)處理器總線連接的網(wǎng)絡(luò)處理器，用來(lái)形成一系列封裝由緩沖接口部件在網(wǎng)絡(luò)處理器總線上提供的寬數(shù)據(jù)字的數(shù)據(jù)分組；以及一個(gè)安裝在所述電路板上的輸出連接器，用來(lái)將所述數(shù)據(jù)分組發(fā)送到一個(gè)與該輸出連接器連接的分組交換網(wǎng)絡(luò)上。
26.一種按照權(quán)利要求25所述的TDM橋，其中所述寬數(shù)據(jù)字每一個(gè)都包括最多8個(gè)字節(jié)，相應(yīng)于對(duì)于每個(gè)活動(dòng)時(shí)隙的8幀TDM數(shù)據(jù)或者1毫秒的采樣語(yǔ)音內(nèi)容。
27.一種按照權(quán)利要求26所述的TDM橋，所述TDM橋包括用于將所形成的數(shù)據(jù)分組發(fā)送到一個(gè)IEEE 802.3網(wǎng)上的裝置。
28.一種按照權(quán)利要求26所述的TDM橋，所述TDM橋包括用于將所形成的數(shù)據(jù)分組發(fā)送到一個(gè)ATM網(wǎng)上的裝置。
29.一種按照權(quán)利要求26所述的TDM橋，所述TDM橋包括用于將所形成的數(shù)據(jù)分組發(fā)送到一個(gè)SONET網(wǎng)上的裝置。
30.一種按照權(quán)利要求26所述的TDM橋，其中所述寬數(shù)據(jù)字包括個(gè)數(shù)等于網(wǎng)絡(luò)處理器總線的數(shù)據(jù)信號(hào)線數(shù)的比特，用于在單個(gè)讀操作中傳送給網(wǎng)絡(luò)處理器。
31.一種以最小延遲將TDM數(shù)據(jù)橋接至一個(gè)分組交換網(wǎng)而不用回聲消除的方法，所述方法包括下列步驟接收一個(gè)TDM數(shù)據(jù)流，所述數(shù)據(jù)流包括與一個(gè)幀脈沖信號(hào)同步的連續(xù)的一系列時(shí)域多路復(fù)用時(shí)隙，而且每個(gè)時(shí)隙分別與一個(gè)用于傳送數(shù)字語(yǔ)音內(nèi)容的虛擬信道相應(yīng)；將TDM流的各比特在每個(gè)時(shí)隙邊界變換成一個(gè)相應(yīng)的字節(jié)，從而形成與TDM流相應(yīng)的連續(xù)的一系列字節(jié)；提供N+1個(gè)存儲(chǔ)條，其中N為一個(gè)正整數(shù)；將所述一系列字節(jié)中的第一幀存入這些存儲(chǔ)條中的第一存儲(chǔ)條；將所述一系列字節(jié)中的每個(gè)后續(xù)幀存入這些存儲(chǔ)條中的下一個(gè)后續(xù)存儲(chǔ)條，直到數(shù)據(jù)的N個(gè)幀分別存儲(chǔ)在相應(yīng)的存儲(chǔ)條內(nèi)；將所述一系列字節(jié)的下一個(gè)后續(xù)幀存儲(chǔ)在第N+1個(gè)存儲(chǔ)條內(nèi)；以及在存儲(chǔ)所述一系列字節(jié)的所述下一個(gè)后續(xù)幀的同時(shí)，將數(shù)據(jù)的前N個(gè)幀從前N個(gè)存儲(chǔ)條同時(shí)卸載到一個(gè)處理器；響應(yīng)下一個(gè)幀脈沖信號(hào)，輪轉(zhuǎn)這些存儲(chǔ)條；然后以不間斷方式重復(fù)所述存儲(chǔ)和卸載所述一系列數(shù)據(jù)字節(jié)的步驟，用于連續(xù)實(shí)時(shí)操作；以及在處理器內(nèi)同時(shí)封裝寬數(shù)據(jù)字，以形成一系列承載TDM數(shù)據(jù)的數(shù)據(jù)分組；以及將所述一系列數(shù)據(jù)分組發(fā)送到一個(gè)分組交換網(wǎng)上。
32.一種按照權(quán)利要求31所述的方法，其中所述卸載步驟包括下列步驟并行讀取N個(gè)存儲(chǔ)條中每個(gè)存儲(chǔ)條的第一字節(jié)，從而讀取第一時(shí)隙的N個(gè)字節(jié)；連接所有N個(gè)字節(jié)，形成第一時(shí)隙數(shù)據(jù)的寬字；將所述寬數(shù)據(jù)字寫(xiě)入一個(gè)處理器；以及對(duì)于所述流內(nèi)每個(gè)后續(xù)時(shí)隙重復(fù)所述讀取、連接和寫(xiě)入步驟。
33.一種按照權(quán)利要求32所述的方法，其中每個(gè)讀取步驟包括并行讀取N個(gè)存儲(chǔ)條中每個(gè)存儲(chǔ)條的多個(gè)字節(jié)，用于同時(shí)傳送給處理器。
全文摘要
本發(fā)明提出了一種高度靈活和可升級(jí)的體系結(jié)構(gòu)，可以實(shí)現(xiàn)TDM橋和與象互聯(lián)網(wǎng)上的語(yǔ)音那樣的電信接口應(yīng)用有關(guān)的網(wǎng)絡(luò)功能。由于分組容量很小，大大減小了分組化延遲，從而可以實(shí)現(xiàn)VOIP而不需要用昂貴的回聲消除。高的密度允許在單個(gè)小型電路板上實(shí)時(shí)處理4K個(gè)同時(shí)語(yǔ)音信道。
文檔編號(hào)H04L12/64GK1442027SQ01812209
公開(kāi)日2003年9月10日 申請(qǐng)日期2001年6月1日 優(yōu)先權(quán)日2000年6月2日
發(fā)明者瓦勒列·喬楊, 威廉·R·克爾, 文卡塔拉曼·普拉桑南, 邁倫·H·懷特 申請(qǐng)人:雷迪塞斯公司