專利名稱：可調(diào)擴頻時鐘發(fā)生器及其實現(xiàn)方法
技術(shù)領(lǐng)域：
一種可擴頻時鐘發(fā)生發(fā)生器及其實現(xiàn)方法。
擴頻時鐘發(fā)生器通過在預(yù)定的頻率范圍內(nèi)擴展時鐘頻率來減少電磁干擾成分的振幅。下列美國專利描述了一些現(xiàn)有技術(shù)的擴頻時鐘發(fā)生器Tozan等人的5,651,035；Liu等人的6,014,063；Booth等人的5,872,807；Black等人的5,812,590。
現(xiàn)有現(xiàn)有技術(shù)的解決方案適于處理具有預(yù)定時鐘頻率的固定時鐘信號。此外，現(xiàn)有技術(shù)的擴頻時鐘發(fā)生器的特征是具有固定參數(shù)。例如。Liu建議通過將時鐘信號提供給多個延遲線路、生成多個延遲的時鐘信號和選擇多種延遲信號來生成擴頻時鐘。延遲線路的延遲是固定的。這種解決方案也是非常消耗能量的，因為即使沒有被用于生成延遲時鐘信號，許多延遲線路仍然處于激活狀態(tài)。Liu還建議擴頻時鐘發(fā)生器要有一個電流控制振蕩器，其中CCO的電流可以被增加或減少一個固定的量。Booth所描述的擴頻時鐘發(fā)生器也是非常復(fù)雜的，而且它僅局限應(yīng)用于相對地緩慢變化的時鐘頻率。
現(xiàn)有技術(shù)的解決方案不適于為時鐘頻率中的變化，和/或擴頻時鐘發(fā)生器的性能(behavior)中的變化提供補償。時鐘頻率可以被故意的或者不是故意的改變。時鐘頻率可以依賴于設(shè)備的操作模式。當(dāng)設(shè)備在空閑模式或低能耗模式下運轉(zhuǎn)時，可以降低時鐘頻率以節(jié)約能量。設(shè)備溫度的變化會改變時鐘頻率和擴頻時鐘發(fā)生器的性能。此外，時鐘頻率的元件誤差(component tolerance)和過程變化常常導(dǎo)致時鐘頻率和擴頻時鐘發(fā)生器的特性的較大變化。
許多現(xiàn)代設(shè)備由至少兩個時鐘信號所驅(qū)動。例如，一個單一的移動電話可以處理多個蜂窩電話系統(tǒng)，諸如GSM，JDC，PCN，PCS，AMPS，DECT和CDMA。每個系統(tǒng)都有自己的工作頻率。因此，這種蜂窩電話由具有不同頻率的不同時鐘信號所驅(qū)動。為每一個頻率設(shè)計一個單獨的擴頻時鐘發(fā)生器太花費時間，并使設(shè)備的設(shè)計復(fù)雜化。因此，存在一種需要提供可重用單一擴頻時鐘發(fā)生器模塊。
存在一種需要提供一種可調(diào)擴頻時鐘發(fā)生器及其實現(xiàn)方法。還需要提供一種自動校準(zhǔn)擴頻發(fā)生器，用于補償時鐘頻率，或擴頻時鐘發(fā)生器的性能變化。
本發(fā)明提供了一種改進(jìn)的方法，這種方法通過延遲時鐘信號以用于可變的延遲周期克服了現(xiàn)有技術(shù)，缺點，其中，可變延遲周期能被調(diào)節(jié)，以處理不同的時鐘信號頻率，并為影響所述可變延遲周期的不同參數(shù)中的變化提供補償。
本發(fā)明提供了一種用于生成擴頻時鐘信號的方法，這個方法包括如下步驟(1.a)確定時鐘信號的基準(zhǔn)周期T和周期偏移DT之間的關(guān)系R；(1.b)接收具有基準(zhǔn)周期T的時鐘信號；(1.d)決定DT，并生成具有在(T-DT)到(T+DT)范圍之間的擴頻時鐘信號。DT是基于T和R的。時鐘信號被延遲一個可變延遲周期?？勺冄舆t周期可以被(a)每個時鐘周期，(b)隨機地，(c)在預(yù)定的方式中，(d)通過延遲步驟DS，(e)通過多重延遲步驟DS所改變。DS通常小于周期偏移DT，并遠(yuǎn)遠(yuǎn)小于基準(zhǔn)周期T。合適地，擴頻時鐘的生成涉及通過可變延遲線路傳送時鐘信號，以按可變延遲周期延遲時鐘信號。
本發(fā)明還提供一種用于生成擴頻時鐘信號的方法，這個方法還包括如下步驟(1.c)調(diào)節(jié)延遲步驟DS，使在步驟(1.d)中生成的擴頻時鐘信號具有在(T-DT)到(T+DT)范圍之間的周期的。步驟(1.c)和(1.d)可以在為延遲步驟中、在可變延遲周期中，和/或?qū)鶞?zhǔn)周期的改變中進(jìn)行補償?shù)姆绞街?，被不斷地重?fù)。當(dāng)擴頻發(fā)生發(fā)生器或連接到它的設(shè)備的溫度改變時，延遲步驟和/或擴頻時鐘發(fā)生器的性能會改變。
本發(fā)明提供了一種用于生成擴頻時鐘信號的方法，這個方法涉及一個調(diào)節(jié)階段(adjustment stage)，其中步驟(1.c)還包括如下步驟(1.c.1)為可調(diào)節(jié)延遲線路提供時鐘信號，并生成延遲時鐘信號，和(1.c.2)比較時鐘信號和延遲時鐘信號，并相應(yīng)地改變DS。合適合適地，延遲時鐘信號被提供給第一計數(shù)器，時鐘信號被提供給第二計數(shù)器。
本發(fā)明提供了一種用于生成擴頻時鐘信號的方法和裝置。時鐘信號通過具有可變延遲周期的可變延遲線路?？勺冄舆t線路的可變延遲周期被一控制字所控制，并且步驟(1.c)還包括如下步驟(1.c.1)學(xué)習(xí)(learning)至少一個控制字CW，這個控制字導(dǎo)致可變延遲線路通過至少一個延遲步驟DS來延遲時鐘信號，和(1.c.2)存儲所述至少一個控制字CW，從而在步驟(1.d)期間可以為可變延遲線路提供至少一個控制字CW。步驟(1.c.1)可以涉及學(xué)習(xí)一個控制字集，它們導(dǎo)致可變延遲線路通過多個DS來延遲時鐘信號。
合適地，可變延遲周期被基本控制信號集的組合所控制。步驟(1.b)后面跟隨著學(xué)習(xí)和存儲基本控制信號集的步驟(1.c)。步驟(1.c)和(1.d)可以通過對延遲步驟中、可變延遲周期中的變化進(jìn)行補償，和/或?qū)鶞?zhǔn)周期的改變進(jìn)行補償?shù)姆绞?，被不斷地重?fù)。
本發(fā)明提供了一種用于生成擴頻時鐘信號的方法和裝置?？勺冄舆t周期可以是多個延遲子周期的集合。每個延遲子周期的長度被源于所述基本控制信號集的至少一個基本控制信號所控制?；究刂萍慕M合可以在每個時鐘周周期內(nèi)變化，隨機地變化，或根據(jù)預(yù)定義的方式變化。
本發(fā)明提供了一種用于生成擴頻時鐘信號的裝置，這個裝置包括一個可變延遲線路，它用于接收具有基準(zhǔn)周期T的時鐘信號、將時鐘信號延遲一個可變延遲周期并提供擴頻時鐘。一個連接到可變延遲線路控制單元，它用于接收控制參數(shù)R，R定義了基準(zhǔn)周期T和周期偏移DT之間的關(guān)系，控制單元適于控制可變延遲線路的可變延遲周期，使擴頻時鐘具有在(T-DT)到(T+DT)范圍之間的周期。合適地，DT遠(yuǎn)小于T，DT等于T*R。
本發(fā)明提供了一種用于生成擴頻時鐘信號的裝置，這個裝置還包括一個連接到控制單元的學(xué)習(xí)單元，它用于接收時鐘信號并調(diào)節(jié)延遲步驟DS，使得在步驟(1.d)期間生成的擴頻時鐘信號具有在(T-DT)到(T+DT)范圍之間的周期。學(xué)習(xí)單元可以通過對延遲步驟中、可變延遲周期中的變化進(jìn)行補償，和/或?qū)鶞?zhǔn)周期的改變進(jìn)行補償?shù)姆绞?，被不斷地激活?br> 本發(fā)明提供了一種用于生成擴頻時鐘信號的裝置，其中控制單元發(fā)送多個控制信號給可變延遲線路，以用于確定可變延遲周期。學(xué)習(xí)單元適用于學(xué)習(xí)和存儲至少一個控制字CW，這個控制字導(dǎo)致可變延遲線路通過至少一個延遲步驟DS來延遲時鐘信號?？刂谱诌€被提供給控制單元和可變延遲線路。合適地，學(xué)習(xí)單元適用于學(xué)習(xí)和存儲一個控制字集，它們導(dǎo)致可變延遲線路通過多個DS來延遲時鐘信號。
本發(fā)明提供了一種用于生成擴頻時鐘信號的裝置，其中可變延遲周期被一個基本控制信號集的組合所控制。學(xué)習(xí)單元適用于學(xué)習(xí)和存儲基本控制信號集?？刂茊卧獜膶W(xué)習(xí)單元接收到基本控制信號集，并為可變延遲線路提供基本控制信號集的組合。
本發(fā)明提供了一種用于生成擴頻時鐘信號的裝置，其中可變延遲線路包括多個串聯(lián)的可變延遲單元，每個可變延遲單元使信號延遲一個子周期延遲。每個延遲子周期的長度由源于基本控制信號集的至少一個基本控制信號控制?；究刂菩盘柤慕M合可以在延遲步驟中、可變延遲周期中的變化進(jìn)行補償，和/或?qū)鶞?zhǔn)周期的改變進(jìn)行補償?shù)姆绞剑粩嗟刈兓?br>

圖1是本發(fā)明的優(yōu)選實施例中的用于生成擴頻時鐘信號的方法10的流程圖。優(yōu)選地，方法10包括步驟20，30和50，所有的步驟都被框圖說明。連接步驟的實線29和39表示優(yōu)選的方法流。
用于生成擴頻時鐘信號的方法10包括下列步驟用于確定時鐘信號的基準(zhǔn)周期T和周期偏移DT之間的關(guān)系R的步驟20；用于接收具有基準(zhǔn)周期T的時鐘信號的步驟30；用于生成具有在(T-DT)到(T+DT)范圍之間的周期的擴頻時鐘信號的步驟50，DT由基準(zhǔn)周期T和預(yù)定的關(guān)系R導(dǎo)出。方法10允許為不同時鐘頻率生成擴頻時鐘信號。方法10允許設(shè)計一個可重用的擴頻時鐘發(fā)生器。步驟50可以跳轉(zhuǎn)到步驟30，以核對時鐘基準(zhǔn)周期，并調(diào)節(jié)可變延遲周期，從而對時鐘基準(zhǔn)周期的變化進(jìn)行補償。合適地，為了使接收擴頻時鐘的設(shè)備適當(dāng)?shù)倪\行，DT遠(yuǎn)小于T。通常DT小于0.01*T。
步驟50涉及到使時鐘信號延遲一個可變延遲周期?？勺冄舆t周期被改變，從而在頻率范圍內(nèi)擴展時鐘信號和它的諧波的能量?？勺冄舆t周期可以被(a)每個時鐘周期，(b)隨機地，(c)在預(yù)定的方式中，(d)通過延遲步驟DS，(e)通過多個延遲步驟DS，所改變。DS通常小于周期偏移DT。合適地，步驟50涉及使時鐘信號通過可變延遲線路，從而使時鐘信號延遲一個可變延遲周期。
圖2是本發(fā)明的另一個優(yōu)選實施例中，用于生成擴頻時鐘信號的方法11的流程圖。優(yōu)選地，方法11包括步驟20，30，40和50。所有的步驟都被框圖說明。連接步驟的實線29，39，49和59表示優(yōu)選的方法流。
方法11允許對時鐘頻率的變化，和/或擴頻時鐘發(fā)生器的特征性能的變化進(jìn)行補償。方法11類似于方法10，但是它有一個附加步驟40，用于調(diào)節(jié)延遲步驟DS，使得在步驟50期間生成的擴頻時鐘信號具有在(T-DT)到(T+DT)范圍之間的周期。步驟40允許為時鐘頻率的變化和/或擴頻時鐘發(fā)生器的特征性能的變化進(jìn)行補償。合適地，步驟40和50可以被不斷地重復(fù)，因此方法11允許不斷補償。如果延遲步驟或基準(zhǔn)頻率中的變化遵循預(yù)定義的模式，或者能夠被測量，那么，步驟40和50將被相應(yīng)地重復(fù)。
步驟40還包括步驟42和44。步驟42通過可變延遲線路的仿真器生成仿真信號，比較時鐘信號和仿真信號，并相應(yīng)地改變DS。
合適地，仿真信號被提供給第一計數(shù)器，時鐘信號被提供給第二計數(shù)。將根據(jù)圖3對步驟44進(jìn)行更詳細(xì)的解釋。
在本發(fā)明的另一個優(yōu)選實施例中，步驟50涉及使時鐘信號通過具有可變延遲周期的可變延遲線路。可變延遲線路的可變延遲周期由控制字控制。步驟42涉及學(xué)習(xí)至少一個控制字CW，這個控制字導(dǎo)致可變延遲線路通過至少一個延遲步驟DS來延遲時鐘信號。步驟44存儲所述至少一個控制字CW，使得在步驟50期間可以為可變延遲線路提供至少一個控制字CW。步驟42還可以通過學(xué)習(xí)控制字集的方式被應(yīng)用，控制字集導(dǎo)致可變延遲線路通過多個DS來延遲時鐘信號。
在本發(fā)明的另一個優(yōu)選實施例中，可變延遲周期被一個基本控制信號集的組合控制。步驟40涉及學(xué)習(xí)和存儲基本控制信號集。合適地，步驟40和50可以被不斷地重復(fù)，因此方法11允許不斷地進(jìn)行補償。如果在延遲步驟或基準(zhǔn)頻率中的變化遵循預(yù)義的模式，或者能夠被測量，那么，步驟40和50將被相應(yīng)地重復(fù)。
在本發(fā)明的另一個優(yōu)選實施例中，可變延遲周期是多個延遲子周期的之和。每個延遲子周期的長度被源于基本控制信號集的至少一個基本控制信號控制?；究刂萍慕M合可以在每個時鐘周周期內(nèi)變化，隨機變化或根據(jù)預(yù)定方式變化。
圖3是用于生成擴頻時鐘信號的裝置100的原理圖描述。裝置100包括(A)可變延遲線路110，它用于接收具有基準(zhǔn)周期T的時鐘信號，使時鐘信號延遲一個可變延遲周期并提供擴頻時鐘。合適地，時鐘延遲通過至少一個延遲步驟DS來完成；(B)連接到可變延遲線路110的控制單元120，它用于接收控制參數(shù)R，R定義了基準(zhǔn)周期T和周期偏移DT之間的關(guān)系?？刂茊卧?20適于控制可變延遲線路的可變延遲周期，使得擴頻時鐘具有在(T-DT)到(T+DT)范圍之間的周期。合適地，DT遠(yuǎn)小于T，DT等于T*R。
裝置100還包括連接到控制單元120的學(xué)習(xí)單元130，用于接收時鐘信號和調(diào)節(jié)延遲步驟DS，使得在步驟(1.d)期間生成的擴頻時鐘信號具有在(T-DT)到(T+DT)范圍之間的周期。學(xué)習(xí)單元130可以被不斷的激活，使得裝置100允許不斷地對它的性能的變化進(jìn)行補償，或者可以在時鐘信號中被激活。如果延遲步驟或基準(zhǔn)頻率中的變化遵循預(yù)定的模式，或者能夠被測量，那么，學(xué)習(xí)單元130就可以相應(yīng)地被激活。學(xué)習(xí)單元130學(xué)習(xí)時鐘信號或裝置100的性能中的改變，并相應(yīng)地改變延遲步驟DS。
控制單元120向可變延遲線路110發(fā)送多個控制信號，以確定可變延遲周期。學(xué)習(xí)單元130適于學(xué)習(xí)和存儲至少一個控制字CW，該控制字導(dǎo)致可變延遲線路110通過至少一個延遲步驟DS來延遲時鐘信號。控制字CW還被提供給控制單元120和可變延遲線路110。合適地，學(xué)習(xí)單元130適于學(xué)習(xí)導(dǎo)致可變延遲線路通過多個延遲步驟DS延遲時鐘信號的控制字集。
控制單元120還包括模式發(fā)生器121，翻譯表122。模式發(fā)生器121生成具有預(yù)定模式的一個信號序列。這個序列被提供給翻譯表122，翻譯表122將這個序列翻譯成定義可變延遲線路的延遲的控制字。合適地，翻譯表122被學(xué)習(xí)單元130更新。這些更新允許裝置100對T、DS或設(shè)備100中的狀態(tài)的變化提供補償。
優(yōu)選地，模式發(fā)生器121包括隨機數(shù)發(fā)生器129和模式計數(shù)器128。隨機數(shù)發(fā)生器129為模式計數(shù)器128提供隨機或偽隨機數(shù)字序列。這種發(fā)生器可以通過連接到多個XOR邏輯單元的多位寄存器來實現(xiàn)。模式計數(shù)器128的上下文(context)相應(yīng)地下降或上升。
合適地，可變延遲周期被基本控制信號集所控制。學(xué)習(xí)單元130適于學(xué)習(xí)和存儲控制信號集?？刂茊卧?20從學(xué)習(xí)單元130接收控制信號集，并將控制信號集提供給可變延遲線路110。
優(yōu)選地，可變延遲線路110包括多個串聯(lián)可變延遲單元111-118，每個可變延遲單元使時鐘信號延遲一個延遲子周期。每個延遲子周期的長度由控制單元120提供的源于基本控制信號集至的少一個基本控制信號控制。
例如，假設(shè)基本控制信號BCS1，BCS2，BCS3和BCS4相應(yīng)地導(dǎo)致延遲單元被延遲DS，2*DS，3*DS，和4*DS。為所有延遲單元提供控制字BCS1將導(dǎo)致可變延遲線路110使時鐘信號延遲8*DS(DS+DS+DS+DS+DS+DS+DS+DS)的延遲周期。為延遲單元111-118提供控制信號BCS1，BCS2，BCS4和BCS4各兩個，將導(dǎo)致時鐘信號延遲22*DS2*(DS+2*DS+4*DS+4*DS)的延遲周期。
翻譯表122的一部分如下所示輸入信號 翻譯表輸出信號(模式發(fā)生器的輸出)‘00000’ 0，0，0，0，0，0，0，0‘00001’ 0，0，0，0，BSC1，0，0，0‘00010’ 0，0，0，BSC2，0，0，0，0‘00011’ BSC3，0，0，0，0，0，0，0‘00100’ 0，0，BSC4，0，0，0，0，0‘00101’ 0，0，0，0，BSC4，BSC1，0，0……‘11100’ BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，0‘11101’ BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，BSC1‘11110’ BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，BSC2‘11111’BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，BSC3學(xué)習(xí)單元130調(diào)節(jié)BCS1，BCS2，BCS3和BCS4，使得即使裝置100的性能或基準(zhǔn)周期T變化了，為可變延遲線路110提供BCS1，BCS2，BCS3和BCS4將導(dǎo)致通過多個延遲步驟DS來改變延遲。
學(xué)習(xí)單元130包括仿真可變延遲單元110的仿真器件141，因此，學(xué)習(xí)單元可以在可變延遲線路110的特征改變之后進(jìn)行追蹤。仿真器件141生成仿真信號，這個信號具有被提供給仿真器件的控制字所控制的周期。學(xué)習(xí)單元130還包括比較單元142，比較單元接收時鐘信號和仿真信號，比較這些信號，并為可變延遲線路110提供控制字，使得時鐘信號或裝置100的特征的變化不會改變接收到的時鐘信號的基準(zhǔn)周期T和延遲位移DT之間預(yù)定的關(guān)系R。
從下面的例子中，我們將更好的了解學(xué)習(xí)單元130、可變延遲線路110和控制單元120之間的相互關(guān)系。
延遲線路110包括8個延遲單元111-118，每個延遲單元都由一個16位的控制字控制?；究刂菩盘朆CS1，BCS2，BCS3和BCS4相應(yīng)地導(dǎo)致延遲單元使信號被延遲DS，2*DS，3*DS，和4*DS。學(xué)習(xí)單元130不斷地學(xué)習(xí)BCS1，BCS2，BCS3和BCS4，并按照為裝置100的狀態(tài)進(jìn)行補償?shù)姆绞礁淖兯鼈儭?br> 隨機數(shù)發(fā)生器129為模式計數(shù)器128提供16位數(shù)字的序列。模式計數(shù)器128是一個5位的升降計數(shù)器，當(dāng)模式發(fā)生器121提供的數(shù)字的預(yù)定位為“1”時，模式計數(shù)器“向上”計數(shù)，”，當(dāng)該位為“0”時，“向下”計數(shù)。模式計數(shù)器128的輸出信號被提供給翻譯表122，翻譯表將這個輸出信號翻譯成由基本控制信號組成的控制字。如果模式發(fā)生器128的輸出等于11111，那么延遲線路110接收到一個為BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，BSC4，BSC4的控制字，這表示延遲將有16個延遲步驟。如果模式發(fā)生器128的輸出等于11111，那么延遲線路110接收到一個為0，0，0，0，0，0，0，0的控制字，這表示時鐘信號將不被延遲。
比較單元142包括第一計數(shù)器143，第二計數(shù)器144，第一和第二寄存器145和146，和減法單元147。學(xué)習(xí)單元130由從控制單元120發(fā)出的控制信號所控制，但它還能被內(nèi)部控制單元(未示出)所控制。
仿真器件141是一個環(huán)形電路振蕩器，它有一個可控的延遲周期ED。合適地，仿真器件141包括奇數(shù)個延遲單元，諸如串聯(lián)在一起的延遲單元111，112，113或114，其中最后一個延遲單元的輸出被連接到第一個延遲單元，以形成一個環(huán)。優(yōu)選地，一個延遲單元就足夠了。
可控延遲周期ED由控制單元120提供的控制字控制。仿真器件141通過將ED設(shè)置成第一個值ED1來初始化。仿真器件141的輸出連接到第一計數(shù)器143。第一計數(shù)器143被編程以在每一個N0計數(shù)時溢出。N0是一個可編程的變量，它由控制單元120提供給第一計數(shù)器143。第一計數(shù)器的輸出被連接到第二計數(shù)器144的使能輸入端的。第二計數(shù)器144通過另一個輸入端接收時鐘信號。第一計數(shù)器143在ED1*N0個周期后溢出，并在溢出時向第二計數(shù)器144發(fā)送信號，導(dǎo)致第二計數(shù)器144停止計數(shù)并將它的內(nèi)容N1發(fā)送給寄存器145。在N1被存儲之后，控制單元發(fā)送一個控制信號，這個信號將仿真器件141的延遲改變成第二個值ED2。第一計數(shù)器143開始計數(shù)并且在ED2*N0個周期之后溢出。在第一計數(shù)器溢出時，它向第二計數(shù)器144發(fā)送信號，導(dǎo)致第二計數(shù)器144停止計數(shù)，并將它的內(nèi)容N2發(fā)送給減法單元147。減法單元147從寄存器145接收N1，從第二計數(shù)器144接收N2，并從寄存器146接收R*N0，并從N1中減去N0和N0*R。運算結(jié)果被提供給控制單元120，控制單元相應(yīng)地增加或減少ED。例如，如果可控延遲線路110由基本控制集BCS1，BCS2，BCS3和BCS4的組合控制，那么學(xué)習(xí)過程要重復(fù)4次。當(dāng)BCS1，BCS2，BCS3和BCS4被學(xué)習(xí)時，寄存器146相應(yīng)地存儲N0*R，2*N0*R，3*N0*R和4*N0*R。
BCS1，BCS2，BCS3和BCS4被存儲在寄存器文件中，并被用于更新控制單元120的翻譯表122。
圖4是本發(fā)明的優(yōu)選實施例中的可變延遲單元的原理圖描述。
延遲單元111包括多個電流源161-166，多個電流吸收器171-176，一個反反相器181，多個開關(guān)電容器191-193和一個驅(qū)動器單元220。驅(qū)動器單元220優(yōu)選地包括一個傳感反相器210和一個串聯(lián)的緩沖器220。傳感反相器210被連接到反相器的輸出和并聯(lián)開關(guān)電容器191-193中的一端，以感知它們的電壓差。
反相器181接收輸入信號，并根據(jù)控制字的一部分來使以并聯(lián)方式連接在反相器181的輸出端和地之間的多個開關(guān)電容器充電或放電。優(yōu)選地，傳感反相器210被連接到反相器181的輸出端，使得當(dāng)所述開關(guān)電容器的電壓高于第一閾值時，傳感反相器輸出一個有第一邏輯值的延遲信號。當(dāng)電壓低于第二閾值時，傳感反相器輸出一個有第二邏輯值的延遲信號。
用p-溝道MOS晶體管來實現(xiàn)電流源161-166，用n-溝道MOS晶體管來實現(xiàn)電流吸收器171-176。用p-溝道和n信道晶體管來實現(xiàn)反相器181和183。開關(guān)電容器191-193由與多個MOS電容器197-199連接的多個傳輸門194-196實現(xiàn)。傳輸門包括p-溝道和n-溝道晶體管，該晶體管或者允許電流通過傳輸門，或者將傳輸門的輸入與它的輸入端隔離開。
電流源161-166以并聯(lián)的方式連接于電源Vcc和晶體管182的漏極之間。電流吸收器171-176以并聯(lián)的方式連接于地和晶體管183的漏極之間。晶體管161-166和171-176的柵極接收控制字的一部分。這個控制字的所述部分的控制位使晶體管激活或不活動，并確定哪一個電流源為反相器181提供電流，哪一個電流吸收器從反相器181“吸收”電流。晶體管161-166和171-176確定電流強度，這個電流使連接到反相器181的輸出端的開關(guān)電容器191-193充電或放電?？刂谱值牧硪粋€部分確定哪一個電容器被隔斷，哪一個開關(guān)電容器被反相器181充電或放電。例如，BS是十五位寬時，六位用于控制電流源161-166，六位用于控制漏極171-176，三位用于控制開關(guān)電容器191-193。
控制字通過定義電容的充電/放電及用于對其進(jìn)行充電/放電的電流強度來控制延遲周期。
因此，在此已經(jīng)描述了一個實施例，這個實施例包括至少一個用于生成擴頻時鐘的改進(jìn)的方法和裝置的優(yōu)選的實施例。應(yīng)當(dāng)理解，這項技術(shù)中所說的內(nèi)容可以按多種方式進(jìn)行修改，并可以設(shè)想，它具有前面介紹和描述的特殊形式的優(yōu)選實施例之外的多種實施例。因此，應(yīng)當(dāng)認(rèn)為前面介紹的內(nèi)容是說明性的，而不是限制性的，并且在法律所允許的最大范圍內(nèi)，所附權(quán)利要求書覆蓋所有落在本發(fā)明的精神和范圍內(nèi)的修改和其它實施例。本發(fā)明的范圍由對后面的權(quán)利要求書的所允許的最廣泛的解釋確定，而不是由前面的詳細(xì)描述決定。
權(quán)利要求
1.一種用于生成擴頻時鐘信號的方法(10)，所述方法包括下列步驟(20)確定時鐘信號的基準(zhǔn)周期T和周期偏移DT之間的關(guān)系R；(30)接收具有基準(zhǔn)周期T的時鐘信號；(50)生成具有在(T-DT)到(T+DT)范圍之間的周期的擴頻時鐘信號。
2.如權(quán)利要求1中所述的方法(10)，其中DT＝T*R，且步驟50包括使所述時鐘信號延遲一可變延遲周期。
3.如權(quán)利要求2中所述的方法(10)，其中所述可變延遲周期是隨機變化的。
4.如權(quán)利要求2中所述的方法(10)，其中所述可變延遲周期通過由至少一個延遲步驟DS來增加或減少可變延遲周期，從而改變每個時鐘周期。
5.如權(quán)利要求2中所述的方法(10)，其中所述可變延遲周期通過至少一個延遲步驟DS來改變，并且步驟(30)后面跟隨著調(diào)節(jié)延遲步驟DS的步驟(40)，使得在步驟(50)期間生成的擴品；時鐘信號具有在(T-DT)到(T+DT)范圍之間的周期。
6.如權(quán)利要求5中所述的方法(10)，其中步驟(40)和(50)通過為延遲步驟中的變化提供補償?shù)姆绞剑瑸榭勺冄舆t周期中的變化提供補償?shù)姆绞?，或者為基?zhǔn)周期中的變化提供補償?shù)姆绞?，被不斷地重?fù)。
7.如權(quán)利要求5中所述的方法(10)，其中所述擴頻時鐘的生成包括使所述時鐘周期通過可變延遲線路(110)，以使所述時鐘信號延遲一可變延遲周期，和其中步驟(40)還包括如下步驟(42)通過可變延遲線路(110)的仿真器(141)生成仿真信號；和(44)比較所述時鐘信號和所述仿真信號，并相應(yīng)地改變DS。
8.如權(quán)利要求2中所述的方法(10)，其中所述擴頻時鐘的生成包括使所述時鐘信號通過一可變延遲線路(110)，以使所述時鐘信號延遲一可變延遲周期；和其中步驟(30)后面跟隨著調(diào)節(jié)所述延遲周期的的步驟(40)，使得在步驟(50)期間生成的擴頻時鐘信號具有在(T-DT)到(T+DT)范圍之間的周期。
9.如權(quán)利要求8中所述的方法(10)，其中所述可變延遲線路(110)的可變延遲周期由控制字所控制；其中步驟(40)還包括如下步驟(42)學(xué)習(xí)至少一個控制字CW，該控制字導(dǎo)致所述可變延遲線路(110)通過至少一個延遲步驟DS使所述時鐘信號延遲；和(44)存儲所述至少一個控制字CW，使得在步驟(50)期間，所述至少一個控制字可以被提供給所述可變延遲線路(110)。
10.如權(quán)利要求2中所述的方法(10)，其中所述可變延遲周期由基本控制信號集的組合所控制，并且步驟(30)后面跟隨著學(xué)習(xí)和存儲基本控制信號集的步驟(40)。
11.如權(quán)利要求10中所述的方法(10)，其中步驟(40)和(50)通過對所述延遲步驟中的變化進(jìn)行補償?shù)姆绞?，對可變延遲周期中的變化進(jìn)行補償?shù)姆绞?，或者為基?zhǔn)周期中的變化進(jìn)行補償?shù)姆绞剑徊粩嗟刂貜?fù)。
12.如權(quán)利要求2中所述的方法(10)，其中所述變延遲周期是多個延遲子周期的集合，其中，每個延遲子周期的長度由源于基本控制信號集的至少一個基本控制信號所控制。
13.如權(quán)利要求11中所述的方法(10)，其中所述基本控制信號集的組合是隨機變化的。
14.一種用于生成擴頻時鐘信號的裝置(100)，所述裝置包括可變延遲線路(110)，用于接收具有基準(zhǔn)周期T的時鐘信號，使時鐘信號延遲一可變延遲周期，并且提供擴頻時鐘；其中所述可變延遲周期由控制單元(120)控制；連接到可變延遲線路(110)的控制單元(120)，用于接收控制參數(shù)R，R定義了基準(zhǔn)周期T和周期位移之間的關(guān)系，控制單元(120)適于控制可變延遲線路(110)的可變延遲周期，使得擴頻時鐘具有在(T-DT)到(T+DT)范圍之間的周期。
15.如權(quán)利要求14中所述的裝置(100)，其中所述可變延遲周期是隨機變化的。
16.如權(quán)利要求14中所述的裝置(100)，其中所述可變延遲周期通過由至少一個延遲步驟DS來增加或減少所述可變延遲周期，從而改變每個時鐘周期。
17.如權(quán)利要求16中所述的裝置(100)，還包括連接到所述控制單元(120)的學(xué)習(xí)單元(130)，用于接收所述時鐘信號并且調(diào)節(jié)所述延遲步驟DS，使得在步驟50期間生成的擴頻時鐘具有在(T-DT)到(T+DT)范圍之間的周期。
18.如權(quán)利要求16中所述的裝置(100)，其中所述學(xué)習(xí)單元包括用于仿真所述可變延遲線路(110)的仿真器件(141)，使得所述學(xué)習(xí)單元130可追蹤所述可變延遲線路(110)特征的變化；其中仿真器件(141)適于接收所述時鐘信號，并將其延遲；比較單元(142)，它用于接收所述時鐘信號和所述延遲時鐘信號，比較它們并提供確定延遲步驟DS的控制字。
19.如權(quán)利要求18中所述的裝置(100)，其中所述比較單元(142)提供控制字，使得在所述時鐘周期中或所述裝置的特征中的變化不會改變所述時鐘信號的基準(zhǔn)周期T和延遲位移DT之間的關(guān)系R。
20.如權(quán)利要求17中所述的裝置(100)，其中所述控制單元(120)向所述可變延遲線路(110)發(fā)送用于確定可變延遲周期的多個控制信號；和其中，所述學(xué)習(xí)單元(120)適于學(xué)習(xí)和存儲至少一個控制字CW，該控制字導(dǎo)致所述可變延遲線路(110)通過至少一個延遲步驟DS延遲所述時鐘信號；和其中所述控制字CW還被提供給所述控制單元(120)和所述可變延遲線路(110)。
21.如權(quán)利要求17中所述的裝置(100)，其中所述可變延遲周期由基本控制信號集的組合控制；和其中所述裝置還包括連接到所述控制單元(120)的學(xué)習(xí)單元(130)，它用于學(xué)習(xí)和存儲所述基本控制信號集。
22.如權(quán)利要求21中所述的裝置(100)，其中所述控制單元(120)從所述學(xué)習(xí)單元(130)接收所述基本控制信號集，并為所述可變延遲線路(110)提供所述基本控制信號集。
23.如權(quán)利要求17中所述的裝置(100)，其中所述可變延遲線路(110)包括多個串聯(lián)的可變延遲單元(111-118)，每個可變延遲單元使一信號延遲一延遲子周期；和其中每個延遲子周期的長度由源于基本控制信號集的至少一個基本控制信號控制。
24.如權(quán)利要求23中所述的裝置(100)，其中所述基本控制信號集的組合在每個時鐘周期中是不同的。
全文摘要
本發(fā)明提供一種用于擴頻時鐘信號的方法和設(shè)備，所述方法包括如下步驟(1.a)確定時鐘信號的基準(zhǔn)周期T和周期偏移DT之間的關(guān)系R；(1.b)接收具有基準(zhǔn)周期T的時鐘信號；(1.c)調(diào)節(jié)延遲步驟DS，使得在步驟(1.d)中生成的擴頻時鐘信號具有在(T－DT)到(T+DT)范圍之間的周期；(1.d)生成具有在(T－DT)到(T+DT)范圍之間的周期的擴頻時鐘信號。步驟(1.c)和(1.d)可以通過對延遲步驟中、可變延遲周期中的變化進(jìn)行補償，和/或?qū)鶞?zhǔn)周期的改變進(jìn)行補償?shù)姆绞剑徊粩嗟刂貜?fù)。
文檔編號H04B15/04GK1418403SQ01806635
公開日2003年5月14日 申請日期2001年3月19日 優(yōu)先權(quán)日2000年3月20日
發(fā)明者摩西·雷法利, 亞欽·阿費克, 諾伯特·弗里德, 列昂尼德·斯莫良斯基 申請人:摩托羅拉公司