專利名稱：多路多速率數(shù)字交換的方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及程控數(shù)字交換技術(shù)，具體地說，涉及其中的數(shù)字交換方法及其裝置。
專利申請?zhí)枮?9116116的中國專利“多頁順寫控讀數(shù)字交換單元”提供了一種采用“順寫控讀”方法實現(xiàn)數(shù)字交換的數(shù)字交換單元，包括多頁數(shù)據(jù)存儲器、順序?qū)懭胗嫈?shù)器、交換控制器、控制信息存儲器和輸出時隙計數(shù)器，如

圖1所示。它將固定的單一速率的串行輸入數(shù)據(jù)分割成獨立的時隙數(shù)據(jù)，經(jīng)串并轉(zhuǎn)換后順序地寫入多頁數(shù)據(jù)存儲器中，而與輸出時隙(信道)一一對應(yīng)的交換控制器中存放著待交換輸出數(shù)據(jù)在多頁數(shù)據(jù)存儲器中的地址，改變交換控制器的內(nèi)容，就改變了從多頁數(shù)據(jù)存儲器讀出數(shù)據(jù)的地址，即改變了數(shù)據(jù)的交換方向，這種輸入數(shù)據(jù)順序?qū)懭攵囗摂?shù)據(jù)存儲器而輸出數(shù)據(jù)地址由交換控制器決定的方法就叫“順寫控讀”，由于它對輸入只采取簡單順序?qū)懭耄灾荒苓m用于單速率輸入數(shù)據(jù)的情況。
專利號為4206322的美國專利“多速率時分交換系統(tǒng)”是將各通道輸入數(shù)據(jù)先存在輸入緩沖器內(nèi)，由中央處理器掃描控制各路輸入輸出存儲器的讀寫內(nèi)容和交換方向，它顯然不能同時處理多路交換，無法滿足現(xiàn)代通信對速度的要求。而專利號為4332026的美國專利“多速率數(shù)字交換控制器”是一個用于衛(wèi)星通訊的專用電路，它的多速率數(shù)字交換是指網(wǎng)絡(luò)間接收和發(fā)送端口可以在不同時間工作于不同速率，而不是本發(fā)明所述的可以同時有多種速率的數(shù)字交換。
以前的通信業(yè)務(wù)由于種類不多和通信網(wǎng)絡(luò)結(jié)構(gòu)相對簡單，單速率順寫控讀的數(shù)字交換裝置及方法可以完成其功能。但是，隨著通信業(yè)務(wù)種類的不斷增加和通信網(wǎng)絡(luò)拓撲結(jié)構(gòu)的日益復(fù)雜，單速率順寫控讀數(shù)字交換裝置和方法已經(jīng)無法滿足需要了。如在移動通信系統(tǒng)的基站的設(shè)計中，針對不同的拓撲結(jié)構(gòu)，與基站控制器直接相連的基站需要收集其它基站的信息，即有多個2M鏈路，在完成時隙的交叉連接后，整合成一條或多條高速鏈路(4M或8M)，輸出到基站控制器，目前一般是采取先交叉連接再復(fù)接的方法分別實現(xiàn)的，它大大增加了系統(tǒng)設(shè)計的復(fù)雜程度，并且無法適應(yīng)網(wǎng)絡(luò)的變化和調(diào)整。另外，在寬帶接入系統(tǒng)中，也存在同樣的問題，因此，迫切需要一種能夠處理多路多速率數(shù)字交換的方法及應(yīng)用此方法的裝置。
本發(fā)明所述多路多速率數(shù)字交換的方法，包括以下步驟一、根據(jù)數(shù)字交換的工作模式確定對應(yīng)的輸入輸出通道數(shù)和每通道每幀信道數(shù)；二、根據(jù)步驟一的結(jié)果對多頁數(shù)據(jù)存儲器和連接存儲器進行邏輯分塊；三、根據(jù)交換方向的要求來確定連接存儲器各存儲單元的內(nèi)容；四、輸入數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換后按照所處通道和信道寫入多頁數(shù)據(jù)存儲器中對應(yīng)的邏輯分塊中的相應(yīng)單元；五、獲得當前輸出信道對應(yīng)的連接存儲器單元的地址；六、根據(jù)步驟五的結(jié)果確定的連接存儲器單元中的數(shù)據(jù)作為讀出地址，從多頁數(shù)據(jù)存儲器中讀出數(shù)據(jù)；七、讀出的數(shù)據(jù)經(jīng)過并串轉(zhuǎn)換后在當前信道輸出。
另一方面，本發(fā)明提出了一種多路多速率數(shù)字交換裝置，包括串并轉(zhuǎn)換電路，用于將輸入的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)；多頁數(shù)據(jù)存儲器，用于存儲所述串并轉(zhuǎn)換電路輸出的數(shù)據(jù)；并串轉(zhuǎn)換電路，用于將從所述多頁數(shù)據(jù)存儲器中讀出的并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)輸出；控制寄存器，用于存儲數(shù)字交換的工作模式；輸入通道信道計數(shù)器，用于對輸入數(shù)據(jù)所在的通道和信道進行計數(shù)；寫入地址映射電路，根據(jù)所述控制寄存器的內(nèi)容生成輸入數(shù)據(jù)在所述多頁數(shù)據(jù)存儲器中的寫入地址；輸出通道信道計數(shù)器，用于對輸出數(shù)據(jù)所在的通道和信道進行計數(shù)；讀出地址映射電路，根據(jù)所述控制寄存器的內(nèi)容決定輸出信道對應(yīng)在所述連接存儲器中的地址；連接存儲器，位于所述多頁數(shù)據(jù)存儲器與所述讀出地址映射電路之間，用于存儲各輸出信道對應(yīng)的輸入信道數(shù)據(jù)在所述多頁數(shù)據(jù)存儲器的地址。
本發(fā)明所述交換裝置，還可以包括微處理器接口，用于外部微處理器對所述控制寄存器的讀寫。
由上述可知，本發(fā)明采用控制寫入地址順序和讀出地址順序的方法及其裝置，使多路多速率數(shù)據(jù)的交叉連接和時隙交換兩部分功能同時在交換中完成，簡化了系統(tǒng)電路，并且增加了系統(tǒng)的靈活性和適應(yīng)速率變化的機動性，可以適應(yīng)外部輸入輸出通道數(shù)變化或多種數(shù)據(jù)速率交叉連接的情況，同時縮小了數(shù)字交換裝置的體積，降低設(shè)備造價，提高了系統(tǒng)的可靠性。
本發(fā)明除了具有控寫控讀的特點外，還能實現(xiàn)其它數(shù)字交換的常用功能，如延時方式可變，幀輸入輸出的偏移測量和前置、消息模式和高阻模式等等適用于可視圖文、數(shù)據(jù)傳輸、ISDN等業(yè)務(wù)的功能，且容量可調(diào)，易于升級。
圖2是本發(fā)明所述方法的流程圖。
圖3是本發(fā)明所述裝置的結(jié)構(gòu)示意圖。
圖4是應(yīng)用本發(fā)明的兩種輸入速率數(shù)據(jù)交換的示意圖。
圖1所示的數(shù)字交換單元采用順寫控讀的方法進行數(shù)字交換，只適用于單速率數(shù)據(jù)的情況，具體情況已在前面背景技術(shù)部分描述過。
本發(fā)明所述方法核心在于對輸入數(shù)據(jù)采用“控寫”，對輸出數(shù)據(jù)采用“控讀”來完成數(shù)字交換，即“控寫控讀”。與原有的“順寫控讀”方法不同，“控寫”的輸入數(shù)據(jù)的寫入地址不再是簡單的遞增順序，而是由數(shù)字交換的工作模式所決定，即根據(jù)當前輸入數(shù)據(jù)所在的通道數(shù)和信道數(shù)確定該輸入數(shù)據(jù)在多頁數(shù)據(jù)存儲器中的位置。由于映射算法能根據(jù)工作模式的配置自動調(diào)整，所以能夠適用于多路多速率輸入數(shù)據(jù)的處理。而“控讀”則是當某通道中某信道輸出時，根據(jù)工作模式確定源信道數(shù)據(jù)在多頁數(shù)據(jù)存儲器中的地址，讀出此并行數(shù)據(jù)，再經(jīng)過并串轉(zhuǎn)換后輸出。
接下來完整地描述一下本發(fā)明所述方法如何實現(xiàn)多路多速率數(shù)字交換的。首先，根據(jù)數(shù)字交換的工作模式找出對應(yīng)的輸入輸出通道數(shù)和每通道每幀信道數(shù)(步驟201)，工作模式與輸入輸出通道數(shù)和各通道數(shù)據(jù)速率有一個固定的對應(yīng)關(guān)系，如表1所示。
表1


然后根據(jù)輸入輸出通道數(shù)和每通道每幀信道數(shù)對多頁數(shù)據(jù)存儲器和連接存儲器進行邏輯分塊(步驟202)，多頁數(shù)據(jù)存儲器和連接存儲器的容量和邏輯結(jié)構(gòu)是一樣的，假設(shè)要求處理的最大通道數(shù)是M，要求處理的最高輸入速率時每幀有N個信道，那么在邏輯上多頁數(shù)據(jù)存儲器和連接存儲器被劃分為M塊，每塊又劃分為N個單元。然后根據(jù)交換方向要求確定連接存儲器各存儲單元的內(nèi)容(步驟203)，例如，交換方向是將輸入的第2通道中第3信道的數(shù)據(jù)18H交換到輸出的第4通道的第5信道，那么該待交換數(shù)據(jù)18H在多頁數(shù)據(jù)存儲器中的地址是0203H，對應(yīng)的連接存儲器單元的地址為0405H，那么地址為0405H的連接存儲器單元中的內(nèi)容就是數(shù)據(jù)0203H，即待交換數(shù)據(jù)在多頁數(shù)據(jù)存儲器中的地址，其它連接存儲器單元的內(nèi)容按照同樣的方法來確定。當需要進行數(shù)字交換時，輸入數(shù)據(jù)經(jīng)串并轉(zhuǎn)換后按所處通道和信道寫入多頁數(shù)據(jù)存儲器中對應(yīng)的邏輯分塊中的相應(yīng)單元中(步驟204)，同時要獲得當前輸出信道對應(yīng)的連接存儲器單元的地址(步驟205)，輸出通道中信道與連接存儲器的映射關(guān)系和輸入與多頁數(shù)據(jù)存儲器的映射關(guān)系相同，而該地址對應(yīng)的連接存儲器單元的數(shù)據(jù)就作為讀出地址，從對應(yīng)的多頁數(shù)據(jù)存儲器中讀出數(shù)據(jù)(步驟206)，讀出的數(shù)據(jù)經(jīng)過并串轉(zhuǎn)換后在當前信道輸出(步驟207)。至此，數(shù)字交換的過程結(jié)束。
如圖3所示，本發(fā)明所述多路多速率數(shù)字交換裝置包括串并轉(zhuǎn)換電路10、多頁數(shù)據(jù)存儲器11、并串轉(zhuǎn)換電路12、寫入地址映射電路13、連接存儲器14、控制寄存器15、讀出地址映射電路16、微處理器接口17、輸入通道信道計數(shù)器18和輸出通道信道計數(shù)器19。
其中，串并轉(zhuǎn)換電路10，用于把多速率的串行輸入數(shù)據(jù)轉(zhuǎn)為并行數(shù)據(jù)。
多頁數(shù)據(jù)存儲器11，用于存儲并行數(shù)據(jù)，如果要求處理的最大通道數(shù)為M，要求處理的最高輸入速率時每幀有N個信道，那么為了存儲所有多路多速率輸入數(shù)據(jù)，多頁數(shù)據(jù)存儲器11的存儲單元個數(shù)就是M×N，而且在邏輯上將它們分為M塊，每塊大小為N個單元。每個通道的輸入數(shù)據(jù)按照信道順序?qū)懭雽?yīng)邏輯塊的對應(yīng)單元，例如，第0通道的0信道數(shù)據(jù)寫入第0塊的0單元，第0通道的1信道數(shù)據(jù)寫入第0塊的1單元，第1通道的0信道數(shù)據(jù)寫入第1塊的0單元，第1通道的1信道數(shù)據(jù)寫入第1塊的1單元，直到第(M-1)通道的(N-1)信道數(shù)據(jù)寫入第(M-1)塊的(N-1)單元。這里需說明的是，由于多頁數(shù)據(jù)存儲器11的容量是按照最多路數(shù)和最高速率時每幀信道數(shù)決定的，所以在實際使用時會存在部分存儲單元實際沒有使用的情況。
并串轉(zhuǎn)換電路12，將從多頁數(shù)據(jù)存儲器11中讀出的并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)流輸出。
寫入地址映射電路13，根據(jù)工作模式和輸入通道信道計數(shù)器18的計數(shù)值產(chǎn)生輸入數(shù)據(jù)寫入多頁數(shù)據(jù)存儲器11的地址。
連接存儲器14，位于多頁數(shù)據(jù)存儲器11與讀出地址映射電路16之間，連接存儲器14的容量和邏輯結(jié)構(gòu)與多頁數(shù)據(jù)存儲器11的相同。連接存儲器14的每個存儲單元對應(yīng)一個固定的輸出信道，例如，連接存儲器14第0塊第0單元對應(yīng)第0輸出通道的第0輸出信道，連接存儲器14第0塊第1單元對應(yīng)第0輸出通道的第1輸出信道，連接存儲器14第1塊第0單元對應(yīng)第1輸出通道的第0輸出信道，連接存儲器14第1塊第1單元對應(yīng)第1輸出通道的第1輸出信道，直到連接存儲器14第(M-1)塊第(N-1)單元對應(yīng)第(M-1)輸出通道的第(N-1)輸出信道。與多頁數(shù)據(jù)存儲器11一樣，由于連接存儲器14的容量是按照最多輸出路數(shù)和最高速率時每幀輸出信道數(shù)決定的，所以在實際使用時有部分存儲單元可能會不被使用。
連接存儲器14的每個存儲單元中存放的是該輸出信道對應(yīng)的輸入信道的數(shù)據(jù)在多頁數(shù)據(jù)存儲器11的地址，即連接存儲器14的內(nèi)容決定數(shù)據(jù)的交換方向。簡單舉例說明連接存儲器14的作用，當輸入的第0通道的第1信道數(shù)據(jù)23H經(jīng)過串并轉(zhuǎn)換電路10后寫入多頁數(shù)據(jù)存儲器11的0001H單元中，如果希望將這個輸入數(shù)據(jù)23H交換到輸出的第0通道的第3信道，就將連接存儲器14中與輸出的第0通道的第3信道對應(yīng)的存儲單元0003H中寫入0001H，就能實現(xiàn)將輸入第0通道中第1信道的數(shù)據(jù)23H交換到輸出的第0通道的第3信道中。
控制寄存器15，其內(nèi)容主要是工作模式，由微處理器接口進行讀寫，它決定寫入地址映射電路13的寫入地址生成和讀出地址映射電路16的讀出地址生成。
讀出地址映射電路16，根據(jù)工作模式和輸出通道信道計數(shù)器19決定輸出信道對應(yīng)的連接存儲器單元在連接存儲器14中的地址，再由連接存儲器單元的內(nèi)容決定輸入信道數(shù)據(jù)在多頁數(shù)據(jù)存儲器11中的地址。
微處理器接口17，外部微處理器通過它讀寫控制寄存器15。
輸入通道信道計數(shù)器18，對輸入數(shù)據(jù)所在通道和信道進行計數(shù)，為寫入地址映射電路13生成輸入數(shù)據(jù)的寫入地址提供條件。
輸出通道信道計數(shù)器19，對輸出數(shù)據(jù)所在通道和信道進行計數(shù)，為讀出地址映射電路16生成輸出數(shù)據(jù)的讀出地址提供條件。
下面舉例說明輸入數(shù)據(jù)是如何存儲在多頁數(shù)據(jù)存儲器11中的。
假設(shè)一個數(shù)字交換電路配置為4個通道輸入輸出，而且其最高工作速率為16Mbit/s時，則每通道每幀有4個信道，那么輸入數(shù)據(jù)在多頁數(shù)據(jù)存儲器11中的存儲位置如表2所示。
表2

假如將該交換電路配置為第0、1通道工作在16Mbit/s，而第2、3通道工作在8Mbit/s，那么第0、1通道每幀仍然有4信道，而第2、3通道則每幀只有2信道，其輸入數(shù)據(jù)的存儲位置見表3。
表3

假如將該交換電路配置為第0、1通道工作在8Mbit/s，而第2、3通道工作在16Mbit/s，那么第2、3通道每幀仍然有4信道，而第0、1通道則每幀只有2信道，輸入數(shù)據(jù)的存儲位置見表4。
表4

由此可見，通過對寫入地址映射電路13的控制，不同工作模式下不同速率的輸入數(shù)據(jù)所在多頁數(shù)據(jù)存儲器11的地址都可以根據(jù)其所在通道數(shù)和信道數(shù)決定，從而統(tǒng)一了多路多速率輸入數(shù)據(jù)在多頁數(shù)據(jù)存儲器11中存儲地址的生成方式，它是實現(xiàn)多路多速率數(shù)字交換的關(guān)鍵。
連接存儲器14存儲的是時隙交換所對應(yīng)的位置信息，每個輸出信道對應(yīng)連接存儲器14的一個單元，此單元地址下的內(nèi)容則是交換到這個輸出信道的多頁數(shù)據(jù)存儲器11的地址，所以修改連接存儲器14的內(nèi)容就控制了每個輸出信道的數(shù)據(jù)源頭，即改變了交換方向。
圖4是一個4通道2種數(shù)據(jù)速率進行時隙交換的實施簡例。在該實施例中，第0、1輸入通道有4個信道，即工作在16Mbit/s，第2、3通道有2個信道，即工作在8Mbit/s；而第0、1輸出通道有4個信道，即工作在16Mbit/s，第2、3輸出通道有2個信道，即工作在8Mbit/s。
寫入地址映射電路13根據(jù)上述工作模式將各通道的每個信道的輸入數(shù)據(jù)寫入多頁數(shù)據(jù)存儲器11中，其存儲位置如表3所示。
設(shè)定交換方向為1、輸入的第1通道第2信道的數(shù)據(jù)b1交換到輸出的第2通道第1信道；2、輸入的第3通道第0信道的數(shù)據(jù)d0交換到輸出的第0通道第3信道。
那么數(shù)據(jù)b1存儲在多頁數(shù)據(jù)存儲器11的0110單元；d0則存儲在1100單元。
讀出地址映射電路16依據(jù)上述交換方向在連接存儲器14的1001單元寫入0110；在連接存儲器14的0011單元寫入1100。
當輸出第2通道第1信道時，根據(jù)當前輸出通道信道計數(shù)值，找到與之對應(yīng)的連接存儲器單元地址為1001，以此單元的內(nèi)容0110作為多頁數(shù)據(jù)存儲器11的地址，讀出此地址單元內(nèi)的數(shù)據(jù)b1，經(jīng)過并串轉(zhuǎn)換電路12后輸出，完成交換。
當輸出第0通道第3信道時，根據(jù)當前輸出通道信道計數(shù)值，找到與之對應(yīng)的連接存儲器單元地址為0011，以此單元的內(nèi)容1100作為多頁數(shù)據(jù)存儲器11的地址，讀出此地址單元內(nèi)的數(shù)據(jù)d0，經(jīng)過并串轉(zhuǎn)換電路12后輸出，完成交換。
下面進一步詳細描述本發(fā)明在實際的無線基站設(shè)備中實現(xiàn)多速率多路數(shù)字交換的過程。
在無線基站的交換板上，需要用到16通道4M(工作模式2)和16通道8M(工作模式2)兩種速率的數(shù)字交換，在不同的應(yīng)用場合，也可能配置為其它速率的交換模式。其中STi0-STi15為16通道4M的輸入數(shù)據(jù)，STo0-STo15為16通道4M的輸出數(shù)據(jù)，STi16-STi31為16通道8M的輸入數(shù)據(jù)，STo16-STo31為16通道8M的輸出數(shù)據(jù)。在1幀里，STi0-STi15和STo0-STo15每通道都有64個信道，而STi16-STi31和STo16-STo31每通道有128個信道，當外部CPU通過微處理器接口17將工作模式寫入兩個控制寄存器15后，寫入地址映射電路13就將STi0-STi15上的4M輸入數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換電路10后存到地址為0000H-0F3FH的多頁數(shù)據(jù)存儲器11中，而將STi16-STi31上的8M輸入數(shù)據(jù)經(jīng)過串并轉(zhuǎn)換電路10后存到地址為1000H-1F7FH單元，0F40H-0FFFH單元為空。在連接存儲器14中，連接存儲器單元的地址對應(yīng)于輸出信道，而連接存儲器單元的內(nèi)容則為待交換輸出對應(yīng)的輸入信道地址。
例如，要將第2通道中第16信道中數(shù)據(jù)交換到第3通道的第31信道中，同時要將第31通道中第7信道中數(shù)據(jù)交換到第17通道的第127信道中。由于第2通道中第16信道數(shù)據(jù)存在多頁數(shù)據(jù)存儲器11的0210H單元，而第31通道中第7信道數(shù)據(jù)存在多頁數(shù)據(jù)存儲器11的1F07H單元，所以要把連接存儲器14的031FH(對應(yīng)于第3通道的第31信道)和117FH(對應(yīng)于第17通道的第127信道)單元寫為0210H和1F07H，連接存儲器14就會按給定的地址在多頁數(shù)據(jù)存儲器11中讀出源信道數(shù)據(jù)，再經(jīng)并串轉(zhuǎn)換后輸出。這樣，多路多速率的數(shù)字交換就完成了。
權(quán)利要求
1.一種多路多速率數(shù)字交換的方法，其特征在于，包括以下步驟一、根據(jù)數(shù)字交換的工作模式找出對應(yīng)的輸入輸出通道數(shù)和每通道每幀信道數(shù)；二、根據(jù)步驟一的結(jié)果對多頁數(shù)據(jù)存儲器和連接存儲器進行邏輯分塊；三、根據(jù)交換方向的要求來確定連接存儲器各存儲單元的內(nèi)容；四、輸入數(shù)據(jù)經(jīng)串并轉(zhuǎn)換后按所處通道和信道寫入多頁數(shù)據(jù)存儲器中對應(yīng)的邏輯分塊中的相應(yīng)單元；五、獲得當前輸出信道對應(yīng)的連接存儲器單元的地址；六、根據(jù)步驟五的結(jié)果確定的連接存儲器單元中的數(shù)據(jù)作為讀出地址，從多頁數(shù)據(jù)存儲器中讀出數(shù)據(jù)；七、讀出的數(shù)據(jù)經(jīng)過并串轉(zhuǎn)換后在當前信道輸出。
2.如權(quán)利要求1所述的方法，其特征在于所述步驟一中工作模式與輸入輸出通道數(shù)和每通道每幀信道數(shù)的對應(yīng)關(guān)系如表1表1
3.如權(quán)利要求1所述的方法，其特征在于所述步驟二的邏輯分塊包括根據(jù)輸入輸出的最大通道數(shù)把多頁數(shù)據(jù)存儲器和連接存儲器劃分為塊以及根據(jù)最高輸入輸出速率時的每幀信道數(shù)將塊劃分為單元。
4.如權(quán)利要求1所述的方法，其特征在于所述步驟三中連接存儲器各存儲單元的內(nèi)容是待交換數(shù)據(jù)在多頁數(shù)據(jù)存儲器中的存儲地址。
5.一種多路多速率數(shù)字交換裝置，其特征在于，包括串并轉(zhuǎn)換電路(10)，用于將輸入的串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)；多頁數(shù)據(jù)存儲器(11)，用于存儲所述串并轉(zhuǎn)換電路(10)輸出的數(shù)據(jù)；并串轉(zhuǎn)換電路(12)，用于將從所述多頁數(shù)據(jù)存儲器(11)中讀出的并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)輸出；控制寄存器(15)，用于存儲數(shù)字交換的工作模式；輸入通道信道計數(shù)器(18)，用于對輸入數(shù)據(jù)所在的通道和信道進行計數(shù)；寫入地址映射電路(13)，根據(jù)所述控制寄存器(15)的內(nèi)容生成輸入數(shù)據(jù)在所述多頁數(shù)據(jù)存儲器(11)中的寫入地址；輸出通道信道計數(shù)器(19)，用于對輸出數(shù)據(jù)所在的通道和信道進行計數(shù)；連接存儲器(14)，位于所述多頁數(shù)據(jù)存儲器(11)與所述讀出地址映射電路(16)之間，用于存儲各輸出信道對應(yīng)的輸入信道數(shù)據(jù)在所述多頁數(shù)據(jù)存儲器(11)的地址；讀出地址映射電路(16)，根據(jù)所述控制寄存器(15)的內(nèi)容決定輸出信道對應(yīng)在所述連接存儲器(14)中的地址。
6.如權(quán)利要求5所述的裝置，其特征在于還包括微處理器接口，用于外部微處理器對所述控制寄存器的讀寫。
7.如權(quán)利要求5或6所述的裝置，其特征在于所述多頁數(shù)據(jù)存儲器(11)的容量和邏輯結(jié)構(gòu)與所述連接存儲器(14)的容量和邏輯結(jié)構(gòu)相同。
全文摘要
本發(fā)明所述多路多速率數(shù)字交換的方法，根據(jù)數(shù)字交換的工作模式找出對應(yīng)的輸入輸出通道數(shù)和每通道每幀信道數(shù)，并對多頁數(shù)據(jù)存儲器和連接存儲器邏輯分塊，再根據(jù)交換方向確定連接存儲器各存儲單元的內(nèi)容；輸入數(shù)據(jù)經(jīng)串并轉(zhuǎn)換后按所處通道和信道寫入多頁數(shù)據(jù)存儲器中對應(yīng)邏輯分塊中的相應(yīng)單元，當需交換時，先獲得當前輸出信道對應(yīng)的連接存儲器單元的地址，然后確定連接存儲器單元中的數(shù)據(jù)作為讀出地址，從多頁數(shù)據(jù)存儲器中讀出數(shù)據(jù)，經(jīng)過并串轉(zhuǎn)換后在當前信道輸出。本發(fā)明采用控制寫入地址順序和讀出地址順序的方法，使多路多速率數(shù)據(jù)的交叉連接和信道交換兩部分功能同時在交換中完成，可適應(yīng)外部輸入輸出通道數(shù)變化或多種數(shù)據(jù)速率交叉連接的情況。
文檔編號H04L5/22GK1428964SQ0114571
公開日2003年7月9日 申請日期2001年12月26日 優(yōu)先權(quán)日2001年12月26日
發(fā)明者程農(nóng), 朱勵行, 張青松, 丁旭 申請人:深圳市中興通訊股份有限公司上海第二研究所