專利名稱：光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法與電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光通信技術(shù)領(lǐng)域，更確切地說(shuō)是涉及光通信系統(tǒng)中上行高速突發(fā)數(shù)據(jù)同步接收的方法及其電路。
ATM無(wú)源光纖網(wǎng)(A-PONATM-Passive Optical Network)通信系統(tǒng)在使用高速時(shí)分多址(TDMA-Time Division Multiple Access)技術(shù)時(shí)，對(duì)上行數(shù)據(jù)的同步需要采取特殊的技術(shù)與特殊的方法。如每個(gè)到達(dá)光纖網(wǎng)絡(luò)單元(OLTOptical Line Terminal)的異步轉(zhuǎn)移模式(ATMAsynchronous Transfer Mode)信元，需通過(guò)測(cè)距進(jìn)行粗略的同步，但是此時(shí)ATM信元與信元之間仍存在非整數(shù)比特(bit)的間隙，需要用bit同步將數(shù)據(jù)對(duì)齊，同時(shí)完成數(shù)據(jù)的字節(jié)(byte)同步和信元同步，這就是本發(fā)明所指的快速比特同步接收問(wèn)題；又如，由于上行的ATM信元可能來(lái)自不同的遠(yuǎn)端，并且是突發(fā)的數(shù)據(jù)，所以其同步過(guò)程需要逐信元地進(jìn)行。
在上述同步接收過(guò)程中，為了獲得最大的時(shí)間裕度，所采用的特殊方法與電路都要使OLT接收端的采樣時(shí)鐘定位在輸入數(shù)據(jù)眼圖的正中間。常用的一種定位方法是采用鎖相環(huán)(PLL Phase-Locked Loop)技術(shù)。先由鑒相器對(duì)上行串行突發(fā)數(shù)據(jù)與采樣時(shí)鐘的上升、下降沿進(jìn)行鑒相，產(chǎn)生＂up＂(上升)與＂down＂(下降)脈沖，然后將這兩種脈沖送到“charge pump”(電荷泵)中，利用charge pump的輸出電壓來(lái)控制壓控振蕩器(VCO-Voltage Controlled Oscillator)，以產(chǎn)生具有合適相位的時(shí)鐘。
采用PLL技術(shù)進(jìn)行同步的缺點(diǎn)是顯而易見(jiàn)的首先，采用PLL技術(shù)達(dá)到穩(wěn)定的鎖相需要較長(zhǎng)的建立(hang_up)時(shí)間，不能適應(yīng)A-PON系統(tǒng)上行數(shù)據(jù)的高速突發(fā)特性；其次，在高速情況下，設(shè)計(jì)一個(gè)對(duì)高速上行串行突發(fā)數(shù)據(jù)與采樣時(shí)鐘進(jìn)行鑒相的相位鑒別電路是比較困難的再其次，要在采樣時(shí)鐘與上行串行突發(fā)數(shù)據(jù)之間獲得小的靜態(tài)相位錯(cuò)誤與動(dòng)態(tài)相位錯(cuò)誤是非常困難的事，如在處理延時(shí)、同步延時(shí)和鑒相器的非線性特性時(shí)，均要求保證低的環(huán)回帶寬，以保持穩(wěn)定性，但如此一來(lái)，對(duì)于高頻噪聲，電路則無(wú)法進(jìn)行跟蹤。
更常用的另一種定位方法是采用四相時(shí)鐘對(duì)高速上行串行突發(fā)數(shù)據(jù)進(jìn)行超采樣(oversample)。遠(yuǎn)端在發(fā)送的上行串行數(shù)據(jù)的信元頭上加上特殊的前導(dǎo)碼，局端接收時(shí)，如果有一相時(shí)鐘采樣到正確的該前導(dǎo)碼，則認(rèn)為該時(shí)鐘的相位符合要求，而選擇該相時(shí)鐘作為同步時(shí)鐘，然后完成比特?cái)?shù)據(jù)的采樣、字節(jié)數(shù)據(jù)的轉(zhuǎn)換及信元的恢復(fù)等。
該方法存在的缺點(diǎn)是首先，選出的時(shí)鐘不一定位于數(shù)據(jù)的正中，所提供的時(shí)間裕度可能很?。黄浯?，在高速應(yīng)用情況下，難以達(dá)到系統(tǒng)正常工作的要求；再其次，對(duì)系統(tǒng)的相位噪聲(phase noise)，難以實(shí)現(xiàn)精確跟蹤。
本發(fā)明的目的是設(shè)計(jì)一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法與電路，解決現(xiàn)有技術(shù)方案中對(duì)A-PON系統(tǒng)的上行高速串行突發(fā)數(shù)據(jù)在同步接收時(shí)存在的問(wèn)題，并具有結(jié)構(gòu)簡(jiǎn)單容易實(shí)現(xiàn)的優(yōu)點(diǎn)。
實(shí)現(xiàn)本發(fā)明目的的技術(shù)方案是這樣的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于是多相時(shí)鐘快速比特同步接收方法，包括A.用X相時(shí)鐘對(duì)接收的上行高速串行突發(fā)數(shù)據(jù)分別進(jìn)行超采樣，將獲得的X路數(shù)據(jù)適配到本地時(shí)鐘上，X為正整數(shù)；B.對(duì)適配到本地時(shí)鐘上的X路數(shù)據(jù)進(jìn)行前導(dǎo)碼檢測(cè)，判斷出所接收到的正確數(shù)據(jù)；C.選擇位于數(shù)據(jù)眼圖正中的時(shí)鐘所采樣的正確數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換和字節(jié)與信元同步。
所述的X相時(shí)鐘是8相或16相時(shí)鐘，相鄰的兩相時(shí)鐘之間具有相同的1/X時(shí)鐘周期的相位差。
所述的步驟A，進(jìn)一步包括由時(shí)鐘產(chǎn)生電路產(chǎn)生X相具有相同相位差的時(shí)鐘；以X相時(shí)鐘分別對(duì)應(yīng)X路采樣電路單元對(duì)上行高速串行突發(fā)數(shù)據(jù)進(jìn)行超采樣獲得X路數(shù)據(jù)；以對(duì)應(yīng)的X路適配級(jí)將X路數(shù)據(jù)均適配到本地時(shí)鐘上；以對(duì)應(yīng)的X路移位級(jí)分別對(duì)適配到本地時(shí)鐘上的X路數(shù)據(jù)進(jìn)行移位，進(jìn)行X路數(shù)據(jù)同步。
所述的以X相時(shí)鐘分別對(duì)應(yīng)X路采樣電路單元對(duì)上行高速串行突發(fā)數(shù)據(jù)進(jìn)行超采樣包括由3級(jí)串聯(lián)的寄存器對(duì)數(shù)據(jù)進(jìn)行移位處理，消除不穩(wěn)定的接收信號(hào)。
所述的以對(duì)應(yīng)的X路適配級(jí)將X路數(shù)據(jù)均適配到本地時(shí)鐘上，是將前一相位時(shí)鐘的輸出數(shù)據(jù)送到后一相位時(shí)鐘驅(qū)動(dòng)的寄存器的數(shù)據(jù)端，并最終送到由本地時(shí)鐘驅(qū)動(dòng)的寄存器的數(shù)據(jù)端完成的。
所述的以對(duì)應(yīng)的X路移位級(jí)分別對(duì)適配到本地時(shí)鐘上的X路數(shù)據(jù)進(jìn)行移位是由8+1級(jí)串聯(lián)的寄存器對(duì)數(shù)據(jù)移位完成的。
所述的步驟B進(jìn)一步包括將適配到本地時(shí)鐘上的X路數(shù)據(jù)分別與前導(dǎo)碼比較，將檢測(cè)到前導(dǎo)碼的數(shù)據(jù)判斷為正確數(shù)據(jù)；進(jìn)行極性檢測(cè)，測(cè)試出正確數(shù)據(jù)的上升、下降沿，以代替該路數(shù)據(jù)。
所述的將適配到本地時(shí)鐘上的X路數(shù)據(jù)分別與前導(dǎo)碼比較，全部的位相同或僅有一位不同則判斷為檢測(cè)到了前導(dǎo)碼，將檢測(cè)到前導(dǎo)碼的數(shù)據(jù)判斷為正確數(shù)據(jù)。
所述的極性檢測(cè)，進(jìn)一步包括設(shè)置初始向量hit1至hit8，以比較結(jié)果不同時(shí)的“0”及比較結(jié)果相同時(shí)的“1”分別對(duì)應(yīng)表示數(shù)據(jù)與前導(dǎo)碼的比較結(jié)果；由低位至高位，對(duì)相鄰的兩個(gè)初始向量的比較結(jié)果作異或操作，將操作結(jié)果放入一標(biāo)幟中；標(biāo)幟中低位1與高位1分別為所述的正確數(shù)據(jù)的上升、下降沿。
所述的步驟C進(jìn)一步包括以一選擇邏輯電路單元譯碼出所述低位1在所述標(biāo)幟中的位置a，譯碼出所述高位1在所述標(biāo)幟中的位置b，選擇(a+b)/2相時(shí)鐘所采樣的正確數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換和信元同步。
還包括有直接對(duì)本地時(shí)鐘進(jìn)行分頻，產(chǎn)生所述的并行數(shù)據(jù)的串并轉(zhuǎn)換時(shí)鐘，并伴隨數(shù)據(jù)輸送到同步接收電路外。
實(shí)現(xiàn)本發(fā)明目的的技術(shù)方案還可以是這樣的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收電路，其特征在于包括X相時(shí)鐘產(chǎn)生電路單元、X路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元、X路前導(dǎo)碼檢測(cè)電路單元、選擇邏輯電路單元和由X路數(shù)據(jù)選擇電路單元、同步信號(hào)選擇電路單元及串并轉(zhuǎn)換電路單元連接組成的字節(jié)和信元同步單元；所述的X相時(shí)鐘產(chǎn)生電路單元分別連接X(jué)路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元；所述的X路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元分別對(duì)應(yīng)連接所述的X路前導(dǎo)碼檢測(cè)電路單元和連接所述字節(jié)和信元同步單元中的X路數(shù)據(jù)選擇電路單元；所述的X路前導(dǎo)碼檢測(cè)電路單元分別連接所述的選擇邏輯電路單元和連接所述字節(jié)和信元同步單元中的同步信號(hào)選擇電路單元；所述的選擇邏輯電路單元分別連接所述字節(jié)和信元同步單元中的同步信號(hào)選擇電路單元及X路數(shù)據(jù)選擇電路單元；所述的字節(jié)和信元同步單元中的X路數(shù)據(jù)選擇電路單元及同步信號(hào)選擇電路單元分別連接所述的串并轉(zhuǎn)換電路單元；有本地時(shí)鐘連接至所述的X路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元及X路前導(dǎo)碼檢測(cè)電路單元。
還包括有一本地時(shí)鐘分頻電路，利用本地時(shí)鐘分頻直接產(chǎn)生接收數(shù)據(jù)的恢復(fù)時(shí)鐘，并伴隨經(jīng)字節(jié)和信元同步了的數(shù)據(jù)送至所述的同步接收電路外。
所述的每一路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元由去除亞穩(wěn)態(tài)的采樣級(jí)、實(shí)現(xiàn)數(shù)據(jù)與本地時(shí)鐘適配的適配級(jí)和實(shí)現(xiàn)數(shù)據(jù)同步的移位級(jí)順序連接構(gòu)成。
所述的選擇邏輯電路單元由時(shí)序發(fā)生器、第一標(biāo)幟寄存器、第二標(biāo)幟寄存器、第一譯碼邏輯電路、第二譯碼邏輯電路、第一寄存器、第二寄存器、加法器和選擇器連接構(gòu)成；所述的時(shí)序發(fā)生器分別連接所述的第一標(biāo)幟寄存器、第二標(biāo)幟寄存器、第一寄存器、第二寄存器及選擇器；所述的第一標(biāo)幟寄存器、第一譯碼邏輯電路、第一寄存器順序連接并連接所述加法器一端；所述的第二標(biāo)幟寄存器、第二譯碼邏輯電路、第二寄存器順序連接并連接所述加法器另一端；所述加法器輸出連接所述的選擇器；有本地時(shí)鐘連接所述的第一標(biāo)幟寄存器、第二標(biāo)幟寄存器、第一寄存器及第二寄存器。
所述的X相時(shí)鐘產(chǎn)生電路單元是由鎖相環(huán)路(PLL)或數(shù)字鎖相環(huán)路(DLL)實(shí)現(xiàn)的。
本發(fā)明的光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法與電路，是為解決現(xiàn)有技術(shù)方案的缺點(diǎn)而提出的，是一種多相時(shí)鐘快速比特同步接收方法與電路。利用多相(如8至16相)時(shí)鐘先對(duì)高速上行突發(fā)數(shù)據(jù)進(jìn)行超采樣(oversample)，將多相高速上行突發(fā)數(shù)據(jù)適配到本地時(shí)鐘后，進(jìn)行前導(dǎo)碼(如baker碼)檢測(cè)，根據(jù)檢測(cè)結(jié)果，再選擇位于數(shù)據(jù)眼圖正中的時(shí)鐘所采樣的數(shù)據(jù)，進(jìn)行串并轉(zhuǎn)換，完成字節(jié)與信元同步。
本發(fā)明的光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法與電路，是一種多相時(shí)鐘快速比特同步接收方法與電路，采用多相時(shí)鐘對(duì)到達(dá)數(shù)據(jù)進(jìn)行超采樣，然后適配到本地時(shí)鐘上；采用極性檢測(cè)電路以簡(jiǎn)化其后續(xù)電路；利用選擇邏輯電路選擇出位于數(shù)據(jù)正中時(shí)鐘所采樣的數(shù)據(jù)；和在高速上行串行突發(fā)數(shù)據(jù)中加入baker碼作前導(dǎo)碼；是選擇數(shù)據(jù)，而不是選擇時(shí)鐘；和直接分頻高速時(shí)鐘作為字節(jié)時(shí)鐘。
本發(fā)明通信系統(tǒng)中多相時(shí)鐘快速比特同步接收方法與電路，與采用四相時(shí)鐘對(duì)上行突發(fā)數(shù)據(jù)進(jìn)行超采樣的方法相比較，具有以下有益效果參與oversample的時(shí)鐘相數(shù)多，采樣粒度小，能有效跟蹤系統(tǒng)的相位噪聲(phase error)能可靠并準(zhǔn)確選擇到位于接收數(shù)據(jù)眼圖正中的時(shí)鐘，給電路提供最大的時(shí)間裕度；電路結(jié)構(gòu)采用流水線(pipeline)方式動(dòng)作，由于不存在反饋邏輯，使運(yùn)算速度大大提高，可滿足高速數(shù)據(jù)比特同步要求；先將接收數(shù)據(jù)同步到本地時(shí)鐘后再進(jìn)行處理，電路簡(jiǎn)單，沒(méi)有相位抖動(dòng)的問(wèn)題，應(yīng)用于系統(tǒng)中時(shí)不需要使用緩沖器(FIFO)進(jìn)行同步，便于后續(xù)的同步控制；電路還可直接送出由高速時(shí)鐘分頻出的時(shí)鐘，沒(méi)有時(shí)鐘切換的毛刺問(wèn)題。
下面結(jié)合實(shí)施例及附圖進(jìn)一步說(shuō)明本發(fā)明的技術(shù)。


圖1是8相時(shí)鐘對(duì)上行數(shù)據(jù)的采樣原理圖。
圖2是本發(fā)明8相時(shí)鐘快速比特同步接收電路的基本原理框圖。
圖3是圖2中上行采樣單元的一相時(shí)鐘采樣的電路原理框圖。
圖4是圖2中前導(dǎo)碼(baker碼)檢測(cè)電路單元中的極性檢測(cè)電路原理框圖。
圖5是圖2中選擇邏輯電路的原理框圖。
參見(jiàn)圖1，圖中示意出8相時(shí)鐘對(duì)上行數(shù)據(jù)進(jìn)行采樣的原理，采用8相時(shí)鐘Clk0-Clk7對(duì)上行高速串行突發(fā)數(shù)據(jù)進(jìn)行超采樣，假設(shè)8相時(shí)鐘Clk0-Clk7都采樣到正確的數(shù)據(jù)，則選擇位于上行數(shù)據(jù)正中的時(shí)鐘Clk3或Clk4所采樣的數(shù)據(jù)作為正常接收數(shù)據(jù)。
參見(jiàn)圖2，圖2示出本發(fā)明方法的基本原理與電路的基本結(jié)構(gòu)。主要包括多相(8相)時(shí)鐘產(chǎn)生電路單元21、上行高速串行突發(fā)數(shù)據(jù)采樣電路單元22、baker碼(前導(dǎo)碼中的一種碼)檢測(cè)電路單元23、選擇邏輯電路單元24和由多路(8路)數(shù)據(jù)選擇電路單元251、同步信號(hào)選擇電路單元252及串并轉(zhuǎn)換電路單元253連接組成的字節(jié)和信元同步單元25。該電路中還設(shè)置有時(shí)鐘分頻電路26，其分頻數(shù)與串并轉(zhuǎn)換電路單元253的位數(shù)相關(guān)。
多相時(shí)鐘產(chǎn)生電路單元21用于產(chǎn)生與相數(shù)相等、與上行數(shù)據(jù)速率相等的等相差時(shí)鐘，如上行高速串行突發(fā)數(shù)據(jù)的速率是155Mbps時(shí)，輸入外部時(shí)鐘(155MHz)，產(chǎn)生8個(gè)具有相等相位差的155MHz時(shí)鐘，時(shí)鐘周期為6.4ns，每相鄰的兩相時(shí)鐘間的相位差是1/8個(gè)外部時(shí)鐘周期，即相差為0.8ns。多相時(shí)鐘產(chǎn)生電路單元21可以由經(jīng)典的PLL或DLL(數(shù)字鎖相環(huán)路)構(gòu)成。8個(gè)等相差時(shí)鐘Clk0-Clk7輸出至上行高速串行突發(fā)數(shù)據(jù)采樣電路單元22。
上行高速串行突發(fā)數(shù)據(jù)采樣電路單元22由8路時(shí)鐘采樣電路組成，利用8個(gè)等相差時(shí)鐘Clk0-Clk7，由8路(相)時(shí)鐘采樣電路分別對(duì)到達(dá)的上行高速串行突發(fā)數(shù)據(jù)(Data)進(jìn)行超采樣，獲得8路串行數(shù)據(jù)，再利用轉(zhuǎn)換電路適配到155MHz本地時(shí)鐘上，以方便后續(xù)處理。
結(jié)合參見(jiàn)圖3，圖中示出上行高速串行突發(fā)數(shù)據(jù)采樣電路單元22中的1路(相)時(shí)鐘采樣電路的原理性結(jié)構(gòu)，由三級(jí)(stage)組成，分別用三個(gè)虛線框表示。
第一級(jí)221為采樣級(jí)(Sample stage)，采用移位的方式以8相時(shí)鐘Clk0-Clk7中的一相時(shí)鐘對(duì)到達(dá)的上行高速串行突發(fā)數(shù)據(jù)(Data)進(jìn)行超采樣，獲得相應(yīng)時(shí)鐘相位的數(shù)據(jù)，其實(shí)施電路可采用3級(jí)串聯(lián)的寄存器構(gòu)成，用于去除亞穩(wěn)態(tài)，消除接收信號(hào)的不穩(wěn)定狀況。
第二級(jí)222為適配級(jí)(Adopt stage)，用于將由8個(gè)采樣級(jí)獲得的8個(gè)不同時(shí)鐘相位的數(shù)據(jù)經(jīng)CLK3、CLK4、CLK5、CLK6、CLK7(或直接)適配到主時(shí)鐘或稱本地時(shí)鐘(Mclk，155MHz)上去。
適配主時(shí)鐘按下述關(guān)系進(jìn)行，式中--->表示以箭頭前面時(shí)鐘輸出的數(shù)據(jù)送到由箭頭后面時(shí)鐘驅(qū)動(dòng)的寄存器的數(shù)據(jù)端Clk0--->Clk4--->Mclk155M--->Mclk155M；Clk1--->Clk5--->Mclk155M--->Mclk155M；Clk2--->Clk6--->Clk3--->Mclk155M；Clk3--->Clk7--->Clk4--->Mclk155M；Clk4--->Mclk155M--->Mclk155M；Clk5--->Mclk155M--->Mclk155M；Clk6--->Clk3--->Mclk155M；Clk7--->Clk4--->Mclk155M。
由上述關(guān)系式可知，分別與8相時(shí)鐘同步的數(shù)據(jù)最后都適配到主時(shí)鐘或稱本地時(shí)鐘(Mclk，155MHz)上。
第三級(jí)為移位級(jí)223(Shift stage)，用于對(duì)適配級(jí)222輸出的已適配到主時(shí)鐘上的各個(gè)不同時(shí)鐘相位的數(shù)據(jù)同步，由9級(jí)串聯(lián)的寄存器構(gòu)成移位器，8路(相)移位級(jí)223分別送出的低8位串行數(shù)據(jù)至前導(dǎo)碼(baker碼)檢測(cè)電路單元23的相應(yīng)路(相)檢測(cè)電路上，8路(相)移位級(jí)223分別送出的最高1位數(shù)據(jù)到數(shù)據(jù)選擇電路單元251進(jìn)行數(shù)據(jù)選擇，如圖2中所示。
前導(dǎo)碼(baker碼)檢測(cè)電路單元23也包括8路(相)baker碼檢測(cè)電路，分別對(duì)由上行高速突發(fā)數(shù)據(jù)采樣電路單元22的移位級(jí)223輸出的8路(相)低8位串行數(shù)據(jù)進(jìn)行前導(dǎo)碼檢測(cè)，來(lái)判斷8路數(shù)據(jù)中是否有正確數(shù)據(jù)。每一路(相)baker碼檢測(cè)電路均由baker碼比較電路和數(shù)據(jù)極性檢測(cè)電路構(gòu)成。
結(jié)合參見(jiàn)圖4，圖中示出baker碼檢測(cè)電路的檢測(cè)原理。Bake碼比較電路將到達(dá)的一相數(shù)據(jù)同baker碼(Baker Code)＂11100101″比較，如圖中除陰影(其它數(shù)據(jù))以外的區(qū)域，該區(qū)域下方的箭頭表示該比較過(guò)程，是Baker Code則將初始向量hit置為“1”，不是Baker Code則將初始向量hit置為“0”，圖中所示hit1、hit8為“0”，其余hit2-hit7為“1” (共6個(gè)“1”)，比較時(shí)，若全部位相同或是有一位不同，都判斷為檢測(cè)到了baker碼。該比較是連續(xù)進(jìn)行的，如圖中所示的hit8、hit1、hit2、…、hit7、hit8…。
極性檢測(cè)電路主要用于測(cè)試出上行數(shù)據(jù)的上升、下降沿，并用其代替整個(gè)采樣的數(shù)據(jù)送到后續(xù)電路去處理，從而可大大減少數(shù)據(jù)的運(yùn)算量，化簡(jiǎn)其后的處理邏輯，使整個(gè)電路在155MHz的高速時(shí)鐘下也能完成全部8路數(shù)據(jù)的處理。用8個(gè)異或門(XOR)分別對(duì)相鄰的兩個(gè)Bake碼比較結(jié)果作異或操作，并將操作結(jié)果“01000001”依序放入一8位標(biāo)幟(Flag)中，并分別構(gòu)成該標(biāo)幟中的各位，低位(LSB)為0，高位(MSB)為1。
由圖4可見(jiàn)，通過(guò)極性檢測(cè)電路，標(biāo)幟(Flag)中所存放的數(shù)據(jù)就只有兩位為“1”了，而可代替初始hit向量中的6位＂1＂，從而使后續(xù)處理電路大大化簡(jiǎn)。
選擇邏輯電路單元24用于對(duì)baker碼檢測(cè)電路單元23送出的8×8位數(shù)據(jù)眼圖(pattern)進(jìn)行運(yùn)算，計(jì)算出位于中間的是哪一相時(shí)鐘。
結(jié)合參見(jiàn)圖5，選擇邏輯電路單元24包括時(shí)序發(fā)生器241、由寄存器邏輯部件構(gòu)成的標(biāo)幟242(第一標(biāo)幟，F(xiàn)lagA)、由寄存器邏輯部件構(gòu)成的標(biāo)幟243(第二標(biāo)幟，F(xiàn)lagB)、譯碼邏輯244(第一譯碼邏輯，A)、譯碼邏輯245(第二譯碼邏輯，B)、寄存器246(第一寄存器，A)、寄存器247(第二寄存器，B)、加法器248(+)和由寄存器邏輯部件構(gòu)成的選擇器249(SEL)。選擇邏輯電路單元24根據(jù)極性檢測(cè)的結(jié)果，即圖中所示譯碼出第一個(gè)“1”在標(biāo)幟(Flag)中的位置a和第二個(gè)“1”在標(biāo)幟Flag中的位置b，那末，經(jīng)加法器248(+)和選擇器249(SEL)的運(yùn)算后，采樣到Baker碼的中間一相時(shí)鐘為第(a+b)/2相時(shí)鐘。結(jié)合圖4可以說(shuō)明譯碼出第一個(gè)“1”在標(biāo)幟(Flag)中的位置a是2，譯碼出第二個(gè)“1”在標(biāo)幟(Flag)中的位置b是8，則采樣到Baker碼的中間一相時(shí)鐘為第(2+8)/2＝5相時(shí)鐘。
采用選擇邏輯的主要考慮是，解決在相位差較大時(shí)baker碼跨越主時(shí)鐘周期邊界的情況。其設(shè)計(jì)時(shí)的要點(diǎn)是需考慮譯碼速度給后續(xù)字節(jié)同步所帶來(lái)的影響。
由數(shù)據(jù)選擇電路單元251、同步信號(hào)選擇電路單元252和串并轉(zhuǎn)換電路單元253連接構(gòu)成的字節(jié)和信元同步單元25，用于完成8路數(shù)據(jù)的選擇、同步和串并轉(zhuǎn)換，實(shí)現(xiàn)字節(jié)與信元同步。數(shù)據(jù)選擇電路單元251在選擇邏輯電路單元24的控制下對(duì)來(lái)自上行高速串行突發(fā)數(shù)據(jù)采樣電路單元22的8路移位級(jí)223送出的各一最高位數(shù)據(jù)進(jìn)行擇一選擇；同步信號(hào)選擇電路單元252在選擇邏輯電路單元24的控制下對(duì)來(lái)自baker碼檢測(cè)電路單元23的8路數(shù)據(jù)進(jìn)行一路選擇并同步輸出；串并轉(zhuǎn)換電路單元253在時(shí)鐘分頻電路26及數(shù)據(jù)選擇電路單元251的控制下，對(duì)同步信號(hào)選擇電路單元252輸出的8路8位并行數(shù)據(jù)進(jìn)行并串變換，實(shí)現(xiàn)信元同步，同時(shí)由時(shí)鐘分頻電路26送出一個(gè)相應(yīng)的字節(jié)(byte)時(shí)鐘。時(shí)鐘分頻電路26利用本地時(shí)鐘分頻直接產(chǎn)生接收數(shù)據(jù)的恢復(fù)時(shí)鐘，并伴隨經(jīng)字節(jié)和信元同步了的數(shù)據(jù)送至電路外。由于本實(shí)現(xiàn)電路是本技術(shù)領(lǐng)域中相當(dāng)成熟的技術(shù)，不再詳述。
本發(fā)明的方法與電路經(jīng)在FPGA(VIRTEX-600)上進(jìn)行系統(tǒng)驗(yàn)證，證明在155Mbps速率下，其技術(shù)方案是切實(shí)可行的，系統(tǒng)工作穩(wěn)定。動(dòng)態(tài)范圍達(dá)到30db左右，滿足G.983.1標(biāo)準(zhǔn)要求，誤碼率＜1×10-12。
權(quán)利要求
1.一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于是多相時(shí)鐘快速比特同步接收方法，包括A.用X相時(shí)鐘對(duì)接收的上行高速串行突發(fā)數(shù)據(jù)分別進(jìn)行超采樣，將獲得的X路數(shù)據(jù)適配到本地時(shí)鐘上，X為正整數(shù)；B.對(duì)適配到本地時(shí)鐘上的X路數(shù)據(jù)進(jìn)行前導(dǎo)碼檢測(cè)，判斷出所接收到的正確數(shù)據(jù)；C.選擇位于數(shù)據(jù)眼圖正中的時(shí)鐘所采樣的正確數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換和字節(jié)與信元同步。
2.根據(jù)權(quán)利要求1所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于所述的X相時(shí)鐘是8相或16相時(shí)鐘，相鄰的兩相時(shí)鐘之間具有相同的1/X時(shí)鐘周期的相位差。
3.根據(jù)權(quán)利要求1或2所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于所述的步驟A，進(jìn)一步包括由時(shí)鐘產(chǎn)生電路產(chǎn)生X相具有相同相位差的時(shí)鐘；以X相時(shí)鐘分別對(duì)應(yīng)X路采樣電路單元對(duì)上行高速串行突發(fā)數(shù)據(jù)進(jìn)行超采樣獲得X路數(shù)據(jù)；以對(duì)應(yīng)的X路適配級(jí)將X路數(shù)據(jù)均適配到本地時(shí)鐘上；以對(duì)應(yīng)的X路移位級(jí)分別對(duì)適配到本地時(shí)鐘上的X路數(shù)據(jù)進(jìn)行移位，進(jìn)行X路數(shù)據(jù)同步。
4.根據(jù)權(quán)利要求3所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于所述的以X相時(shí)鐘分別對(duì)應(yīng)X路采樣電路單元對(duì)上行高速串行突發(fā)數(shù)據(jù)進(jìn)行超采樣包括由3級(jí)串聯(lián)的寄存器對(duì)數(shù)據(jù)進(jìn)行移位處理，穩(wěn)定接收信號(hào)。
5.根據(jù)權(quán)利要求3所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于所述的以對(duì)應(yīng)的X路適配級(jí)將X路數(shù)據(jù)均適配到本地時(shí)鐘上，是將前一相位時(shí)鐘的輸出數(shù)據(jù)送到后一相位時(shí)鐘驅(qū)動(dòng)的寄存器的數(shù)據(jù)端，并最終送到由本地時(shí)鐘驅(qū)動(dòng)的寄存器的數(shù)據(jù)端完成的。
6.根據(jù)權(quán)利要求3所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于所述的以對(duì)應(yīng)的X路移位級(jí)分別對(duì)適配到本地時(shí)鐘上的X路數(shù)據(jù)進(jìn)行移位是由8+1級(jí)串聯(lián)的寄存器對(duì)數(shù)據(jù)移位完成的。
7.根據(jù)權(quán)利要求1或2所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于所述的步驟B進(jìn)一步包括將適配到本地時(shí)鐘上的X路數(shù)據(jù)分別與前導(dǎo)碼比較，將檢測(cè)到前導(dǎo)碼的數(shù)據(jù)判斷為正確數(shù)據(jù)；進(jìn)行極性檢測(cè)，測(cè)試出正確數(shù)據(jù)的上升、下降沿，以代替該路數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于所述的將適配到本地時(shí)鐘上的X路數(shù)據(jù)分別與前導(dǎo)碼比較，全部的位相同或僅有一位不同則判斷為檢測(cè)到了前導(dǎo)碼，將檢測(cè)到前導(dǎo)碼的數(shù)據(jù)判斷為正確數(shù)據(jù)。
9.根據(jù)權(quán)利要求7所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于所述的極性檢測(cè)，進(jìn)一步包括設(shè)置初始向量hit1至hit8，以比較結(jié)果不同時(shí)的“0”及比較結(jié)果相同時(shí)的“1”分別對(duì)應(yīng)表示數(shù)據(jù)與前導(dǎo)碼的比較結(jié)果；由低位至高位，對(duì)相鄰的兩個(gè)初始向量的比較結(jié)果作異或操作，將操作結(jié)果放入一標(biāo)幟中；標(biāo)幟中低位1與高位1分別為所述的正確數(shù)據(jù)的上升、下降沿。
10.根據(jù)權(quán)利要求1或2或9所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于所述的步驟C進(jìn)一步包括以一選擇邏輯電路單元譯碼出所述低位1在所述標(biāo)幟中的位置a，譯碼出所述高位1在所述標(biāo)幟中的位置b，選擇(a+b)/2相時(shí)鐘所采樣的正確數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換和字節(jié)與信元同步。
11.根據(jù)權(quán)利要求1或2所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法，其特征在于還包括有直接對(duì)本地時(shí)鐘進(jìn)行分頻，產(chǎn)生所述的并行數(shù)據(jù)的串并轉(zhuǎn)換時(shí)鐘，并伴隨數(shù)據(jù)輸送到同步接收電路外。
12.一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收電路，其特征在于包括X相時(shí)鐘產(chǎn)生電路單元、X路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元、X路前導(dǎo)碼檢測(cè)電路單元、選擇邏輯電路單元和由X路數(shù)據(jù)選擇電路單元、同步信號(hào)選擇電路單元及串并轉(zhuǎn)換電路單元連接組成的字節(jié)和信元同步單元；所述的X相時(shí)鐘產(chǎn)生電路單元分別連接X(jué)路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元；所述的X路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元分別對(duì)應(yīng)連接所述的X路前導(dǎo)碼檢測(cè)電路單元和連接所述字節(jié)和信元同步單元中的X路數(shù)據(jù)選擇電路單元；所述的X路前導(dǎo)碼檢測(cè)電路單元分別連接所述的選擇邏輯電路單元和連接所述字節(jié)和信元同步單元中的同步信號(hào)選擇電路單元；所述的選擇邏輯電路單元分別連接所述字節(jié)和信元同步單元中的同步信號(hào)選擇電路單元及X路數(shù)據(jù)選擇電路單元；所述的字節(jié)和信元同步單元中的X路數(shù)據(jù)選擇電路單元及同步信號(hào)選擇電路單元分別連接所述的串并轉(zhuǎn)換電路單元；有本地時(shí)鐘連接至所述的X路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元及X路前導(dǎo)碼檢測(cè)電路單元。
13.根據(jù)權(quán)利要求12所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收電路，其特征在于還包括有一本地時(shí)鐘分頻電路，利用本地時(shí)鐘分頻直接產(chǎn)生接收數(shù)據(jù)的恢復(fù)時(shí)鐘，并伴隨經(jīng)字節(jié)和信元同步了的數(shù)據(jù)送至所述的同步接收電路外。
14.根據(jù)權(quán)利要求12或13所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收電路，其特征在于所述的每一路上行高速串行突發(fā)數(shù)據(jù)采樣電路單元由去除亞穩(wěn)態(tài)的采樣級(jí)、實(shí)現(xiàn)數(shù)據(jù)與本地時(shí)鐘適配的適配級(jí)和實(shí)現(xiàn)數(shù)據(jù)同步的移位級(jí)順序連接構(gòu)成。
15.根據(jù)權(quán)利要求12或13所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收電路，其特征在于所述的選擇邏輯電路單元由時(shí)序發(fā)生器、第一標(biāo)幟寄存器、第二標(biāo)幟寄存器、第一譯碼邏輯電路、第二譯碼邏輯電路、第一寄存器、第二寄存器、加法器和選擇器連接構(gòu)成；所述的時(shí)序發(fā)生器分別連接所述的第一標(biāo)幟寄存器、第二標(biāo)幟寄存器、第一寄存器、第二寄存器及選擇器；所述的第一標(biāo)幟寄存器、第一譯碼邏輯電路、第一寄存器順序連接并連接所述加法器一端；所述的第二標(biāo)幟寄存器、第二譯碼邏輯電路、第二寄存器順序連接并連接所述加法器另一端；所述加法器輸出連接所述的選擇器；有本地時(shí)鐘連接所述的第一標(biāo)幟寄存器、第二標(biāo)幟寄存器、第一寄存器及第二寄存器。
16.根據(jù)權(quán)利要求12所述的一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收電路，其特征在于所述的X相時(shí)鐘產(chǎn)生電路單元是由鎖相環(huán)路(PLL)或數(shù)字鎖相環(huán)路(DLL)實(shí)現(xiàn)的。
全文摘要
本發(fā)明涉及一種光通信系統(tǒng)中上行高速數(shù)據(jù)的同步接收方法與電路,是一種多相時(shí)鐘快速比特同步接收方法與電路。包括:通過(guò)X路上行數(shù)據(jù)采樣電路,用X相時(shí)鐘對(duì)接收的上行數(shù)據(jù)進(jìn)行超采樣,并適配到本地時(shí)鐘上;利用X路前導(dǎo)碼檢測(cè)電路單元對(duì)適配到本地時(shí)鐘上的X路數(shù)據(jù)進(jìn)行前導(dǎo)碼檢測(cè),判斷出所接收到的正確數(shù)據(jù);利用選擇邏輯電路單元選擇出位于數(shù)據(jù)眼圖正中的時(shí)鐘所采樣的正確數(shù)據(jù);利用字節(jié)和信元同步單元進(jìn)行數(shù)據(jù)選擇、同步及串并轉(zhuǎn)換。
文檔編號(hào)H04B10/12GK1385972SQ0111605
公開日2002年12月18日 申請(qǐng)日期2001年5月14日 優(yōu)先權(quán)日2001年5月14日
發(fā)明者劉濤 申請(qǐng)人:華為技術(shù)有限公司