專利名稱：可快速滑動(dòng)相位的偽隨機(jī)噪聲序列的生成方法及其發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種碼分多址(CDMA)通信系統(tǒng)中基帶處理裝置及其制造方法，具體地說，是一種能生成加長(zhǎng)周期為2N的PN(偽隨機(jī)噪聲)序列發(fā)生器，該P(yáng)N序列發(fā)生器包括一個(gè)周期為2N-1的最長(zhǎng)線性PN序列發(fā)生器，其通過一序列加長(zhǎng)電路把PN序列中的N-1個(gè)連“0”增長(zhǎng)為N個(gè)連“0”，使得該P(yáng)N序列的周期加長(zhǎng)為2N，更為有用的是，該P(yáng)N序列發(fā)生器可以在輸入信號(hào)的控制下實(shí)現(xiàn)快速的相位滑動(dòng)。
目前在CDMA通信系統(tǒng)中無論是前向信道還是反向信道的發(fā)送端，為了保證I(同相系列)、Q(正交系列)信道的正交性，都使用了周期為2N的PN序列對(duì)信道進(jìn)行四相擴(kuò)展，因此，在接收端為了有效、快速地捕獲發(fā)送端發(fā)來的信道，正確解出信道信息，也必須有一組與發(fā)送端相對(duì)應(yīng)的、周期也為2N、并且可控制相位快速滑動(dòng)的PN序列與接收下來的信道數(shù)據(jù)進(jìn)行相關(guān)，在相關(guān)的過程中可以根據(jù)需要對(duì)本地PN序列的相位進(jìn)行快速的滑動(dòng)，以便快速地獲得與接收下來的數(shù)據(jù)相關(guān)的最大值、從而為正確解出各個(gè)信道提供保證。
在現(xiàn)有的PN序列發(fā)生器中，有利用對(duì)移位寄存器各級(jí)狀態(tài)進(jìn)行掩碼的方法得到所要求的滑動(dòng)了相位數(shù)的PN序列，見中國(guó)專利局公開的(名稱“具有快速位移調(diào)整、長(zhǎng)度為2的冪的偽噪聲序列發(fā)生器”，申請(qǐng)人夸爾柯姆股份有限公司，專利號(hào)CN93103556)，其所公開的技術(shù)方案雖具有可以實(shí)現(xiàn)PN序列相位快速滑動(dòng)、且電路所用資源較少等優(yōu)點(diǎn)、但卻存在以下不足1)產(chǎn)生的相位可滑動(dòng)PN序列是經(jīng)邏輯電路出來的，不可避免地存在較大的相位時(shí)延；2)電路中用于生成PN序列的最長(zhǎng)線性移位寄存器和計(jì)數(shù)器的起始狀態(tài)有嚴(yán)格的對(duì)應(yīng)關(guān)系，而且對(duì)應(yīng)關(guān)系較復(fù)雜，須事先經(jīng)過復(fù)雜的計(jì)算；3)電路中用了較多的邏輯電路，且邏輯關(guān)系比較復(fù)雜。
本發(fā)明的目的在于克服上述專利的可滑動(dòng)相位的PN序列發(fā)生器的不足，提供一種產(chǎn)生可滑動(dòng)相位的PN序列的新的方法和裝置。
本發(fā)明的技術(shù)解決方案是利用RAM存儲(chǔ)器技術(shù)把生成PN序列的移位寄存器的各種狀態(tài)按PN序列發(fā)生的時(shí)間順序事先存儲(chǔ)起來，存儲(chǔ)器的零地址單元值對(duì)應(yīng)PN序列發(fā)生器起始時(shí)刻的狀態(tài)值，然后通過一個(gè)N位計(jì)數(shù)器的計(jì)數(shù)輸出同步跟蹤PN序列的相位移動(dòng)數(shù)，此計(jì)數(shù)器也從PN序列發(fā)生器起始時(shí)刻開始計(jì)數(shù)，在相位滑動(dòng)命令有效時(shí)，計(jì)數(shù)器的計(jì)數(shù)值須加上需要滑動(dòng)的相位數(shù)，計(jì)數(shù)器的N比特輸出同時(shí)用來對(duì)存儲(chǔ)器進(jìn)行尋址，在存儲(chǔ)器讀信號(hào)有效時(shí)用該地址單元的狀態(tài)值對(duì)移位寄存器置位，以快速得到所要滑動(dòng)的PN序列。
如上所述，本發(fā)明的可快速滑動(dòng)相位的PN序列的生成方法，其步驟包括(1)根據(jù)PN序列的特征多項(xiàng)式或遞歸多項(xiàng)式生成周期為2N-1的最長(zhǎng)線性PN序列，(2)把上述的最長(zhǎng)線性PN序列的周期加長(zhǎng)至2N，(3)用N位位寬，2N位長(zhǎng)的RAM存儲(chǔ)器存儲(chǔ)移位寄存器的2N個(gè)狀態(tài)，并以輸出N個(gè)連“0”時(shí)的移位寄存器的狀態(tài)作為起始狀態(tài)，把此起始狀態(tài)存入該RAM存儲(chǔ)器的零地址空間中，之后，隨著時(shí)鐘的運(yùn)行依次按該移位寄存器隨時(shí)鐘出現(xiàn)的實(shí)際狀態(tài)以地址空間的升序存儲(chǔ)入該RAM存儲(chǔ)器中，(4)用一N位計(jì)數(shù)器在上述移位寄存器的起始狀態(tài)時(shí)刻隨時(shí)鐘周期從零開始計(jì)數(shù)，并把該N位計(jì)數(shù)器的輸出值與輸入的控制PN序列相位滑動(dòng)數(shù)據(jù)值進(jìn)行加法運(yùn)算，(5)在上述的RAM存儲(chǔ)器的讀有效信號(hào)和該移位寄存器的置位信號(hào)同時(shí)作用下，該N位計(jì)數(shù)器的輸出值所指向的RAM存儲(chǔ)器地址中的狀態(tài)值被置入該移位寄存器中，這樣，該移位寄存器便在下一個(gè)時(shí)鐘的上升沿到來時(shí)輸出滑動(dòng)了指定相位的PN序列。
所說的加長(zhǎng)該最長(zhǎng)線性PN序列的周期至2N，是對(duì)PN序列檢測(cè)其N-1個(gè)連“0”，當(dāng)最后一個(gè)連“0”輸出時(shí)，讓寄存器的時(shí)鐘停一個(gè)周期來增加一個(gè)“0”輸出，使N-1個(gè)連“0”變?yōu)镹個(gè)連“0”，從而，使該P(yáng)N序列的周期增加為2N。
根據(jù)上述的本發(fā)明的可快速滑動(dòng)相位的PN序列的生成方法所制成的相位可滑動(dòng)的PN序列發(fā)生器，其包括一PN位序列形成電路、一計(jì)數(shù)器，特點(diǎn)是還有a．一PN序列周期加長(zhǎng)電路，其有二個(gè)比較輸入端分別與該P(yáng)N序列形成電路的輸出端和其一另設(shè)定狀態(tài)輸出端相連接；而其輸出端則與該P(yáng)N序列形成電路的使能端相接；b．一PN序列相位滑動(dòng)控制電路，其含有n個(gè)連接外部控制器送入的N比特滑動(dòng)相位數(shù)據(jù)、相應(yīng)位的輸入端和連接滑動(dòng)相位控制信號(hào)的輸入端的與非門、分別連接該與非門的輸出端和該計(jì)數(shù)器的輸出端的加法器，該加法器的輸出端與該計(jì)數(shù)器的輸入端相連接，該計(jì)數(shù)器的使能端受外部控制器的控制；c．一RAM存儲(chǔ)器，其地址總線與該加法器的輸出端相連接，其數(shù)據(jù)總線掛在系統(tǒng)數(shù)據(jù)總線上并與該P(yáng)N序列形成電路的數(shù)據(jù)裝配(LOAD DATA)端相連接；上述的PN序列周期加長(zhǎng)電路包括依次以電路相連接的比較器、D觸發(fā)器、和另一D觸發(fā)器及二輸入與非門；而該P(yáng)N序列形成電路則包括N級(jí)移位寄存器和根據(jù)PN序列特征多項(xiàng)式方程置入相應(yīng)位的寄存器之間的異或門。
本發(fā)明與現(xiàn)有可滑動(dòng)相位的PN序列發(fā)生器相比具有實(shí)質(zhì)性的進(jìn)步1)本發(fā)明的相位可滑動(dòng)PN序列是直接經(jīng)時(shí)序電路輸出來的，因此，相位時(shí)延較小；2)移位寄存器和計(jì)數(shù)器的起始狀態(tài)的對(duì)應(yīng)關(guān)系很簡(jiǎn)單，只須固定的一種，設(shè)置好之后便不須再變更；3)電路的邏輯關(guān)系簡(jiǎn)單。
本發(fā)明的附圖簡(jiǎn)單說明如下

圖1為本發(fā)明的最長(zhǎng)線性PN序列形成電路原理圖。
圖2為本發(fā)明的可滑動(dòng)相位PN序列發(fā)生器電路原理圖。
圖3為本發(fā)明的PN序列發(fā)生器電路時(shí)序原理圖。
圖4為本發(fā)明的另一實(shí)施例N=4時(shí)最長(zhǎng)線性PN序列形成電路原理框圖。
表1示出本發(fā)明可滑動(dòng)相位PN序列發(fā)生器的內(nèi)部電路單元信號(hào)狀態(tài)值。
下面根據(jù)圖1-圖4和表1，給出本發(fā)明二個(gè)實(shí)施例本發(fā)明提出的生成相位可滑動(dòng)PN序列的方法，包括以下步驟1)根據(jù)PN序列的特征多項(xiàng)式或遞歸多項(xiàng)式生成周期為2N-1的最長(zhǎng)線性PN序列，2)加長(zhǎng)上述最長(zhǎng)線性PN序列的周期2N-1為2N，檢測(cè)N-1個(gè)連“0”，當(dāng)最后一個(gè)連“0”輸出時(shí)，讓移位寄存器的時(shí)鐘停一個(gè)周期，這樣就可增加一個(gè)“0”輸出，使N-1個(gè)連“0”變?yōu)镹個(gè)連“0”，也使該序列的周期增加為2N，3)用N位位寬、2N位長(zhǎng)的RAM存儲(chǔ)器存儲(chǔ)移位寄存器的2N個(gè)狀態(tài)，以輸出N個(gè)連“0”時(shí)移位寄存器的狀態(tài)為起始狀態(tài)，把此狀態(tài)存入存儲(chǔ)器的零地址空間中，之后，隨著時(shí)鐘的運(yùn)行依次按移位寄存器隨時(shí)鐘出現(xiàn)的實(shí)際狀態(tài)以地址空間的升序存儲(chǔ)進(jìn)存儲(chǔ)器，4)由一N位計(jì)數(shù)器在移位寄存器的起始狀態(tài)時(shí)刻隨時(shí)鐘周期從零開始計(jì)數(shù)，該N位計(jì)數(shù)器的輸出值可和輸入的控制PN序列相位滑動(dòng)的滑動(dòng)數(shù)據(jù)值進(jìn)行加法運(yùn)算，5)在RAM存儲(chǔ)空間讀有效信號(hào)和移位寄存器置位信號(hào)的作用下，該N位計(jì)數(shù)器的輸出值所指向的RAM存儲(chǔ)器的地址中的狀態(tài)值被置入移位寄存器中，在下一個(gè)時(shí)鐘的上升沿到來時(shí)滑動(dòng)了指定相位的PN序列出現(xiàn)在輸出端口上。
依照本發(fā)明的上述方法制造成二個(gè)相位可滑動(dòng)的PN序列裝置，一為N=15，另一為N=4。
下面先以N=15、產(chǎn)生周期為215-1的PN序列發(fā)生器為例作進(jìn)一步詳細(xì)說明。
圖1所示為N=15、產(chǎn)生周期為215-1的PN序列形成電路的電路原理圖。圖中是一個(gè)具有15級(jí)移位寄存器的最長(zhǎng)線性移位序列形成電路，由于N=15，所以該電路產(chǎn)生的PN序列的周期是215-1=32767。從圖中很容易看出該最長(zhǎng)線性移位序列發(fā)生器的特征多項(xiàng)式方程是PN=X15+X13+X9+X8+X7+X5+1(1)該P(yáng)N序列形成電路10由一組移位寄存器121-1215和根據(jù)特征多項(xiàng)式方程放置的異或門141-145聯(lián)結(jié)而成，其中寄存器121-124的輸出分別連到寄存器122-125的輸入端，寄存器126的輸出連到寄存器127的輸入端，寄存器1210-1212的輸出分別連到寄存器1211-1213的輸入端，寄存器1214的輸出端連到寄存器1215的輸入端，寄存器125、寄存器127-129和寄存器1213的輸出分別連到異或門141-145的一個(gè)輸入端，寄存器141-145的輸出分別連到寄存器126、寄存器128-1210和寄存器1214的輸入端，寄存器1215的輸出端，也就是PN序列形成電路10的輸出反饋回去，作為寄存器121的輸入信號(hào)，異或門141-145的另一個(gè)輸入端由寄存器1215提供，該P(yáng)N序列形成電路10的輸出作為輸出總線18，提供信號(hào)q[15:1]。
移位寄存器121-1215的另一組輸入端和總線16(系統(tǒng)數(shù)據(jù)總線)相連，當(dāng)其置位有效信號(hào)(LOAD ENABLE)有效時(shí)用來接收從RAM存儲(chǔ)器的存儲(chǔ)空間輸出的直接置位數(shù)據(jù)，這些寄存器還有一個(gè)輸入信號(hào)SYS-EN，它是移位寄存器121-1215的使能信號(hào)，只有當(dāng)SYS-EN(使能)信號(hào)有效時(shí)，移位寄存器121-1215才工作。
PN序列形成電路10中的各級(jí)寄存器121-1215中的信號(hào)按預(yù)定邏輯進(jìn)行的移位操作是在統(tǒng)一的時(shí)鐘信號(hào)(圖中未畫出)的作用下進(jìn)行的，該P(yáng)N序列形成電路10的輸出除作為總線18的輸出外，有的還輸入到異或門141-145產(chǎn)生下一級(jí)相應(yīng)的寄存器的輸入信號(hào)，在使能信號(hào)(SYS-EN)有效時(shí)，該各級(jí)寄存器121-1215的輸入才在時(shí)鐘信號(hào)的作用下開始動(dòng)作。
圖2所示為可生成具有快速相位滑動(dòng)的PN序列發(fā)生器的電路原理圖。圖中PN序列周期加長(zhǎng)電路20’和線性PN序列形成電路10相連，PN序列周期加長(zhǎng)電路20’包括依次以電路連接的比較器20、D觸發(fā)器21、22以及二輸入與門23。線性PN序列形成電路10的輸出總線18連到比較器20的一個(gè)輸入端，比較器20的另一個(gè)輸入端接一個(gè)固定N位數(shù)值輸出端17，該數(shù)值就是該P(yáng)N序列形成電路10輸出N-2個(gè)連“0”時(shí)其內(nèi)部移位寄存器的各狀態(tài)值。比較器20的輸出連到D觸發(fā)器21的輸入端，該D觸發(fā)器21的輸出端連到另一個(gè)D觸發(fā)器22的輸入端，該D觸發(fā)器22的輸出端連到與門23的一個(gè)輸入端，它的另一個(gè)輸出端也和與門23的輸入端相連，二輸入與門23的輸出端連到該P(yáng)N序列形成電路10的使能端(SYS-EN)19。
線性PN序列形成電路10的輸出(PN-OUT)在PN序列周期加長(zhǎng)電路20’的作用下，其最長(zhǎng)連“0”段由N-1個(gè)增加到N個(gè)，這樣使得PN序列中包含“0”和“1”的個(gè)數(shù)相等，PN序列中同時(shí)存在N位長(zhǎng)的連“1”段和連“0”段。
圖2中線性PN序列形成電路10的輸出總線18上的數(shù)據(jù)和既定數(shù)據(jù)“0010...0”比較，當(dāng)二者相等時(shí)表明該線性PN序列形成電路10已輸出N-2個(gè)連“0”，此時(shí)還允許下一個(gè)狀態(tài)“0100...0”出現(xiàn)，當(dāng)狀態(tài)“0100...0”出現(xiàn)在輸出總線18時(shí)，此時(shí)由D觸發(fā)器21、22以及二輸入與門23組合輸出的使能(SYS-EN)信號(hào)無效，線性PN序列形成電路10中的寄存器(由觸發(fā)器構(gòu)成)保持一個(gè)時(shí)鐘周期不變，就是說，使?fàn)顟B(tài)“0100...0”出現(xiàn)了兩個(gè)時(shí)鐘周期，這樣就把一個(gè)“0”值插入到該P(yáng)N序列形成電路10的輸出PN-OUT中的N-1個(gè)連“0”中去了。
值得注意的是，狀態(tài)“0010...0”是經(jīng)過預(yù)先計(jì)算后得出的一個(gè)數(shù)值，它剛好是出現(xiàn)N-1個(gè)連“0”的移位寄存器組121-1215的前一個(gè)狀態(tài)，若是換成另外一組值去和線性PN序列形成電路10的輸出總線18上的狀態(tài)值進(jìn)行比較，則其輸出PN-OUT將會(huì)得到完全錯(cuò)誤的輸出。
圖2中的與門31、加法器32和計(jì)數(shù)器30構(gòu)成PN序列相位滑動(dòng)控制電路30’。與門31有兩個(gè)輸入端，一個(gè)接收外部控制器發(fā)來的要求PN序列發(fā)生器相位滑動(dòng)的N比特?cái)?shù)據(jù)(SHIFT-NUMBER)，另一個(gè)輸入端接收外部控制器輸入的滑動(dòng)數(shù)據(jù)有效信號(hào)(ADD-EN)。圖2中雖然只畫了一個(gè)與門31，實(shí)際上是表示有N個(gè)與門31，每個(gè)與門31連接N比特?cái)?shù)據(jù)的不同位，并分別和滑動(dòng)數(shù)據(jù)有效信號(hào)(ADD-EN)相與，與門31的輸出連到加法器32的一個(gè)輸入端，該加法器32的另一個(gè)輸入端接收來自計(jì)數(shù)器30的輸出端33上的N比特?cái)?shù)據(jù)，而該加法器32的輸出端34一方面連到存儲(chǔ)器40的地址總線(COUNTER NUMBER)，另一方面又反饋回計(jì)數(shù)器30的輸入端。
計(jì)數(shù)器30有一個(gè)使能端(COUNTER-EN)，當(dāng)COUNTER-EN有效時(shí)計(jì)數(shù)器30才工作。該計(jì)數(shù)器30在時(shí)鐘(圖中未畫出)的作用下進(jìn)行計(jì)數(shù)，它的計(jì)數(shù)輸出端33(COUNTER OUT)和加法器32的一個(gè)輸入端相連，與門31有兩個(gè)輸入端，一個(gè)(端)接外部控制器送來的相位滑動(dòng)N比特?cái)?shù)據(jù)(SHIFTNUMBER)，另一端接滑動(dòng)數(shù)據(jù)有效信號(hào)(ADD-EN)，該與門31的輸出端接加法器32的另一個(gè)輸入端，該加法器32的輸出端一方面連到存儲(chǔ)器40的地址總線，另一方面連到計(jì)數(shù)器30的計(jì)數(shù)輸入端。
該計(jì)數(shù)器30的輸出數(shù)據(jù)(COUNTER OUT)被送到加法器32中去參與相加運(yùn)算，與門31的N比特滑動(dòng)相位輸入數(shù)據(jù)只有在滑動(dòng)相位控制信號(hào)(ADD-EN)有效時(shí)(高電平)才被輸出到加法器32中和經(jīng)過加1(包含于計(jì)數(shù)器電路中，未畫出)計(jì)數(shù)的計(jì)數(shù)器30的輸出端33上的輸出信號(hào)進(jìn)行相加運(yùn)算，相加結(jié)果直接輸出到存儲(chǔ)器40的地址總線上，在滑動(dòng)相位控制信號(hào)(ADD-EN)無效期間，輸入與門31的滑動(dòng)相位輸入數(shù)據(jù)和ADD-EN有效信號(hào)相與后為零，在加法器32中不改變計(jì)數(shù)器30的輸出值，此時(shí)計(jì)數(shù)器30按正常的加1計(jì)數(shù)規(guī)律計(jì)數(shù)。
須注意的是，滑動(dòng)相位控制信號(hào)(ADD-EN)的有效持續(xù)時(shí)間應(yīng)不大于計(jì)數(shù)器30的一個(gè)時(shí)鐘周期，且應(yīng)和時(shí)鐘信號(hào)保持正確的時(shí)序關(guān)系，即應(yīng)在時(shí)鐘的上升沿到來之前保持狀態(tài)穩(wěn)定，詳細(xì)的時(shí)序關(guān)系見圖3。
存儲(chǔ)器40的地址總線接收來自加法器32輸出端34的N比特輸出，數(shù)據(jù)總線是雙向總線，CS作為存儲(chǔ)器40的片選信號(hào)，存儲(chǔ)器40還有兩個(gè)輸入信號(hào)READ-EN(讀有效信號(hào))和WRITE-EN(寫有效信號(hào))，在初始化存儲(chǔ)器時(shí)WRITE-EN和計(jì)數(shù)器30一起把PN序列發(fā)生器10中的移位寄存器12的2N個(gè)狀態(tài)寫入存儲(chǔ)器40中去存儲(chǔ)起來，當(dāng)需要讓PN序列發(fā)生器10的輸出信號(hào)(PN-OUT)的相位滑動(dòng)時(shí)，先把要滑動(dòng)的數(shù)據(jù)通過總線SHIFT NUMBER使計(jì)數(shù)器30的計(jì)數(shù)值相對(duì)與當(dāng)前值向前(后)增加(減少)SHIFT NUMBER個(gè)數(shù)，使READ-EN有效，這樣計(jì)數(shù)器30的輸出所指向的存儲(chǔ)器地址單元的值就被輸出到PN序列發(fā)生器10的輸入數(shù)據(jù)總線16上，在下一個(gè)時(shí)鐘的上升沿到來時(shí)數(shù)據(jù)總線16上的數(shù)據(jù)被置入PN序列發(fā)生器10中的移位寄存器，已滑動(dòng)好的PN序列就出現(xiàn)在PN序列發(fā)生器10的輸出端(PN-OUT)上。
下面再以N=4為例，當(dāng)計(jì)數(shù)器30剛好計(jì)滿時(shí)滑動(dòng)命令有效且滑動(dòng)相位數(shù)據(jù)為8時(shí)加長(zhǎng)PN序列形成電路10’的工作過程。表1列出了電路中計(jì)數(shù)器30中的計(jì)數(shù)值、PN序列形成電路10’中移位寄存器121-124的狀態(tài)值和PN序列輸出值在按順序的對(duì)應(yīng)關(guān)系，在存儲(chǔ)器40中存儲(chǔ)的狀態(tài)值也和移位寄存器121-124按計(jì)數(shù)輸出的值一致，圖3為各相關(guān)信號(hào)的時(shí)序關(guān)系。
定義特征多項(xiàng)式方程如公式(2)所示PN=X4+X3+1(2)對(duì)應(yīng)的實(shí)際電路如圖4所示。
從表1中我們注意到，PN序列形成電路10’中移位寄存器121-124的狀態(tài)“0100”出現(xiàn)了兩個(gè)時(shí)鐘周期，這是由于周期加長(zhǎng)電路20’在移位寄存器121-124處于“0100”時(shí)，比較器20檢測(cè)到兩個(gè)輸入值相等，該比較器20輸出高電平，這個(gè)高電平在經(jīng)D觸發(fā)器21、22和與門23后延時(shí)一個(gè)時(shí)鐘周期，輸出了一個(gè)持續(xù)一個(gè)時(shí)鐘周期寬度的低電平，使得移位寄存器121-124在輸出了狀態(tài)“0010”時(shí)使能信號(hào)(SYS-EN)剛好無效，就把狀態(tài)“0010”保持了一個(gè)時(shí)鐘周期，這樣，狀態(tài)“0010”總共出現(xiàn)了兩個(gè)時(shí)鐘周期，也就是把PN序列中連續(xù)出現(xiàn)3個(gè)“0”的位置多增加了一個(gè)“0”，使得PN序列的周期變成了16。
從表1中還可以看出，相位滑動(dòng)數(shù)據(jù)可以提前置于總線SHIFT NUMBER上，當(dāng)置位有效信號(hào)(ADD-EN)無效時(shí)它并不起作用，只有當(dāng)ADD-EN為高電平時(shí)SHIFT NUMBER才被加到計(jì)數(shù)器30的輸出值上，此刻在存儲(chǔ)器40讀信號(hào)有效(表中未列出)的情況下，存儲(chǔ)器40中地址為“1000”的內(nèi)容“1101”出現(xiàn)在存儲(chǔ)器40的數(shù)據(jù)總線16上，當(dāng)輸入移位寄存器121-124的時(shí)鐘上升沿到來時(shí)被置入移位寄存器121-124中，表示上述過程的時(shí)序見圖3。
表權(quán)利要求
1．一種可快速滑動(dòng)相位的偽隨機(jī)噪聲序列的生成方法，其步驟包括(1)根據(jù)PN序列的特征多項(xiàng)式或遞歸多項(xiàng)式生成周期為2N-1的最長(zhǎng)線性PN序列，(2)把上述的最長(zhǎng)線性PN序列的周期加長(zhǎng)至2N，(3)用N位位寬，2N位長(zhǎng)的RAM存儲(chǔ)器存儲(chǔ)移位寄存器的2N個(gè)狀態(tài)，并以輸出N個(gè)連“0”時(shí)的移位寄存器的狀態(tài)作為起始狀態(tài)，把此起始狀態(tài)存入該RAM存儲(chǔ)器的零地址空間中，之后，隨著時(shí)鐘的運(yùn)行依次按該移位寄存器隨時(shí)鐘出現(xiàn)的實(shí)際狀態(tài)以地址空間的升序存儲(chǔ)入該RAM存儲(chǔ)器中，(4)用一N位計(jì)數(shù)器在上述移位寄存器的起始狀態(tài)時(shí)刻隨時(shí)鐘周期從零開始計(jì)數(shù)，并把N位計(jì)數(shù)器的輸出值與輸入的控制PN序列相位滑動(dòng)數(shù)據(jù)值進(jìn)行加法運(yùn)算，(5)在上述的RAM存儲(chǔ)器的讀有效信號(hào)和該移位寄存器的置位信號(hào)同時(shí)作用下，該N位計(jì)數(shù)器的輸出值所指向的RAM存儲(chǔ)器地址中的狀態(tài)值被置入該移位寄存器中，這樣，該移位寄存器便在下一個(gè)時(shí)鐘的上升沿到來時(shí)輸出滑動(dòng)了指定相位的PN序列。
2．根據(jù)權(quán)利要求1所述的可快速滑動(dòng)相位的偽隨機(jī)噪聲序列的生成方法，其特征在于，所說的加長(zhǎng)該最長(zhǎng)線性偽隨機(jī)噪聲序列的周期至2N是對(duì)PN序列檢測(cè)其N-1個(gè)連“0”，當(dāng)最后一個(gè)連“0”輸出時(shí)，讓寄存器的時(shí)鐘停一個(gè)周期來增加一個(gè)“0”輸出，使N-1個(gè)連“0”變?yōu)镹個(gè)連“0”，使該P(yáng)N序列的周期增加為2N。
3．一種按權(quán)利要求1所述的可快速滑動(dòng)相位的偽隨機(jī)噪聲序列的生成方法制成的相位可滑動(dòng)的偽隨機(jī)噪聲序列發(fā)生器，包括一N位線性PN序列形成電路(10)和一計(jì)數(shù)器(30)，其特征在于還有a．一PN序列周期加長(zhǎng)電路(20’)，其有二個(gè)比較輸入端分別與該P(yáng)N序列形成電路(10)的輸出端(18)和其一另設(shè)定狀態(tài)值輸出端(17)相連接；而其輸出端則與該P(yáng)N序列形成電路(10)的使能端(19)相接；b．一PN序列相位滑動(dòng)控制電路(30’)，其含有n個(gè)連接外部控制器送入的N比特滑動(dòng)相位數(shù)據(jù)相應(yīng)位的輸入端和連接滑動(dòng)相位控制信號(hào)的輸入端的與非門(31)、分別連接該與非門(31)的輸出端和該計(jì)數(shù)器(30)的輸出端(33)的加法器(32)，該加法器(32)的輸出端(34)與該計(jì)數(shù)器(30)的輸入端(35)相連接，該計(jì)數(shù)器(30)的使能端受外部控制器的控制；c．一RAM存儲(chǔ)器(40)，其地址總線(41)與該加法器(32)的輸出端(34)相連接，其數(shù)據(jù)總線(42)掛在系統(tǒng)數(shù)據(jù)總線(16)上并與該P(yáng)N序列發(fā)生器(10)的數(shù)據(jù)裝配端相連接。
4．根據(jù)權(quán)利要求3所述的相位可滑動(dòng)的偽隨機(jī)噪聲序列發(fā)生器，其特征在于，所說的PN序列周期加長(zhǎng)電路(20’)包括依次以電路相連接的比較器(20)、D觸發(fā)器(21)、D觸發(fā)器(22)和二輸入與非門(23)。
5．根據(jù)權(quán)利要求3所述的相位可滑動(dòng)的偽隨機(jī)噪聲序列發(fā)生器，其特征在于，所說的PN序列形成電路(10)包括N級(jí)移位寄存器和根據(jù)PN序列特征多項(xiàng)式方程置入相位的寄存器之間的異或門。
全文摘要
一種可快速滑動(dòng)相位的偽隨機(jī)噪聲序列的生成方法及其發(fā)生器。其以N個(gè)連“0”狀態(tài)為起始值把生成周期為文檔編號(hào)H04J13/00GK1323101SQ0110525
公開日2001年11月21日 申請(qǐng)日期2001年1月19日 優(yōu)先權(quán)日2001年1月19日
發(fā)明者徐劍鋒 申請(qǐng)人:深圳市中興集成電路設(shè)計(jì)有限責(zé)任公司