緩沖器電路和方法
【專利摘要】在一個實施例中，一種電路包括具有控制端子、第一端子和第二端子的第一晶體管，其中第一晶體管為第一器件類型。第一晶體管的控制端子接收輸入信號。該電路還包括具有控制端子、第一端子和第二端子的第二晶體管，其中第二晶體管為第二器件類型。第二晶體管的控制端子耦合至第一晶體管的第二端子。電壓移變電路具有耦合至第一晶體管的第一端子的輸入和耦合至第二晶體管的第一端子的輸出，并且電壓移變電路的輸入與電壓移變電路的輸出之間的電壓隨著來自電壓移變電路的輸出的電流增大而增大。
【專利說明】緩沖器電路和方法
[0001 ] 相關申請
[0002]本申請要求對2014年2月3日提交的美國非臨時申請N0.14/171，538的優(yōu)先權，該美國非臨時申請的內(nèi)容為了所有的目的以它的整體通過引用并入本文。
技術領域
[0003]本公開涉及電子電路和方法，并且特別涉及緩沖器電路和方法。
【背景技術】
[0004]緩沖器電路被廣泛用于各種電子電路應用之中。緩沖器電路經(jīng)常被用來允許不同的功能電路一起工作以執(zhí)行信號處理任務。例如，圖1A圖示了緩沖器電路102的應用。在這個示例中，信號Vin被放大器101放大。放大器可以是高增益放大器，其增大Vin的電壓振幅，但是具有低的輸出電流和/或受約束的輸出電壓范圍?？赡芎弦獾氖菍in的放大版本提供給另一處理電路103，該另一處理電路103在這里被稱作負載電路。負載電路103可能要求與放大器101能夠產(chǎn)生的相比更大的輸入電流或電壓范圍用于恰當操作。因此，在這個示例中，緩沖器電路103可以接收Vin的放大版本并且生成具有足夠大電流并且跨足夠?qū)挼碾妷悍秶男盘杹頋M足負載電路103的要求。不同的緩沖器電路可以增大電流、電壓或者這兩者，以例如允許不同的功能電路對信號路徑中的信號進行處理。
[0005]緩沖器電路的一種示例使用是在低壓差(LDO)調(diào)節(jié)器中。低壓差(LDO)調(diào)節(jié)器是能夠利用非常小的輸入-輸出差動電壓進行操作的電壓調(diào)節(jié)器。圖1B示出了一種示例LD0。該LDO包括傳輸晶體管100、誤差放大器104、緩沖器電路110、分壓器(例如，電阻器Rl和R2)和外部負載106。電阻器Rl和R2將輸出電壓Vout進行劃分以產(chǎn)生經(jīng)劃分的輸出電壓Vo_div。Vo_div親合至誤差放大器104的一個輸入。誤差放大器14的第二輸入接收參考電壓Vref。誤差放大器104將經(jīng)劃分的輸出電壓Vo_di V與參考電壓Vref進行比較并且產(chǎn)生誤差信號，誤差信號可以被耦合至傳輸晶體管100。如果Vout增大并且使得經(jīng)劃分的輸出電壓增大而高于參考電壓，則誤差信號驅(qū)動傳輸晶體管減小進入到負載中的電流并且減小Vout。如果Vout降低并且使得經(jīng)劃分的輸出電壓下降而低于參考電壓，則誤差信號驅(qū)動傳輸晶體管增大進入到負載中的電流并且增大Vout。因此，LDO進行操作以在負載106的變化的電流要求下維持恒定的輸出電壓Vout。
[0006]在許多應用中，將合意的是具有擁有寬輸出范圍的緩沖器電路，其例如能夠針對電壓輸入的給定范圍將后續(xù)的電路級的輸入驅(qū)動至低電壓。例如，參考圖1B，緩沖器電路110可以使用在誤差放大器104與傳輸晶體管100之間來增加對傳輸晶體管的驅(qū)動強度。然而，如果緩沖器電路110具有受約束的輸出電壓范圍，則緩沖器電路的輸出或許不能跨最優(yōu)性能的電壓范圍對傳輸晶體管的輸入進行驅(qū)動。特別地，進入到負載106中的大電流可能要求LDO應用中的緩沖器電路對接近于接地的傳輸晶體管的輸入進行驅(qū)動。因此，在LDO和許多其他應用中具有擁有改進的輸出范圍的寬輸出范圍緩沖器電路和方法將會是有利的。

【發(fā)明內(nèi)容】

[0007]本公開涉及緩沖器電路和方法。在一個實施例中，一種緩沖器電路包括電壓移變電路，以針對給定的輸入電壓范圍來擴展緩沖器電路的輸出電壓范圍。跨電壓移變電路的電壓降可以基于來自電壓移變電路的電流而變化。
[0008]在一個實施例中，具有電壓移變電路的緩沖器電路被用于驅(qū)動低壓差調(diào)節(jié)器(LDO)的傳輸晶體管來改進傳輸晶體管的驅(qū)動。
[0009]在一個實施例中，與傳輸晶體管的輸出電流成比例的電流被耦合至緩沖器，以基于調(diào)節(jié)器輸出電流來改變跨電壓移變電路的電壓。
[0010]在一個實施例中，一種電路包括具有控制端子、第一端子和第二端子的第一晶體管，其中第一晶體管為第一器件類型。第一晶體管的控制端子接收輸入信號。該電路還包括具有控制端子、第一端子和第二端子的第二晶體管，其中第二晶體管為第二器件類型。第二晶體管的控制端子耦合至第一晶體管的第二端子。電壓移變電路具有耦合至第一晶體管的第一端子的輸入和耦合至第二晶體管的第一端子的輸出，并且電壓移變電路的輸入與電壓移變電路的輸出之間的電壓隨著來自電壓移變電路的輸出的電流增大而增大。
[0011]以下詳細描述和附圖提供了對本公開的性質(zhì)和優(yōu)勢的更好理解。
【附圖說明】
[0012]圖1A示出了緩沖器電路的示例應用。
[0013]圖1B示出了LDO中的緩沖器電路的示例應用。
[0014]圖2A示出了根據(jù)一個實施例的包括電壓移變電路的示例緩沖器電路。
[0015]圖2B示出了根據(jù)一個實施例的LDO應用中的示例緩沖器電路。
[0016]圖3A-B圖示了針對低LDO負載電流的緩沖器電路和電壓移變器的操作原理。
[0017]圖4A-B圖示了針對高LDO負載電流的緩沖器電路和電壓移變器的操作原理。
[0018]圖5A示出了根據(jù)一個實施例的緩沖器電路中的電壓移變電路的示例。
[0019]圖5B示出了根據(jù)一個實施例的緩沖器電路中的電壓移變電路的另一示例。
[0020]圖6A和6B示出了曲線圖，這些曲線圖圖示了針對根據(jù)一個實施例的一個示例緩沖器電路的與緩沖器輸入電壓有關的緩沖器輸出電壓和負載電流。
[0021]圖7示出了根據(jù)一個實施例的LDO應用中的緩沖器電路的另一示例。
[0022]圖8描繪了根據(jù)一個實施例的方法的簡化流程圖。
[0023]圖9描繪了根據(jù)一個實施例的另一方法的簡化流程圖。
【具體實施方式】
[0024]本公開涉及緩沖器電路。在以下描述中，出于解釋的目的，闡述了許多示例和具體細節(jié)以便提供對本公開的透徹理解。然而，對于本領域的技術人員將顯然的是，如權利要求中所表達的本公開可以單獨地或者與下文所描述的其他特征相組合地包括這些示例中的一些或全部特征，并且可以進一步包括文本所描述的特征和概念的修改形式和等價形式。
[0025]本公開的特征和優(yōu)勢包括具有改進的驅(qū)動能力的緩沖器電路。例如，在一個實施例中，一種緩沖器電路包括隨著電流增大而增大的電壓移變(voltage shift)以擴展緩沖器的輸出電壓范圍。圖2A示出了包括根據(jù)一個實施例的電壓移變電路的示例緩沖器電路。該緩沖器電路可以包括第一晶體管Ml，例如，第一晶體管Ml具有用于接收輸入信號(這里是電壓信號:緩沖器Vin)的控制端子、耦合至偏置電流Il的第一端子、以及耦合至偏置電流12的第二端子。在這個示例中，晶體管Ml是MOS(特別是PMOS)晶體管，但是在其他實施例中可以使用其他器件類型。第二晶體管Ql包括耦合至Ml的漏極端子的控制端子、耦合至緩沖器電路的輸出的第一端子、以及耦合至參考電壓(例如，接地)的第二端子。在這個示例中，晶體管Ql是雙極(特別是NPN)晶體管，但是在其他實施例中可以使用其他器件類型。電壓移變電路202(也被稱作“電壓移變器”)具有耦合至晶體管Ml的第一端子的第一端子、以及耦合至緩沖器電路的輸出和晶體管Ql的第一端子的第二端子。跨電壓移變電路202的端子的電壓可以隨著來自電壓移變電路的輸出的電流增大而增大。例如，如果緩沖器的輸出電流增大，則跨電壓移變電路的電壓降可以增大，由此允許緩沖器電路的輸出實現(xiàn)較低的輸出電壓以驅(qū)動后續(xù)級。圖2A中的緩沖器電路的操作和優(yōu)勢的進一步細節(jié)在下文更為詳細地被闡述。
[0026]圖2A中的緩沖器電路的一種有利應用是在LDO中。圖2B示出了根據(jù)一個實施例的LDO應用中的示例緩沖器電路。例如，該LDO可以接收輸入電壓Vin并且產(chǎn)生經(jīng)調(diào)節(jié)的輸出電壓“LDO Vout”。這樣的LDO的示例應用可以包括使用在便攜式設備的功率管理模塊中。在操作中，緩沖器電路200(例如，從誤差放大器，未示出)接收輸入電壓“緩沖器Vin”。緩沖器電路200將緩沖器輸出電壓“緩沖器Vout”輸出至傳輸晶體管Mp的控制端子，以對LDO的輸出電壓LDO Vout進行調(diào)節(jié)。如緩沖器電路200中所示出的，晶體管Ml和晶體管Ql被配置為如圖2A中所示出的那樣，其有時被稱為“超級源極跟隨器”。緩沖器電路200包括處于節(jié)點G(這里是Ml的源極)與節(jié)點“緩沖器Vout”(這里是Ql的集電極)之間的電壓移變電路202。電壓移變電路202可以基于負載電流對節(jié)點“緩沖器Vout”處的電壓自適應地進行移變，負載電流在一種示例實施方式中可以包括如下文進一步描述的LDO輸出電流。
[0027]本公開的實施例包括緩沖器電路，這些緩沖器電路包括電壓移變電路，這些電壓移變電路在緩沖器中創(chuàng)建與電流成比例的電壓移變。電壓移變緩沖器的實施例在本文中通過“超級源極跟隨器”緩沖器來圖示，但是能夠被一般化為例如其他種類的緩沖器電路。在圖2B中所示出的示例中，晶體管Ml中的AC漏極電流被乘以Ql的電流增益(或“beta”)，這有效地通過因數(shù)beta提高了緩沖器電路的跨導(gm)。當“緩沖器Vin”降低時，Ml將電流驅(qū)動到Ql中，來自Ql的電流增大，并且增大的電流使得跨電壓移變電路202的電壓增大?？珉妷阂谱冸娐?02的增大的電壓降允許緩沖器的輸出電壓“緩沖器Vout”呈現(xiàn)更接近于接地的較低值而不同時拉低Ml的漏極。如下文將更詳細描述的，這在一些應用中可能具有優(yōu)勢。
[0028]在這個示例中，緩沖器電路200接收偏置電流Il和12，它們可以被固定為恒定的偏置電流值。此外，在一個實施例中，緩沖器電路200可以接收與LDO負載電流Id成比例的偏置電流(例如，電流alum，或電流Wload，或兩者)。因此，本公開的實施例包括將與LDO負載電流成比例的電流(例如，“自適應偏置電流”)耦合至緩沖器中的電壓移變電路以改進緩沖器電路的驅(qū)動能力。
[0029 ]例如，圖2B將與LDO負載電流有關的自適應偏置電流示出為電流源a Ilqad (電流源)和/或WLQAD(電流宿)。偏置電流源Il和12提供緩沖器電路的操作所要求的電流并且可以是固定的。然而，通過電流源alLQAD和/或Wlciad的自適應偏置電流可以與通過晶體管Mp的負載電流(電流Id)成比例。在其他實施例中，可以使用具有恒定電流分量以及與輸出負載電流有關的分量的單個組合式源。圖2B中的電路是簡化的，因為已經(jīng)省略了用于從LDO輸出來生成自適應偏置電流的電路?？梢砸庾R到用于產(chǎn)生與LDO輸出電流有關的電流的自適應偏置電流電路的各種實施方式。
[0030]LDO可以基于負載的要求而操作在高輸出電流狀態(tài)、低輸出電流狀態(tài)、或中間輸出電流狀態(tài)?？珉妷阂谱冸娐?02的電壓在高電流狀態(tài)中與低電流狀態(tài)中是不同的。對于高LDO輸出電流，節(jié)點“緩沖器Vout”處的電壓應當充分低以按照需要接通晶體管MP。緩沖器的輸出被耦合至傳輸晶體管Mp的柵極。因此，節(jié)點“緩沖器Vout”處的電壓是晶體管Mp的柵極電壓。相應地，在節(jié)點“緩沖器Vout”處具有較低電壓允許晶體管Mp更強地接通。隨著通過晶體管Mp的負載電流增大，通過電壓移變電路202的自適應偏置電流也增大，這提供了跨電壓移變電路202的更大電壓降以減小“緩沖器Vout”，并且驅(qū)動通過晶體管Mp的更大電流。因此，跨電壓移變電路202的電壓降將節(jié)點“緩沖器Vout”處的電壓向下移變，以向傳輸晶體管Mp提供改進的過驅(qū)動電壓。
[0031 ]對于較小的LDO輸出電流，通過電壓移變電路202的自適應偏置電流較小，并且電壓移變電路202向節(jié)點“緩沖器Vout”處的電壓提供較小的電壓移變。例如，隨著自適應偏置電流下降，跨電壓移變電路202的電壓降低。為了關斷晶體管MP，晶體管Mp的柵極至源極電壓應當被減小而低于晶體管Mp的接通電壓。因為跨電壓移變電路202的電壓降在低負載電流時為小，所以電壓移變電路202并不顯著影響在節(jié)點“緩沖器Vout”處能夠?qū)崿F(xiàn)的最高緩沖器輸出電壓。換句話說，利用處于或接近OmA的負載電流，跨電壓移變電路202的電壓降并不被負載電流所影響。通過電流源Il和12的電流提供了跨電壓移變電路202的小幅電壓降，但是這一電壓降可能不會顯著影響節(jié)點“緩沖器Vout”處的電壓，并且晶體管Mp能夠被關斷。
[0032]因此，電壓移變電路202以最大輸出電壓的最小變化，為緩沖器輸出節(jié)點處的“緩沖器Vout”提供較低的最小輸出電壓。這允許針對晶體管Mp使用較小的傳輸晶體管大小，這導致較小的總體LDO硅面積和較低的成本。此外，對緩沖器無負載的靜態(tài)電流Il和12可能有很小的改變或者沒有改變。
[0033]圖3A-B圖示了針對低負載電流的緩沖器電路和電壓移變器的操作原理。出于比較的目的，圖3A描述了沒有使用電壓移變器202的方式，并且圖3B描述了使用電壓移變器202的操作原理。
[0034]在圖3A和3B中，LDO輸出電流Id(S卩，進入到負載中的電流)為小(例如，處于或接近OuA)并且因此依賴于負載的自適應偏置電流aluMD為小。在這種情況下，緩沖器輸出電壓“緩沖器Vout”為高，而產(chǎn)生低的LDO輸出電流(例如，LDO負載電流Id = OhiA)。也就是說，需要節(jié)點“緩沖器Vout”處的高電壓來關斷晶體管MP。
[0035]參考圖3A，在沒有電壓移變電路的緩沖器電路中，輸入晶體管Ml的源極電壓為高，并且晶體管Ml的柵極電壓也為高。例如，緩沖器電路輸入電壓和輸出電壓可以為緩沖器Vin= 1.423V以及緩沖器Vout = 1.872V。在這個示例中，針對圖3A和3B中所示出的兩個電路配置，高緩沖器輸出電壓都能夠關斷晶體管Mp。
[0036]緩沖器輸入電壓“緩沖器Vin”生成Ql中的電流IC。在圖3B中，小電流IdI過電壓移變器202并且引入跨電壓移變器202的小幅電壓降。在這種情況下，自適應偏置電流aluMD為低并且Ic為低。因此，跨電壓移變器202的電壓降基于通過電流源Il和12的偏置電流。為了在輕負載條件下實現(xiàn)緩沖器Vout = 1.872V的所期望的緩沖器輸出電壓，輸入晶體管Ml的源極電壓為Vs = 2.133V。在以緩沖器輸入晶體管Ml的柵極至源極電壓降壓(step down)之后，晶體管Ml的柵極電壓仍然不是非常高，處于緩沖器Vin = 1.666V。因此，在這個示例中，為了實現(xiàn)所期望的緩沖器輸出電壓以關斷傳輸晶體管Mp所要求的晶體管Ml處的緩沖器輸入電壓能夠僅利用誤差放大器的輸出電壓范圍的略微增大而被實現(xiàn)。也就是說，誤差放大器的輸出可以僅必須向緩沖器電路提供略微較高的輸入電壓(與1.423V相比的1.666V)。
[0037]圖4A-B圖示了針對高負載電流的緩沖器電路和電壓移變器的操作原理。出于比較的目的，圖4A示出了沒有使用電壓移變電路202的緩沖器電路，并且圖4B示出了使用電壓移變電路202時的操作原理。當負載電流Id為大時，依賴于負載的自適應偏置電流也為大。在這種情況下，緩沖器輸出電壓“緩沖器Vout”必須為低，以驅(qū)動傳輸晶體管Mp供應高負載電流(例如，LDO負載電流Id = 300mA)。節(jié)點“緩沖器Vout”處的低電壓接通晶體管Mp以供應高負載電流。
[0038]在圖4A中，在沒有電壓移變電路的緩沖器電路中，歸因于產(chǎn)生所期望的輸出電流所要求的晶體管Ml的柵極處的低緩沖器輸入電壓“緩沖器Vin” =0.391V，輸入晶體管Ml的源極電壓非常低。這一緩沖器輸入電壓導致緩沖器輸出電壓處于“緩沖器Vout” =1.046V，其足夠低而接通傳輸晶體管Mp并且供應高LDO輸出電流Id = 300mA。
[0039]在圖4B中，電壓移變器202基于來自電流源aluMD的與負載電流成比例的大幅自適應偏置電流而引入跨它的電壓降。為了實現(xiàn)相同的緩沖器輸出電壓“緩沖器Vout” = 1.046V以驅(qū)動傳輸晶體管，晶體管Ml的源極電壓Vs為Vs= 1.653V。因此，為了實現(xiàn)較高的負載電流，電壓移變器202引入0.607V的電壓降:I.653V-1.046V = 0.607V。
[0040]即使節(jié)點“緩沖器Vout”處的電壓在每個電路中是相同的，使用電壓移變電路時，晶體管Ml的柵極電壓較高(例如，緩沖器Vin=1.01V)。源極電壓Vs能夠較高是因為電壓移變器202引入了電壓降。具有較高的緩沖器輸入電壓減小了誤差放大器的所要求的輸出電壓范圍。例如，在圖3B中，緩沖器輸入電壓“緩沖器Vin”為1.666V，并且在圖4B中，緩沖器輸入電壓“緩沖器Vin”為1.01V。這提供了 1.01V-1.666V的輸入范圍(差值為0.656V)。作為對比，圖3A中沒有電壓移變的電路具有0.391V的緩沖器輸入電壓“緩沖器Vin”，并且圖4A中的電路具有1.423V的緩沖器輸入電壓“緩沖器Vin”。沒有電壓移變的電路的輸入范圍因此為1.423V-0.391V= 1.032V。因此，如果不使用電壓移變，則誤差放大器輸出需要具有1.032伏的范圍。然而，使用電壓移變器202的誤差放大器所需要的范圍小得多地位于0.656V。
[0041 ]圖5A和58示出了根據(jù)兩個示例實施例的電壓移變電路的不同示例。
[0042]在圖5A中，根據(jù)一個實施例，電壓移變電路502A包括電阻器Rb。當電流流過電阻器Rb時，跨該電阻器發(fā)生電壓降。這實現(xiàn)了節(jié)點“緩沖器Vout”處的電壓移變。例如，當通過Ql的電流增大時(例如，由于緩沖器Vin減小)，跨電阻器Rb的電壓增大。也就是說，跨電阻器Rb的電壓降與通過Ql的電流和電阻器Rb的電阻成比例。此外，當通過Ql的電流為低時(例如，由于緩沖器Vin增大)，跨電阻器Rb的電壓降減小。也就是說，較低的電流提供了跨電阻器Rb的較低電壓降。
[0043]根據(jù)一個實施例，圖5B在電壓移變電路502B中使用了晶體管M2。在這種情況下，當電流流過晶體管M2時，跨晶體管M2的柵極-源極電壓Vgs使“緩沖器Vout”處的電壓移變。特別地，隨著緩沖器輸入電壓“緩沖器Vin”減小，通過Ql的電流增大并且M2的柵極至源極電壓(Vgs2)增大。增大通過Ql的電流并且增大M2的Vgs2進而增大了通過M2的電流以及跨M2的漏極至源極電壓降(Vds2)。因此，隨著M2的源極輸出端子處的電流增大，M2增大電壓移變。相反地，隨著緩沖器輸入電壓“緩沖器Vin”增大，發(fā)生逆向效果，通過Ql的電流減小、M2的Vgs減小、并且M2的Vds2減小。因此，隨著M2的源極輸出端子處的電流減小，M2減小電壓移變。在一些示例實施方式中，M2可以是原生(native)MOS晶體管，其可以具有以下屬性中的一種或多種屬性:例如，低的或者甚至負的閾值電壓、無溝道摻雜、和/或形成于襯底中。
[0044]使用晶體管(諸如，圖5B中所示出的匪OS晶體管)來替代圖5A中所示出的電阻器還可以減小輸出阻抗(例如，與使用電阻器Rb相比)并且減小由通過電阻器Rb的偏置電流所造成的靜態(tài)功耗。例如，晶體管M2具有依賴于漏極電流的阻抗1/gm，其小于使用固定電阻器Rb的阻抗，尤其是在高負載電流條件下。雖然上文所示出的實施方式圖示了使用電阻器或晶體管的電壓移變電路，但是電壓移變電路可以使用不同的實施方式來基于電流對電壓進行移變。
[0045]圖6A和6B示出了曲線圖，這些曲線圖圖示了針對根據(jù)一個實施例的LDO中的一個示例緩沖器電路的與緩沖器輸入電壓有關的緩沖器輸出電壓和負載電流。圖6A示出了曲線圖600，其針對特定的電路實施方式而繪制了緩沖器輸出電壓與緩沖器輸入電壓的關系。線條602示出了在不使用電壓移變電路的情況下的關系，并且線條604示出了在使用電壓移變電路時的關系。在沒有電壓移變電路的情況下，針對最低的緩沖器輸入電壓，能夠?qū)崿F(xiàn)的最低緩沖器輸出電壓大約為850mV。然而，使用電壓移變電路，針對緩沖器輸入電壓的給定范圍，能夠?qū)崿F(xiàn)更寬范圍的緩沖器輸出電壓。在這個示例實施方式中，使用電壓移變擴展了有效的最小輸出電壓。
[0046]參考圖6B，曲線圖606示出了由包括電壓移變電路的緩沖器電路所提供的經(jīng)增大的LDO驅(qū)動能力。在曲線圖606中，線條607示出了在不使用電壓移變電路的情況下的LDO輸出電流與緩沖器輸入電壓之間的關系，并且線條608示出了使用電壓移變電路的在LDO輸出電流與緩沖器輸入電壓之間的關系。使用如圖4A中所示出的0.391V的緩沖器輸入電壓，沒有電壓移變電路的緩沖器的負載電流Id為在610處所示出的300mA。然而，使用相同的
0.391mV的輸入電壓，使用電壓移變電路，LDO的輸出電流達到在612處所示出的788mA。因此，電壓移變電路將LDO驅(qū)動能力提高了多于兩倍。
[0047]如上文所提到的，根據(jù)一些實施例，使用電壓移變電路能夠減小傳輸晶體管Mp的面積。針對沒有電壓移變電路的一種示例LDO緩沖器電路，傳輸晶體管Mp的高度可以是2 7 9 u m。在一個實施例中，使用電壓移變電路，傳輸晶體管M P的高度可以從2 7 9 u m減小到182um。例如，這將傳輸晶體管Mp所需要的面積減小了 34%。隨著芯片中所包括的LDO的數(shù)目增加，面積的節(jié)省可能變得顯著。
[0048]圖7示出了根據(jù)一個實施例的LDO應用中的緩沖器電路的另一示例。該LDO包括誤差放大器(例如，晶體管MlA-B、M2A-B、M3A-B、MlQA-B和MllA-B)、包括電壓移變電路702的緩沖器電路701、輸出晶體管(例如，傳輸晶體管Mp )、LDO輸出電流感應晶體管(例如，Msen )、以及用于將與LDO輸出電流成比例的電流耦合至緩沖器電路701的自適應偏置電路(晶體管M6b-D、Msa-B和M9A-B)。誤差放大器將參考電壓Vref與對應于LDO輸出電壓LDO Vout的反饋電壓Vfb進行比較。例如，Vfb可以從LDO Vout通過電阻器分壓器被耦合至誤差放大器的輸入。誤差放大器在節(jié)點D處的輸出是誤差電壓，該誤差電壓表示LDO輸出電壓LDO Vout與參考電壓之間的差動電壓。自適應偏置電路向緩沖器701提供自適應偏置電流aIload，其與出自節(jié)點LDOVout進入外部負載中并且被晶體管瓜作為源的負載電流Iload成比例。
[0049]緩沖器701從誤差放大器接收誤差電壓(例如，緩沖器Vin)并且驅(qū)動傳輸晶體管Mp以維持恒定的輸出電壓LDO Vout。緩沖器701可以包括P溝道MOSFET(PMOS)晶體管M5a和N溝道BJT(NPN)晶體管Q1。如上文所提到的，M5^Q1的配置有時被稱作“超級源極跟隨器”配置。緩沖器輸出(例如，節(jié)點“緩沖器Vout”)被耦合至傳輸晶體管Mp的柵極以驅(qū)動LDO的傳輸晶體管。
[0050]為了最小化晶體管Mp的大小同時最大化LDO的可能負載電流，晶體管M5A的源極處的節(jié)點G必須盡可能降低以驅(qū)動晶體管Mp上的柵極電壓。在一個示例中，節(jié)點G處的最小電壓可以由晶體管M2B和晶體管M3B的最小漏極至源極電壓Vdsat(例如，在典型條件下均為?150mV)以及晶體管M5a的柵極源極電壓Vgs(例如，在典型條件下為?IV)所設定。因此，關于節(jié)點G處的電壓能夠降到多低存在限制。如上文所討論的，在高負載電流條件期間，合意的是減小“緩沖器Vout”以充分接通晶體管Mp。然而，歸因于晶體管M5a的柵極源極電壓Vcs以及晶體管M2b和晶體管M3b的漏極-源極電壓，節(jié)點“緩沖器Vout”處的最小電壓被限制。因此，為了提供高負載電流，本公開的實施例可以使用電壓移變器702針對“緩沖器Vin”的給定范圍來擴展“緩沖器Vout”的范圍，這允許LDO以晶體管Mp的較小晶體管大小而被設計。較小的大小減少了LDO的硅成本。如上文所提到的，在這個示例中，在沒有電壓移變器702的情況下，節(jié)點“緩沖器Vout”處的電壓等于晶體管M2b和晶體管M3b的最大漏極源極電壓Vdsat(例如，在典型條件下均為?150mV)以及晶體管M5a的柵極源極電壓Vcs(例如，在典型條件下為?IV)。然而，在包括電壓移變器702的情況下，節(jié)點“緩沖器Vout”處的電壓變?yōu)?晶體管M2b和晶體管M3B的Vdsat加上晶體管M5A的柵極至源極電壓Vgs再減去跨電壓移變器702的電壓降。
[0051]圖8描繪了根據(jù)一個實施例的用于使用電壓移變器的方法的簡化流程圖800。在這個示例中，LDO從高負載電流轉(zhuǎn)變至低負載電流。在802處，誤差放大器增大緩沖器輸入電壓“緩沖器Vin”。在804處，隨著緩沖器輸入電壓增大以及負載電流減小，電壓移變減小。與負載電流成比例并且耦合至電壓移變器的偏置電流也可以減小。這使得緩沖器輸出電壓“緩沖器Vout”增大。在806處，由于緩沖器輸出電壓增大，傳輸晶體管Mp開始關斷并且負載電流減小。
[0052]圖9描繪了根據(jù)一個實施例的用于使用電壓移變器的另一方法的簡化流程圖900。在這個示例中，LDO從低負載電流轉(zhuǎn)變至高負載電流。在902處，誤差放大器減小緩沖器輸入電壓“緩沖器Vin”。在904處，隨著緩沖器輸入電壓減小以及負載電流增大，電壓移變增大。與負載電流成比例并且耦合至電壓移變器的偏置電流也可以增大。在806處，由于緩沖器輸出電壓減小，傳輸晶體管Mp開始接通并且負載電流增大。
[0053]雖然緩沖器電路的輸入晶體管(例如，上文的Ml)被示出為PMOS晶體管并且晶體管(^被示出為NPN晶體管，但是將認識到，可以意識到晶體管的其他實施方式。例如，可以使用其他晶體管器件類型。例如，晶體管Ml可以是第一器件類型(例如，極性)的晶體管，并且晶體管Q1可以是第二器件類型(例如，相反極性)的第二晶體管。術語“器件類型”包括不同的器件(M0S和NPN)或極性(P型和N型)。在一個示例中，晶體管Ml和晶體管&也可以是相同的器件類型(例如，MOS器件)，但是為不同的極性。
[0054]上述描述連同特定實施例的方面可以如何被實施的示例一起對本公開的各種實施例進行了說明。上述示例不應當被認為僅是實施例，并且被提出以說明如以下權利要求所限定的特定實施例的靈活性和優(yōu)勢?；谏鲜龉_和以下權利要求，不偏離如權利要求所限定的本公開的范圍，其他的布置、實施例、實施方式和等價形式可以被采用。
【主權項】
1.一種電路，包括: 第一晶體管，具有控制端子、第一端子和第二端子并且為第一極性，其中所述第一晶體管的所述控制端子接收輸入信號； 第二晶體管，具有控制端子、第一端子和第二端子并且為第二極性，其中所述第二晶體管的所述控制端子耦合至所述第一晶體管的所述第二端子;以及 電壓移變電路，具有耦合至所述第一晶體管的所述第一端子的第一端子和耦合至所述第二晶體管的所述第一端子的第二端子，其中所述電壓移變電路的所述第一端子與所述電壓移變電路的所述第二端子之間的電壓隨著來自所述電壓移變電路的所述第二端子的電流增大而增大。2.根據(jù)權利要求1所述的電路，其中: 所述第一晶體管包括具有柵極、源極和漏極的MOS晶體管，其中所述第一晶體管的柵極接收所述輸入信號； 所述第二晶體管包括具有基極、發(fā)射極和集電極的雙極晶體管，其中所述雙極晶體管的基極耦合至MOS晶體管的漏極;并且 所述電壓移變電路的所述第一端子耦合至第一 MOS晶體管的源極，并且所述電壓移變電路的所述第二端子耦合至所述雙極晶體管的集電極。3.根據(jù)權利要求1所述的電路，其中所述電壓移變電路包括電阻器，所述電阻器具有耦合至所述第一晶體管的所述第一端子的第一端子以及耦合至所述第二晶體管的所述第一端子的第二端子。4.根據(jù)權利要求3所述的電路，其中: 所述第一晶體管包括具有柵極、源極和漏極的MOS晶體管，其中所述第一晶體管的柵極接收所述輸入信號； 所述第二晶體管包括具有基極、發(fā)射極和集電極的雙極晶體管，其中所述雙極晶體管的基極耦合至MOS晶體管的漏極;并且 所述電阻器的所述第一端子耦合至所述MOS晶體管的源極，并且第三晶體管的第二端子耦合至所述雙極晶體管的集電極。5.根據(jù)權利要求1所述的電路，其中所述電壓移變電路包括具有控制端子、第一端子和第二端子的第三晶體管，其中所述第三晶體管的所述控制端子耦合至所述第一晶體管的所述控制端子，所述第三晶體管的所述第一端子耦合至所述第一晶體管的所述第一端子，并且所述第三晶體管的所述第二端子耦合至所述第二晶體管的所述第一端子。6.根據(jù)權利要求5所述的電路，其中: 所述第一晶體管包括具有柵極、源極和漏極的MOS晶體管，其中所述第一晶體管的柵極接收所述輸入信號； 所述第二晶體管包括具有基極、發(fā)射極和集電極的雙極晶體管，其中所述雙極晶體管的基極耦合至MOS晶體管的漏極;并且 所述第三晶體管的所述第一端子耦合至所述MOS晶體管的源極，并且所述第三晶體管的所述第二端子耦合至所述雙極晶體管的集電極。7.根據(jù)權利要求5所述的電路，其中所述第三晶體管是原生MOS晶體管。8.根據(jù)權利要求1所述的電路，進一步包括: 調(diào)節(jié)器的傳輸晶體管，具有控制端子、第一端子和第二端子，其中所述控制端子耦合至所述第二晶體管的所述第一端子，其中所述電壓移變電路的所述第二端子驅(qū)動所述調(diào)節(jié)器的所述傳輸晶體管的所述控制端子，以對所述傳輸晶體管的所述第二端子處的輸出電壓進行調(diào)節(jié)。9.根據(jù)權利要求8所述的電路，進一步包括自適應偏置電流源，所述自適應偏置電流源向所述電壓移變電路生成與通過所述傳輸晶體管的所述第二端子的電流成比例的電流。10.根據(jù)權利要求8所述的電路，進一步包括誤差放大器，所述誤差放大器被配置為將所述調(diào)節(jié)器的輸出電壓與參考電壓進行比較并且輸出誤差電壓作為所述輸入信號。11.根據(jù)權利要求1所述的電路，其中: 所述電壓移變電路的所述第一端子與所述電壓移變電路的所述第二端子之間的電壓隨著通過所述電壓移變電路的電流增大而增大，并且 所述電壓移變電路的所述第一端子與所述電壓移變電路的所述第二端子之間的電壓隨著通過所述電壓移變電路的電流減小而減小。12.一種方法，包括: 在第一晶體管的控制端子處接收輸入信號，所述第一晶體管具有控制端子、第一端子和第二端子并且為第一極性； 將來自所述第一晶體管的所述第二端子的電流耦合至第二晶體管的控制端子，所述第二晶體管具有控制端子、第一端子和第二端子并且為第二極性； 在電壓移變電路中生成電流，所述電壓移變電路具有耦合至所述第一晶體管的所述第一端子的第一端子和耦合至所述第二晶體管的所述第一端子的第二端子;以及 在所述電壓移變電路的所述第一端子與所述電壓移變電路的所述第二端子之間對所述第一晶體管的所述第一端子處的電壓進行移變，其中所述電壓移變電路的所述第二端子處的電壓隨著來自所述電壓移變電路的輸出的電流增大而減小。13.根據(jù)權利要求12所述的方法，其中所述電壓移變電路包括電阻器。14.根據(jù)權利要求12所述的方法，其中所述電壓移變電路包括具有控制端子、第一端子和第二端子的第三晶體管，其中所述第三晶體管的所述控制端子耦合至所述第一晶體管的所述控制端子，所述第三晶體管的所述第一端子耦合至所述第一晶體管的第一端子，并且所述第三晶體管的所述第二端子耦合至所述第二晶體管的所述第一端子。15.根據(jù)權利要求14所述的電路，其中所述第三晶體管是原生MOS晶體管。16.根據(jù)權利要求12所述的方法，進一步包括:將來自所述電壓移變電路的所述第二端子的電壓耦合至調(diào)節(jié)器的傳輸晶體管的控制端子，以對所述傳輸晶體管的第二端子處的所述調(diào)節(jié)器的輸出電壓進行調(diào)節(jié)。17.根據(jù)權利要求16所述的方法，進一步包括:將與來自所述傳輸晶體管的所述第二端子的電流成比例的電流耦合至所述電壓移變電路的所述第一端子，其中所述電壓移變電路的所述第二端子處的電壓隨著來自所述傳輸晶體管的所述第二端子的電流增大而減小。18.根據(jù)權利要求12所述的方法，其中所述輸入信號來自于誤差放大器，所述誤差放大器被配置為將所述調(diào)節(jié)器的輸出電壓與參考電壓進行比較并且輸出誤差電壓作為所述輸入信號。19.根據(jù)權利要求12所述的方法，其中: 所述電壓移變電路的所述第一端子與所述電壓移變電路的所述第二端子之間的電壓隨著通過所述電壓移變電路的電流增大而增大，并且 所述電壓移變電路的所述第一端子與所述電壓移變電路的所述第二端子之間的電壓隨著通過所述電壓移變電路的電流減小而減小。20.根據(jù)權利要求12所述的方法，其中: 所述第一晶體管包括具有柵極、源極和漏極的MOS晶體管，其中所述第一晶體管的柵極接收所述輸入信號； 所述第二晶體管包括具有基極、發(fā)射極和集電極的雙極晶體管，其中所述雙極晶體管的基極耦合至MOS晶體管的漏極;并且 所述電壓移變電路的所述第一端子耦合至第一 MOS晶體管的源極，并且所述電壓移變電路的所述第二端子耦合至所述雙極晶體管的集電極。
【文檔編號】H03K19/0175GK105940609SQ201580006128
【公開日】2016年9月14日
【申請日】2015年2月3日
【發(fā)明人】N·Y·何, 沈梁國, 劉兵, V·F·佩盧索
【申請人】高通股份有限公司