模數(shù)轉(zhuǎn)換器及其自校正方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路設(shè)計(jì)領(lǐng)域，尤其涉及一種模數(shù)轉(zhuǎn)換器及其自校正方法。
【背景技術(shù)】
[0002]現(xiàn)有的異步逐次逼近模數(shù)轉(zhuǎn)換器(異步SARADC)的轉(zhuǎn)換速度隨著工藝、電壓、溫度(PVT)的不同而有巨大的變化。例如，一個(gè)在TT工藝角、電源電壓1.2V、溫度為25度的SARADC的轉(zhuǎn)換速率為120Mhz。但是這個(gè)SAR ADC在FF工藝角，電源電壓1.32V，溫度為-40度時(shí)，它的轉(zhuǎn)換速率可高達(dá)200Mhz ;而在SS工藝角，電源電壓1.08V，溫度為125度時(shí)，它的轉(zhuǎn)換速率則下降到了80Mhz。同一個(gè)SAR ADC的最快轉(zhuǎn)換速度和最慢轉(zhuǎn)換速度的變化比高達(dá)2.5倍。這也就意味著芯片內(nèi)部給SAR ADC提供參考電壓的開關(guān)陣列電路中的緩沖器(referencebuffer)的電流也必須有2.5倍的差別，才能保證SAR ADC有相同的建立精度。在設(shè)計(jì)電路時(shí)，參考電壓的緩沖器(reference buffer)的電流必須滿足最快轉(zhuǎn)換時(shí)的要求，此時(shí)功耗相對(duì)于最低轉(zhuǎn)換速率時(shí)會(huì)大幅增加。
[0003]圖1為現(xiàn)有N位異步SARADC的結(jié)構(gòu)框圖。如圖1所示，它主要由采樣時(shí)鐘電路(sample clock)、電容模塊(C-DAC)、比較器(comparator)、比較器時(shí)鐘電路(comparatorclock logic)、移位控制電路(SAR logic)、開關(guān)陣列電路(switch array)、參考電壓源緩沖器(vref buffer)等組成。在圖1中，fclk為SAR ADC的系統(tǒng)時(shí)鐘信號(hào)，它的頻率也是SARADC的采樣頻率(sampclk)，區(qū)別在于sampclk是脈沖信號(hào)。它的工作原理如下:在采樣階段，差分輸入信號(hào)通過vip和vin被采樣進(jìn)入電容模塊。在轉(zhuǎn)換階段，對(duì)于一個(gè)N-bit的SAR ADC需要比較器做N次比較。比較器的兩路輸入信號(hào)(DACP和DACN)存在電壓差，當(dāng)比較器第一次比較時(shí)，比較器輸出比較信號(hào)CMP_0UT給比較器時(shí)鐘電路產(chǎn)生比較器的初始時(shí)鐘，當(dāng)循環(huán)啟動(dòng)，比較器就會(huì)自動(dòng)定時(shí)比較，直到做完N次比較。在比較器時(shí)鐘電路工作的同時(shí)，移位控制電路也同樣會(huì)將CMP_0UT的結(jié)果進(jìn)行處理，來控制開關(guān)陣列電路中的參考電壓源緩沖器對(duì)電容模塊進(jìn)行N次充放電，而改變電容模塊的輸出電壓，對(duì)輸入信號(hào)進(jìn)行量化。在異步SARADC中，存在兩個(gè)獨(dú)立的時(shí)序循環(huán)。一個(gè)叫比較器自定時(shí)循環(huán)(Td3+Td4)，另一個(gè)叫C-DAC建立循環(huán)(Tdl+Td2+Td3)。要保證SAR logic能正確地工作，必須要滿足C-DAC建立循環(huán)先建立好，然后比較器自定時(shí)循環(huán)對(duì)比較器進(jìn)行鎖存比較。也即必須滿足以下條件:
[0004]Tset-m= (Td3+Td4)-(Tdl+Td2+Td3) =Td4-(Tdl+Td2)>0
[0005]其中，Tdl是指SARlogic延時(shí)，Td2是指C-DAC(包含開關(guān)陣列電路和電容模塊的建立)建立時(shí)間，Td3是比較器的鎖存延時(shí)，Td4是比較器時(shí)鐘延時(shí)。Tset-m是指C-DAC建立循環(huán)的裕量，它越大，說明可以留給C-DAC建立的時(shí)間越多，也就是說C-DAC或者參考電壓源緩沖器可以降低速度;反之，他越小，說明留給C-DAC的建立時(shí)間越少，這就要求C-DAC或者參考電壓源緩沖器能更快地建立。
[0006]在設(shè)計(jì)的過程中，由于兩個(gè)循環(huán)的延時(shí)單元均為數(shù)字單元，所以隨著工藝角、電壓、溫度的變化，延時(shí)的變化范圍很大，最快是最慢的2.5倍。而在C-DAC的循環(huán)中，參考電壓源緩沖器是模擬單元，它的電流變化隨著工藝角、電壓、溫度的變化只有15%。所以，要想達(dá)到相同的建立精度，就要跟隨數(shù)字電路變化，這樣必然需要將其電流值放大到要求的最大值，這樣對(duì)參考電壓源緩沖器而言，會(huì)浪費(fèi)很多功耗。

【發(fā)明內(nèi)容】

[0007]本發(fā)明提供一種模數(shù)轉(zhuǎn)換器及其自校正方法，其在滿足同一采樣速度的情況下，增加了比較器時(shí)鐘延時(shí)的時(shí)間，以增大開關(guān)陣列電路和電容模塊建立循環(huán)的裕量，從而達(dá)到了降低參考電壓源緩沖器功耗的目的。
[0008]為了達(dá)到上述目的，本發(fā)明提供一種模數(shù)轉(zhuǎn)換器，其包括采樣轉(zhuǎn)換電路、比較器、比較器時(shí)鐘電路、比較器延時(shí)電路和移位控制電路，
[0009]所述采樣轉(zhuǎn)換電路用于接收采樣信號(hào)，并將其轉(zhuǎn)換為兩路輸入信號(hào)；
[0010]所述比較器用于比較所述兩路輸入信號(hào)，并輸出一比較信號(hào)分別給所述比較器時(shí)鐘電路和移位控制電路；
[0011]所述時(shí)鐘電路用于接收所述比較信號(hào)，并輸出一使能信號(hào)給所述比較器，以啟動(dòng)所述比較器；
[0012]所述移位控制電路用于接收所述比較信號(hào)，并輸出一控制信號(hào)控制所述采樣轉(zhuǎn)換電路調(diào)整其兩路輸入信號(hào)的電壓值；
[0013]所述比較器延時(shí)電路用于延遲所述比較器接收到使能信號(hào)的時(shí)間，以調(diào)整所述比較器的工作間隔，并使所述工作間隔在滿足所述使能信號(hào)在一個(gè)采樣周期內(nèi)的數(shù)量大于等于所述模數(shù)轉(zhuǎn)換器的實(shí)際轉(zhuǎn)換位數(shù)的基礎(chǔ)上達(dá)到最大值。
[0014]進(jìn)一步的，所述采樣轉(zhuǎn)換電路包括采樣時(shí)鐘電路和數(shù)模轉(zhuǎn)換電路，所述采樣時(shí)鐘電路用于控制所述采樣信號(hào)進(jìn)行周期性輸入，所述數(shù)模轉(zhuǎn)換電路用于將所述采樣信號(hào)轉(zhuǎn)換為兩路輸入信號(hào)，并根據(jù)所述控制信號(hào)調(diào)整其兩路輸入信號(hào)的電壓值。
[0015]進(jìn)一步的，兩路所述采樣信號(hào)分別通過一開關(guān)接入所述數(shù)模轉(zhuǎn)換電路，所述采樣時(shí)鐘電路接收周期性的系統(tǒng)時(shí)鐘信號(hào)，并輸出一脈沖信號(hào)控制所述開關(guān)的通斷，所述系統(tǒng)時(shí)鐘信號(hào)的一個(gè)周期即為一個(gè)采樣周期。
[0016]進(jìn)一步的，所述數(shù)模轉(zhuǎn)換電路包括開關(guān)陣列電路和電容模塊，所述電容模塊中各電容的一端均接入兩路所述采樣信號(hào)中的一路，所述移位控制電路用于控制所述開關(guān)陣列電路中各開關(guān)的通斷，所述開關(guān)陣列電路通過其電路中各開關(guān)的通斷分別控制各電容的另一端接入地或高電平。
[0017]進(jìn)一步的，所述高電平由一設(shè)置于模數(shù)轉(zhuǎn)換器內(nèi)部的參考電壓源緩沖器提供。
[0018]進(jìn)一步的，所述模數(shù)轉(zhuǎn)換器還包括延時(shí)電路時(shí)鐘信號(hào)發(fā)生器，所述延時(shí)電路時(shí)鐘信號(hào)發(fā)生器用于接收所述比較信號(hào)，并輸出一觸發(fā)信號(hào)給所述比較器延時(shí)電路，以啟動(dòng)所述比較器延時(shí)電路。
[0019]進(jìn)一步的，所述比較器延時(shí)電路包括判斷模塊、計(jì)數(shù)模塊和延時(shí)模塊，
[0020]所述判斷模塊通過接收所述使能信號(hào)來獲取一個(gè)采樣周期內(nèi)所述使能信號(hào)的數(shù)量，并判斷該數(shù)量與所述模數(shù)轉(zhuǎn)換器的實(shí)際轉(zhuǎn)換位數(shù)的大?。?br>[0021 ]當(dāng)前者大于等于后者時(shí)，所述計(jì)數(shù)模塊中的二進(jìn)制碼自增一，并將其提供給所述延時(shí)模塊；
[0022]當(dāng)前者小于后者時(shí)，所述計(jì)數(shù)模塊中的二進(jìn)制碼不變，并將自減一后的所述二進(jìn)制碼提供給所述延時(shí)模塊；
[0023]所述延時(shí)模塊用于將接收到的二進(jìn)制碼轉(zhuǎn)換成相應(yīng)的延時(shí)使能信號(hào)，以延遲所述比較器接收到使能信號(hào)的時(shí)間。
[0024]進(jìn)一步的，所述計(jì)數(shù)模塊還具有一寄存模塊，所述計(jì)數(shù)模塊將其存儲(chǔ)的二進(jìn)制碼自減一后存入所述寄存模塊中，當(dāng)一個(gè)采樣周期內(nèi)所述使能信號(hào)的數(shù)量小于所述模數(shù)轉(zhuǎn)換器的實(shí)際轉(zhuǎn)換位數(shù)時(shí)，所述寄存模塊直接將其存儲(chǔ)的二進(jìn)制碼提供給所述延時(shí)模塊。
[0025]本發(fā)明還提供一種上述模數(shù)轉(zhuǎn)換器的自校正方法，其包括:
[0026]通過采樣轉(zhuǎn)換電路接收采樣信號(hào)，并將其轉(zhuǎn)換為兩路輸入信號(hào)；
[0027]通過比較器比較所述兩路輸入信號(hào)，并輸出一比較信號(hào)分別給比較器時(shí)鐘電路和移位控制電路；
[0028]通過所述時(shí)鐘電路接收所述比較信號(hào)，并輸出一使能信號(hào)給所述比較器，以啟動(dòng)所述比較器；
[0029]通過所述移位控制電路接收所述比較信號(hào)，并輸出一控制信號(hào)控制所述采樣轉(zhuǎn)換電路調(diào)整其兩路輸入信號(hào)的電壓值；
[0030]通過一比較器延時(shí)電路延遲所述比較器接收到使能信號(hào)的時(shí)間，以調(diào)整所述比較器的工作間隔，并使所述工作間隔在滿足所述使能信號(hào)在一個(gè)采樣周期內(nèi)的數(shù)量大于等于所述模數(shù)轉(zhuǎn)換器的實(shí)際轉(zhuǎn)換位數(shù)的基礎(chǔ)上達(dá)到最大值。
[0031]進(jìn)一步的，所述比較器延時(shí)電路的工作方法具體包括:
[0032]步驟一:獲取一個(gè)采樣周期內(nèi)所述使能信號(hào)的數(shù)量與所述模數(shù)轉(zhuǎn)換器的實(shí)際轉(zhuǎn)換位數(shù)的大??；
[0033]步驟二:判斷該數(shù)量與所述模數(shù)轉(zhuǎn)換器的實(shí)際轉(zhuǎn)換位數(shù)的大小，當(dāng)前者大于等于后者時(shí)，控制一計(jì)數(shù)模塊中的二進(jìn)制碼自增一，并將其提供給一延時(shí)模塊，否則，所述計(jì)數(shù)模塊中的二進(jìn)制碼不變，并將自減一后的所述二進(jìn)制碼提供給所述延時(shí)模塊；
[0034]步驟三:通過所述延時(shí)模塊將接收到的二進(jìn)制碼轉(zhuǎn)換成相應(yīng)的延時(shí)使能信號(hào)，以延遲所述比較器接收到使能信號(hào)的時(shí)間。
[0035]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果:
[0036]本發(fā)明提供的模數(shù)轉(zhuǎn)換器及其自校正方法通過在比較器與比較器時(shí)鐘電路中間插入一比較器延時(shí)電路來對(duì)比較器時(shí)鐘電路發(fā)送給比較器的使能信號(hào)進(jìn)行延時(shí)，以調(diào)整所述比較器的工作間隔，并使所述工作間隔在滿足所述使能信號(hào)