一種LTE-Advanced信號(hào)分析儀的頻率合成裝置的制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明設(shè)及LTE-Advanced信號(hào)分析儀應(yīng)用領(lǐng)域，尤其是一種LTE-Advanced信號(hào)分 析儀的頻率合成裝置。
【背景技術(shù)】
[0002] 為了解決我國(guó)LTE-Advanced通信設(shè)備研發(fā)和生產(chǎn)的測(cè)試問(wèn)題，突破國(guó)外在現(xiàn)代移 動(dòng)通信測(cè)試儀器儀表的壟斷地位和知識(shí)產(chǎn)權(quán)壁壘。開(kāi)發(fā)具有高測(cè)量帶寬、優(yōu)異測(cè)量性能、擴(kuò) 展性強(qiáng)的 LTE-Advanced 信號(hào)分析儀表，支持 GSM、GPRS、EDGE、WCDMA、TD-SCDMA、TD-LTE、 LTE抑D 及 LTE-Advanced 等標(biāo)準(zhǔn)信號(hào)測(cè)量，支持 TD-SCDMA、TD-LTE、TD-LTE-Advanced 下行 8 通 道基站信號(hào)分析，支持TD-LTE-Advanced天線(xiàn)模式2、3、7、8、9、10,支持上行和下行的20MHz 加20MHz載波聚合，提高我國(guó)通信測(cè)量?jī)x器產(chǎn)業(yè)的裝備能力。
[0003] 作為通信測(cè)試儀器中不可缺少的核屯、部件一一頻率合成裝置，其性能的好壞直接 影響整機(jī)的性能指標(biāo)，因此研究設(shè)計(jì)超寬帶高純頻率合成器成為通信測(cè)試儀器研制的重要 任務(wù)。本發(fā)明利用多環(huán)頻率合成技術(shù)，采用取樣變頻方案設(shè)計(jì)出一種寬頻帶、低相噪、低雜 散的高性能頻率合成裝置。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于提供一種具有超寬頻帶、極高頻率分辨率、極低相位噪聲和高 頻率穩(wěn)定度的LTE-Advanced信號(hào)分析儀的頻率合成裝置。
[0005] 為了實(shí)現(xiàn)上述目的，本發(fā)明采用W下技術(shù)方案：
[0006] 一種LTE-Advanced信號(hào)分析儀的頻率合成裝置，包括參考分配電路（1)，取樣本振 電路(2)，取樣電路(3)，小數(shù)分頻產(chǎn)生電路(4)，YT0電路巧)和FPGA控制電路(6)，其中，所述 參考分配電路(1)的輸出端、FPGA控制電路(6)的輸出端分別與取樣本振電路(2)、小數(shù)分頻 產(chǎn)生電路（1)的輸入端相連，取樣本振電路(2)的輸出端與取樣電路(3)的輸入端相連，取樣 電路(3)的輸出端、小數(shù)分頻產(chǎn)生電路(4)的輸出端和FPGA控制電路(6)的輸出端分別與YTO 電路(5)的輸入端相連，YTO電路(5)的輸出信號(hào)與取樣電路的輸入端相連。
[0007] 優(yōu)選地，所述的取樣本振電路(2)包括集成鎖相環(huán)電路，其輸入端與參考分配電路 (1)的輸出端、FPGA控制電路(6)的輸出端相連，其輸出端通過(guò)低通濾波器1與壓控振蕩器的 輸入端相連，壓控振蕩器1的輸出端經(jīng)過(guò)功分一路與集成鎖相環(huán)電路的輸入端相連，另一路 經(jīng)過(guò)功率放大器與取樣電路(3)的輸入端相連。
[000引優(yōu)選地，所述的取樣電路(3)包括取樣器電路，其輸入端分別與取樣本振電路(2) 的輸出端、YTO電路(5)的輸出端相連，其輸出端與帶通濾波器的輸入端相連，帶通濾波器的 輸出端與YTO電路(5)的輸入端相連。
[0009]優(yōu)選地，所述的小數(shù)分頻產(chǎn)生電路(4)包括鑒頻鑒相器2,其輸入端與參考分配電 路（1)的輸出端相連，其輸出端和與低通濾波器2的輸入端相連，低通濾波器的輸出端與壓 控振蕩器2的輸入端相連，壓控振蕩器2的輸出端經(jīng)過(guò)功分一路與YTO電路（5)的輸入端相 連，另一路和FPGA控制電路(6)的輸出端分別與小數(shù)分頻器的輸入端相連，小數(shù)分頻器的輸 出端與鑒頻鑒相器2的輸入端相連。
[0010] 優(yōu)選地，所述的YTO電路(5)包括鑒相器3,其輸入端分別與取樣電路(3)的輸出端、 小數(shù)分頻產(chǎn)生電路(4)的輸出端相連，其輸出端通過(guò)低通濾波器3與電壓電流轉(zhuǎn)換副線(xiàn)圈驅(qū) 動(dòng)電路的輸入端相連，電壓電流轉(zhuǎn)換副線(xiàn)圈驅(qū)動(dòng)電路的輸出端與YTO副線(xiàn)圈的輸入端相連， 主線(xiàn)圈預(yù)置電路的輸入端與FPGA控制電路(6)的輸出端相連，其輸出端與電壓電流轉(zhuǎn)換主 線(xiàn)圈驅(qū)動(dòng)電路的輸入端相連，電壓電流轉(zhuǎn)換主線(xiàn)圈驅(qū)動(dòng)電路的輸出端與YTO主線(xiàn)圈的輸入 端相連，YTO的輸出端與定向禪合器電路的輸入端相連，定向禪合器電路的輸出端與取樣電 路(3)的輸入端相連。
[0011] 優(yōu)選地，所述的取樣本振電路的輸出頻率范圍為305~355M化，頻率分辨率為 IMHz,功率為+12地m。
[0012] 優(yōu)選地，所述的小數(shù)分頻產(chǎn)生電路的輸出頻率范圍為60~96MHz，頻率分辨率為 O.OlHzo
[OOU] 優(yōu)選地，所述的YTO的輸出頻率范圍為5000~lOOOOMHz
[0014] 本發(fā)明所帶來(lái)的有益技術(shù)效果：
[0015] 本發(fā)明提出了一種LTE-Advanced信號(hào)分析儀的頻率合成裝置，與現(xiàn)有技術(shù)相比， 本發(fā)明利用S-A小數(shù)分頻技術(shù)產(chǎn)生頻率分辨率為o.omz的頻率信號(hào)輸出，滿(mǎn)足頻率合成 裝置輸出高分辨率頻率的要求。取樣本振電路產(chǎn)生離散的低相位噪聲的點(diǎn)頻信號(hào)和YTO輸 出信號(hào)進(jìn)入取樣電路，利用取樣電路取出取樣中頻，實(shí)現(xiàn)頻率向下搬移，減小因倍頻效應(yīng)帶 來(lái)的相噪惡化，滿(mǎn)足頻率合成裝置輸出低相噪的要求。利用鎖相環(huán)技術(shù)、濾波器技術(shù)滿(mǎn)足頻 率合成裝置輸出低雜散頻率的要求。本發(fā)明利用超寬頻帶YTO和高頻率穩(wěn)定度晶振滿(mǎn)足頻 率合成裝置輸出寬頻帶和高頻率穩(wěn)定度的要求。本發(fā)明滿(mǎn)足LTE-Advanced信號(hào)分析儀對(duì)頻 率合成裝置的指標(biāo)要求。
【附圖說(shuō)明】
[0016] 圖1為本發(fā)明的系統(tǒng)原理框圖。
[0017] 圖2為本發(fā)明偏離載波化化時(shí)，相位噪聲測(cè)量結(jié)果示意圖。
[0018] 圖3為本發(fā)明偏離載波IOIfflz時(shí)，相位噪聲測(cè)量結(jié)果示意圖。
[0019]圖4為本發(fā)明載波5000MHz時(shí)，雜散巧慢結(jié)果示意圖。
[0020]其中，1-參考分配電路;2-取樣本振電路；3-取樣電路;4-小數(shù)分頻產(chǎn)生電路;5-YTO電路;6-FPGA控制電路。
【具體實(shí)施方式】
[0021 ]下面結(jié)合附圖W及【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明：
[0022]如圖1所示，一種LTE-Advanced信號(hào)分析儀的頻率合成裝置，包括參考分配電路1， 取樣本振電路2，取樣電路3，小數(shù)分頻產(chǎn)生電路4，YTO電路5和FPGA控制電路6。其中，所述參 考分配電路1的輸出端、FPGA控制電路6的輸出端分別與取樣本振電路2的輸入端、小數(shù)分頻 產(chǎn)生電路4的輸入端相連。取樣本振電路2的輸出端與取樣電路3的輸入端相連，取樣電路3 的輸出端、小數(shù)分頻產(chǎn)生電路4的輸出端和FPGA控制電路6的輸出端分別與YTO電路5的輸入 端相連，YTO電路5的輸出信號(hào)與取樣電路3的輸入端相連。
[0023] 所述的取樣本振電路2包括集成鎖相環(huán)電路，其輸入端與參考分配電路1的輸出 端、FPGA控制電路6的輸出端相連，其輸出端通過(guò)低通濾波器1與壓控振蕩器的輸入端相連， 壓控振蕩器1的輸出端經(jīng)過(guò)功分器一路與集成鎖相環(huán)電路的輸入端相連，另一路經(jīng)過(guò)功率 放大器與取樣電路3的輸入端相連。
[0024] 所述的取樣電路3包括取樣器電路，其輸入端分別與取樣本振電路2的輸出端、YTO 電路5的輸出端相連，其輸出端與帶通濾波器的輸入端相連，帶通濾波器的輸出端與YTO電 路5的輸入端相連。
[0025] 所述的小數(shù)分頻產(chǎn)生電路4包括鑒頻鑒相器2,其輸入端與參考分配電路1的輸出 端相連，其輸出端和與低通濾波器2的輸入端相連，低通濾波器的輸出端與壓控振蕩器2的 輸入端相連，壓控振蕩器2的輸出端經(jīng)過(guò)功分一路與YTO電路5的輸入端相連，另一路和FPGA 控制電路6的輸出端分別與小數(shù)分頻器的輸入端相連，小數(shù)分頻器的輸出端與鑒頻鑒相器2 的輸入端相連。
[0026] 所述的YTO電路5包括鑒相器3,其