延遲鎖定回路的制作方法
【技術領域】
[0001]本發(fā)明涉及一種電子電路，特別涉及一種延遲鎖定回路。
【背景技術】
[0002]隨著科技的進步，整合在同一集成電路中的電路愈來愈多。集成電路里的每一電路根據(jù)一個頻率信號而進行操作。然而，頻率信號很容易受到制作工藝或溫度的影響。當頻率信號發(fā)生偏移時，將造成集成電路無法正常工作。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明的目的是提供一種延遲鎖定回路，包括:選擇單元、延遲單元、相位檢測單元。選擇單元接收正向頻率信號及反向頻率信號，并根據(jù)指示信號產(chǎn)生第一頻率信號以及第二頻率信號。延遲單元與該選擇單元相耦合。延遲單元具有延遲系數(shù)，并根據(jù)該延遲系數(shù)對該第一頻率信號進行延遲，產(chǎn)生第三頻率信號。相位檢測單元與該延遲單元以及該選擇單元相耦合。相位檢測單元根據(jù)該第三頻率信號及該第二頻率信號的相位差，產(chǎn)生該指示信號。其中該延遲單元根據(jù)該指示信號對該延遲系數(shù)進行調(diào)節(jié)。
[0004]使用本發(fā)明提供的延遲鎖定回路，可以去除掉延遲單元自身無法消除的初始延遲時間(INITIAL DELAY)，得到更精確的延遲效果;并且在一些應用中，與現(xiàn)有技術相比，本發(fā)明可以用更少的電路獲得相同或者更大的延遲，從而節(jié)省電路面積和功耗。
[0005]為讓本發(fā)明的特征和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合所附圖式，作詳細說明如下:
【附圖說明】
[0006]圖1A及圖1B為本發(fā)明的延遲鎖定回路的實施例；
[0007]圖2A為本發(fā)明延遲電路的實施例；
[0008]圖2B為本發(fā)明的延遲單元的實施例；
[0009]圖2C為本發(fā)明的去除單元的一個實施例；
[0010]圖3A為本發(fā)明的圖1B所示的延遲鎖定回路的狀態(tài)示意圖；
[0011]圖3B至圖3D為圖1B的延遲鎖定回路的時序圖；
[0012]圖4A及圖4B為本發(fā)明的延遲鎖定回路的實施例；
[0013]圖5為圖4B所示的確認單元的一個實施例；
[0014]圖6A為圖4A所不的延遲鎖定回路的狀態(tài)不意圖；
[0015]圖6B為圖4A所不的延遲鎖定回路的時序不意圖；
[0016]圖7A及圖7B為本發(fā)明的延遲鎖定回路的實施例；
[0017]圖8A為圖7A所不的延遲鎖定回路的狀態(tài)不意圖；
[0018]圖8B至圖8D為圖7A所不的延遲鎖定回路的時序不意圖；
[0019]圖9A及圖9B為本發(fā)明的延遲鎖定回路的實施例；
[0020]圖1OA為圖9A所不的延遲鎖定回路的狀態(tài)不意圖；
[0021 ]圖1OB與圖1OC為圖9Aj^/f不的延遲鎖定回路的時序不意圖。
【具體實施方式】
[0022]圖1A為本發(fā)明的延遲鎖定回路的一個實施例。如圖所示，延遲鎖定回路100A包括延遲單元110、去除單元120、相位檢測單元130以及控制單元140。延遲單元110具有延遲系數(shù)，并根據(jù)該延遲系數(shù)對第一頻率信號進行延遲，產(chǎn)生第二頻率信號。在本實施例中，延遲單元110對輸入頻率信號CLKre?行延遲，產(chǎn)生頻率信號CLKdl。本發(fā)明并不限定延遲單元110的內(nèi)部電路架構。只要具有可程序化延遲功能的電路均可作為延遲單元110。
[0023]頻率信號CLKdl與輸入頻率信號CLKin之間的延遲時間由延遲單元110的延遲系數(shù)所決定。舉例而言，當延遲系數(shù)愈大時，頻率信號CLKdl與輸入頻率信號CLKin之間的延遲時間愈長。相反地，當延遲系數(shù)愈小時，頻率信號CLKdl與輸入頻率信號CLKin之間的延遲時間愈短。理想上，當延遲系數(shù)為最小值時，如O時，頻率信號CLKdl與輸入頻率信號CLKin之間的延遲時間應該等于O，但實際上，當延遲系數(shù)為最小值時，如O時，頻率信號CLKdl與輸入頻率信號CLKin之間具有初始延遲時間(INITIAL DELAY)，如200皮秒(PICOSECOND)。
[0024]為了去除延遲單元110的初始延遲時間，去除單元120對第三頻率信號進行延遲，產(chǎn)生第四頻率信號。在本實施例中，去除單元120對輸入頻率信號CLKre?行延遲，產(chǎn)生頻率信號CLKref。輸入頻率信號CLKin與頻率信號CLKref之間的延遲時間固定等于初始延遲時間。本發(fā)明并不限定去除單元120的內(nèi)部電路架構。任何具有固定延遲時間的電路均可作為去除單元120。
[0025]相位檢測單元130根據(jù)頻率信號CLKdl與CLKref的相位差，產(chǎn)生指示信號UP。在一個實施例中，當頻率信號CLKdl的上升邊緣領先頻率信號CLKref的上升邊緣時，指示信號UP為第一電位，如高電位。當頻率信號CLKdl的上升邊緣落后頻率信號CLKref的上升邊緣時，指示信號UP為第二電位，如低電位。在其它實施例中，相位檢測單元130比較頻率信號CLKdl的下降邊緣與頻率信號CLKref的上升邊緣。在一些實施例中，指示信號UP的起始默認電位為第一電位。
[0026]控制單元140根據(jù)指示信號UP調(diào)整延遲單元110的延遲系數(shù)。舉例而言，當指示信號UP為第一電位時，控制單元140增加延遲單元110的延遲系數(shù)。當指示信號UP為第二電位時，控制單元140減少延遲單元110的延遲系數(shù)。在本實施例中，控制單元140為低通濾波器(LPF)141，但并非用以限制本發(fā)明。在其它實施例中，任何可根據(jù)指示信號調(diào)整延遲單元110的延遲系數(shù)的電路，均可作為控制單元140。
[0027]圖1B為本發(fā)明的延遲鎖定回路的另一個實施例。圖1B與圖1A相似，不同之處在于圖1B的延遲鎖定回路100B還包括緩沖單元150，緩沖單元150包括緩沖器151以及反相器152。緩沖器151對輸入頻率信號0^預進行緩沖，用以產(chǎn)生緩沖頻率信號CLK1。延遲單元110對緩沖頻率信號(^仏進行延遲，產(chǎn)生頻率信號CLKdl。另外，反相器152對輸入頻率信號CLKin進行反相，產(chǎn)生緩沖頻率信號CLK2。去除單元120對頻率信號CLK2進行延遲，產(chǎn)生頻率信號CLKref ο
[0028]在本實施例中，當頻率信號CLKdl的上升邊緣領先頻率信號CLKref的下降邊緣時，指示信號UP等于第一電位。因此，控制單元140增加延遲單元110的延遲系數(shù)。當頻率信號CLKdl的上升邊緣落后頻率信號CLKref的下降邊緣時，指示信號UP等于第二電位。因此，控制單元140減少延遲單元110的延遲系數(shù)。
[0029]在另一個實施例中，如上述圖1A和圖1B的延遲鎖定回路100A與100B中，在進行初始化時，將延遲系數(shù)設置為最小值，如O。此時，若相位檢測單元130檢測到頻率信號CLKdl的上升邊緣領先頻率信號CLKref的上升邊緣時，則延遲單元110的初始延遲時間更短，需要將其調(diào)整長，以便與去除單元120產(chǎn)生的延遲時間相等，從而去除初始延遲時間。這時，相位檢測單元130給出的指示信號UP為第一電位，如I?？刂茊卧?40根據(jù)該指示信號增加延遲單元110的延遲系數(shù)，從而延遲單元110的延遲時間變長，直到相位檢測單元130檢測到頻率信號CLKdl的上升邊緣與頻率信號CLKref的上升邊緣同步時，則指示信號UP變?yōu)榈诙娢?，如O。從而延遲單元110與去除單元120的延遲是一致的，即可去除該初始延遲，延遲鎖定回路100A與100B完成初始化過程。在另一種情況下，在進行初始化時，將延遲系數(shù)設置為最小值，如O時，若相位檢測單元130檢測到頻率信號CLKdl的上升邊緣落后頻率信號CLKref的上升邊緣時，則延遲單元110的初始延遲時間更長，需要將其調(diào)整短，以便與去除單元120產(chǎn)生的延遲時間相等，從而去除初始延遲時間。但是，由于延遲系數(shù)已經(jīng)為最小值，不能再調(diào)整得更小，所以仍然將延遲系數(shù)調(diào)整得更大，使頻率信號CLKdl的上升邊緣與頻率信號CLKref的上升邊緣在下一個周期中同步。所以，相位檢測單元130給出的指示信號UP仍然為第一電位，如I。控制單元140根據(jù)該指示信號增加延遲單元110的延遲系數(shù)，從而延遲單元110的延遲時間變長，直到相位檢測單元130檢測到頻率信號CLKdl的上升邊緣與頻率信號CLKref的上升邊緣同步時，則指示信號UP變?yōu)榈诙娢唬鏞。從而延遲單元110與去除單元120的延遲是一致的，即可去除該初始延遲，延遲鎖定回路100A與100B完成初始化過程。也就是說，不管相位檢測單元130檢測到頻率信號CLKdl的上升邊緣與頻率信號CLKref的上升邊緣誰領先，都將指示信號UP設置為第一電位，如I，并使延遲單元110不斷對信號進行延遲，直到相位檢測單元130檢測到頻率信號CLKdl的上升邊緣與頻率信號CLKref的上升邊緣同步時，則指示信號UP變?yōu)榈诙娢唬鏞。
[0030]圖2A為延遲單元的一個實施例。如圖所示，延遲單元110具有延遲電路210?2N0以及多工器200。延遲電路210?2N0串聯(lián)在一起。每一級的延遲電路對上一級的延遲電路的輸出信號進行延遲，用以產(chǎn)生延遲信號傳給下一級的延遲電路。在本實施例中，第一級的延遲電路210延遲圖1A中的頻率信號CLKin或是圖1B中的頻率信號CLK1，并將延遲結果提供給延遲電路220。
[0031]本發(fā)明并不限定延遲電路210?2N0的內(nèi)部電路架構。在一個實施例中，延遲電路210?2N0中的每一個的電路與圖2C所示的延遲電路210相同。在本實施例中，多工器200根據(jù)延遲系數(shù)選擇并輸出相對應的延遲信號。多工器200的輸出信號作為頻率信號CLKdl。舉例而言，當延遲系數(shù)為初始延遲時間的最小值時，如O時，多工器200選擇延遲電路210所產(chǎn)生的延遲信號。當延遲系數(shù)為最大值時，多工器200選擇延遲電路2N0所產(chǎn)生的延遲信號。
[0032]圖2