用于擴(kuò)展信號(hào)比較電壓范圍的電路和方法
【專利說(shuō)明】用于擴(kuò)展信號(hào)比較電壓范圍的電路和方法
[0001]根據(jù)35U.S.C.§ 119的優(yōu)先權(quán)要求
[0002]本申請(qǐng)要求2013年3月12日提交的美國(guó)專利申請(qǐng)序列號(hào)13/797，645的權(quán)益，其通過(guò)引用整體納入于此。
[0003]領(lǐng)域
[0004]本公開(kāi)一般涉及比較電路。
[0005]相關(guān)技術(shù)描述
[0006]技術(shù)進(jìn)步已產(chǎn)生越來(lái)越小且越來(lái)越強(qiáng)大的計(jì)算設(shè)備。例如，當(dāng)前存在各種各樣的便攜式個(gè)人計(jì)算設(shè)備，包括較小、輕量且易于由用戶攜帶的無(wú)線計(jì)算設(shè)備，諸如便攜式無(wú)線電話、個(gè)人數(shù)字助理(PDA)以及尋呼設(shè)備。更具體地，便攜式無(wú)線電話(諸如蜂窩電話和網(wǎng)際協(xié)議(IP)電話)可通過(guò)無(wú)線網(wǎng)絡(luò)來(lái)傳達(dá)語(yǔ)音和數(shù)據(jù)分組。此外，許多此類無(wú)線電話包括被納入于其中的其他類型的設(shè)備。例如，無(wú)線電話還可包括數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、數(shù)字記錄器以及音頻文件播放器。同樣，此類無(wú)線電話可處理可執(zhí)行指令，包括可被用于訪問(wèn)因特網(wǎng)的軟件應(yīng)用，諸如web瀏覽器應(yīng)用。如此，這些無(wú)線電話可包括顯著的計(jì)算能力。
[0007]電子設(shè)備(諸如無(wú)線電話)中使用的供電電壓(Vdd) —般隨技術(shù)進(jìn)步而降低。然而，在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件中使用的晶體管(諸如場(chǎng)效應(yīng)晶體管(FET))的閾值電壓未曾如供電電壓的降低一樣快地降低。降低電源電壓(Vdd)而不成比例降低晶體管閾值電壓上沒(méi)有成比例的降低的一個(gè)結(jié)果是比較電路(例如，比較器)的性能降低。例如，比較器可以通過(guò)向第一晶體管的柵極提供第一輸入信號(hào)并向第二晶體管的柵極提供第二輸入信號(hào)來(lái)生成兩個(gè)共模輸入信號(hào)之間的比較結(jié)果。這些共模輸入信號(hào)之間的電壓差可以導(dǎo)致通過(guò)相應(yīng)晶體管的電流差，從而使得能夠?qū)崿F(xiàn)對(duì)耦合至各晶體管的預(yù)充電節(jié)點(diǎn)的不同速率的放電。然而，當(dāng)共模輸入信號(hào)(例如，第一和第二輸入信號(hào))的電壓是比較器的電壓范圍(例如，Vdd-Vss)的大約一半時(shí)，共模輸入信號(hào)的電壓可能會(huì)小于該比較器的晶體管的閾值電壓，結(jié)果導(dǎo)致在比較操作和延展了的比較時(shí)間期間通過(guò)這些晶體管的電流顯著減小。
[0008]概述
[0009]公開(kāi)了用于擴(kuò)展比較電路的電壓范圍的電路和方法。比較器可以通過(guò)向第一晶體管的柵極提供第一輸入信號(hào)并向第二晶體管的柵極提供第二輸入信號(hào)來(lái)生成兩個(gè)共模輸入信號(hào)之間的比較結(jié)果。比較器的負(fù)端可以耦合至動(dòng)態(tài)節(jié)點(diǎn)。在復(fù)位階段期間，受時(shí)鐘控制電路可將該動(dòng)態(tài)節(jié)點(diǎn)的電壓移位至地(Vss)。在比較階段期間，受時(shí)鐘控制電路可將該動(dòng)態(tài)節(jié)點(diǎn)的電壓移位至小于地(Vss)的電壓(即，將該動(dòng)態(tài)節(jié)點(diǎn)的電壓移位至負(fù)電壓)以擴(kuò)展該比較器的電壓范圍。
[0010]在特定實(shí)施例中，一種電路包括鎖存電路和響應(yīng)于共模輸入信號(hào)的比較器。該比較器耦合至該鎖存電路和動(dòng)態(tài)節(jié)點(diǎn)。該電路還包括耦合至該動(dòng)態(tài)節(jié)點(diǎn)的受時(shí)鐘控制升壓電路。此受時(shí)鐘控制升壓電路被配置成經(jīng)由偏置該動(dòng)態(tài)節(jié)點(diǎn)來(lái)擴(kuò)展該比較器的供電電壓范圍。
[0011 ] 在另一特定實(shí)施例中，一種電路包括鎖存電路和響應(yīng)于共模輸入信號(hào)的比較器。該比較器耦合至該鎖存電路和動(dòng)態(tài)節(jié)點(diǎn)。該電路還包括受時(shí)鐘控制電路，其包括耦合至該動(dòng)態(tài)節(jié)點(diǎn)的電容器。該電容器響應(yīng)于時(shí)鐘信號(hào)而被選擇性地充電并且該電容器選擇性地偏置該動(dòng)態(tài)節(jié)點(diǎn)。
[0012]在另一特定實(shí)施例中，一種用于擴(kuò)展信號(hào)比較電壓范圍的方法包括響應(yīng)于時(shí)鐘信號(hào)來(lái)選擇性地移位動(dòng)態(tài)電路的接地參考或該動(dòng)態(tài)電路的電源參考之一的電壓電平。
[0013]與未耦合至負(fù)電壓接地參考的比較器相比，由所公開(kāi)的實(shí)施例中的至少一個(gè)實(shí)施例提供的一個(gè)特定優(yōu)勢(shì)是比較器的經(jīng)擴(kuò)展范圍，這是因選擇性地降低比較器的負(fù)端的電壓以至少部分地補(bǔ)償該比較器的降低的供電電壓所結(jié)果得到的。本公開(kāi)的其他方面、優(yōu)點(diǎn)和特征將在閱讀了整個(gè)申請(qǐng)后變得明了，整個(gè)申請(qǐng)包括下述章節(jié):附圖簡(jiǎn)述、詳細(xì)描述以及權(quán)利要求。
[0014]附圖簡(jiǎn)述
[0015]圖1是能操作用于擴(kuò)展比較電路的電壓范圍的系統(tǒng)的特定解說(shuō)性實(shí)施例的框圖；
[0016]圖2是解說(shuō)圖1的系統(tǒng)的特定實(shí)施例的復(fù)位階段的示圖；
[0017]圖3是解說(shuō)圖1的系統(tǒng)的特定實(shí)施例的比較階段的示圖；
[0018]圖4是能操作用于擴(kuò)展比較電路的電壓范圍的電路的特定解說(shuō)性實(shí)施例的示圖；
[0019]圖5是擴(kuò)展比較電路的電壓范圍的方法的特定實(shí)施例的流程圖；以及
[0020]圖6是包括能操作用于擴(kuò)展比較電路的電壓范圍的組件的無(wú)線設(shè)備的框圖。
[0021]詳細(xì)描述
[0022]參照?qǐng)D1，示出了能操作用于擴(kuò)展比較電路的電壓范圍的系統(tǒng)100的特定解說(shuō)性實(shí)施例。系統(tǒng)100包括鎖存電路102、動(dòng)態(tài)電路114和受時(shí)鐘控制電路106。動(dòng)態(tài)電路114包括比較電路，其被解說(shuō)為比較器104。鎖存電路102被耦合以接收來(lái)自比較器104的比較輸出信號(hào)110。受時(shí)鐘控制電路106經(jīng)由動(dòng)態(tài)節(jié)點(diǎn)108耦合至比較器104。
[0023]比較器104被配置成接收并響應(yīng)于共模輸入信號(hào)對(duì)112 (例如，差分信號(hào)對(duì))。例如，比較器104被配置成在第一輸入端處接收第一輸入信號(hào)(Vin+)以及在第二輸入端處接收第二輸入信號(hào)(Vin-)。在特定實(shí)施例中，第一輸入端可耦合至比較器104的第一晶體管的柵極并且第二輸入端可耦合至比較器104的第二晶體管的柵極，如關(guān)于圖2進(jìn)一步詳細(xì)描述的。第一和第二晶體管的漏極端可被耦合以基于第一輸入信號(hào)(Vin+)和第二輸入信號(hào)(Vin-)來(lái)生成比較輸出信號(hào)110。比較器104的第一和第二晶體管的源極端可被耦合至動(dòng)態(tài)節(jié)點(diǎn)108。在特定實(shí)施例中，動(dòng)態(tài)節(jié)點(diǎn)108可以提供比較器104的接地參考。
[0024]鎖存電路102被配置成接收比較輸出信號(hào)110并響應(yīng)于預(yù)充電節(jié)點(diǎn)降落至閾值以下而鎖存比較輸出信號(hào)110。例如，如關(guān)于圖2-3的實(shí)施例進(jìn)一步詳細(xì)描述的，比較輸出信號(hào)110可影響預(yù)充電節(jié)點(diǎn)對(duì)(即，第一預(yù)充電節(jié)點(diǎn)和第二預(yù)充電節(jié)點(diǎn))的放電速率。當(dāng)?shù)谝惠斎胄盘?hào)(Vin+)具有大于第二輸入信號(hào)(Vin-)的電壓電平時(shí)，第一預(yù)充電節(jié)點(diǎn)可以大于第二預(yù)充電節(jié)點(diǎn)的速率來(lái)放電。當(dāng)?shù)诙斎胄盘?hào)(Vin-)具有大于第一輸入信號(hào)(Vin+)的電壓電平時(shí)，第二預(yù)充電節(jié)點(diǎn)可以大于第一預(yù)充電節(jié)點(diǎn)的速率來(lái)放電。
[0025]受時(shí)鐘控制電路106被配置成接收時(shí)鐘信號(hào)(Clk)并響應(yīng)于接收到時(shí)鐘信號(hào)(Clk)而選擇性地設(shè)置動(dòng)態(tài)節(jié)點(diǎn)108處的電壓電平。例如，受時(shí)鐘控制電路106可以選擇性地將動(dòng)態(tài)節(jié)點(diǎn)108的電壓電平偏置為接地(或更高)。此外，受時(shí)鐘控制電路106可以選擇性地將動(dòng)態(tài)節(jié)點(diǎn)108的電壓電平偏置為小于接地(即，偏置為負(fù)電壓電平)以‘推升’比較器104的供電電壓范圍。將動(dòng)態(tài)節(jié)點(diǎn)108的電壓電平偏置為小于接地可以推升該對(duì)共模輸入信號(hào)112(8卩，差分信號(hào)對(duì))的共模電壓。
[0026]在操作期間，受時(shí)鐘控制電路106響應(yīng)于時(shí)鐘信號(hào)(Clk)轉(zhuǎn)換為邏輯低電壓電平而將動(dòng)態(tài)節(jié)點(diǎn)108的電壓電平偏置為接地。當(dāng)動(dòng)態(tài)節(jié)點(diǎn)108的電壓電平被偏置為接地時(shí)，比較器104的第一和第二晶體管的柵-源電壓可以小于第一和第二晶體管的閾值電壓，從而使得第一和第二晶體管抑活(或者在低導(dǎo)電性狀態(tài)中操作，諸如在三極管區(qū)中操作)。受時(shí)鐘控制電路106響應(yīng)于時(shí)鐘信號(hào)(Clk)轉(zhuǎn)換為邏輯高電壓電平而將動(dòng)態(tài)節(jié)點(diǎn)108的電壓電平偏置為小于接地。當(dāng)動(dòng)態(tài)節(jié)點(diǎn)108的電壓電平被偏置為小于接地的電壓時(shí)，分別接收第一和第二輸入信號(hào)(Vin+、Vin_)的第一和第二晶體管的柵-源電壓可以增大至大于閾值電壓的電壓電平。結(jié)果，第一和第二晶體管可被激活(或在高導(dǎo)電性狀態(tài)中操作，諸如在飽和工作區(qū)中操作)。當(dāng)?shù)谝缓偷诙w管被激活時(shí)，比較輸出信號(hào)110可以指示比較器104的比較結(jié)果，諸如關(guān)于圖2-3進(jìn)一步詳細(xì)描述的。
[0027]將領(lǐng)會(huì)，圖1的系統(tǒng)100可以通過(guò)選擇性地偏置動(dòng)態(tài)節(jié)點(diǎn)108以在不增大供應(yīng)給比較器104的電源電壓(Vdd)的情況下激活比較器104(即，第一和第二晶體管)來(lái)降低電池功率。例如，將動(dòng)態(tài)節(jié)點(diǎn)108偏置為負(fù)電壓(即，小于接地的電壓)可以增大比較器104的電壓范圍而不增大電源電壓(Vdd)，從而避免了增大的電源電壓(Vdd)的附加功耗。
[0028]參照?qǐng)D2，示出了能操作用于擴(kuò)展比較電路的電壓范圍的電路200的復(fù)位階段。電路200包括圖1的鎖存電路102、比較器104和受時(shí)鐘控制電路106。在特定實(shí)施例中，受時(shí)鐘控制電路106可包括受時(shí)鐘控制升壓電路。
[0029]比較器104包括第一晶體管208 (諸如，第一 η型金屬氧化物半導(dǎo)體(NMOS)晶體管)和第二晶體管210 (諸如，第二 NMOS晶體管)。第一晶體管208的源極耦合至動(dòng)態(tài)節(jié)點(diǎn)108，并且第一晶體管208的漏極耦合至第一預(yù)充電節(jié)點(diǎn)212。第一晶體管208的柵極被耦合以接收這兩個(gè)共模輸入信號(hào)112中的第一輸入信號(hào)(Vin+)。第二晶體管210的源極耦合至動(dòng)態(tài)節(jié)點(diǎn)108，并且第二晶體管210的漏極耦合至第二預(yù)充電節(jié)點(diǎn)214。第二晶體管210的柵極被耦合以接收這兩個(gè)共模輸入信號(hào)112的第二輸入信號(hào)(Vin-)。因此，第一晶體管208可被耦合至動(dòng)態(tài)節(jié)點(diǎn)108并響應(yīng)于第一輸入信號(hào)(Vin+)并且第二晶體管210可被耦合至動(dòng)態(tài)節(jié)點(diǎn)108并響應(yīng)于第二輸入信號(hào)(Vin-)。
[0030]受時(shí)鐘控制電路106包括第一反相器202，其可包括第一 P型金屬氧化物半導(dǎo)體(PMOS)晶體管201和第三NMOS晶體管203。受時(shí)鐘控制電路106進(jìn)一步包括開(kāi)關(guān)204 (例如，第四NMOS晶體管)、第二反相器205和電容器206。第一反相器202的輸入端被耦合以接收時(shí)鐘信號(hào)(Clk)并且輸出端(例如，第一 PMOS晶體管201的漏極)耦合至電容器206的第一端子(即，正端子)。
[0031]第二反相器205被耦合以接收時(shí)鐘信號(hào)(Clk)。第二反相器205被配置成響應(yīng)于接收到時(shí)鐘信號(hào)(Clk)而生成反相時(shí)鐘信號(hào)(IClk)。第四NMOS晶體管(S卩，開(kāi)關(guān)204)的柵極被耦合以接收反相時(shí)鐘信號(hào)(IClk)。第四NMOS晶體管的源極耦合至接地并且第四NMOS晶體管204的漏極耦合至電容器206的第二端子(S卩，負(fù)端子)。電容器206耦合至動(dòng)態(tài)節(jié)點(diǎn) 108。
[0032]在復(fù)位階段期間，受時(shí)鐘控制電路106響應(yīng)于時(shí)鐘信號(hào)(Clk)而選擇性地將動(dòng)態(tài)節(jié)點(diǎn)108的電壓電平移位至接地。例如，在復(fù)位階段期間，時(shí)鐘信號(hào)(Clk)從邏輯高電壓電平轉(zhuǎn)換為邏輯低電壓電平。時(shí)鐘信號(hào)(Clk)被提供給第一 PMOS晶體管201的柵極和第三NMOS晶體管203的柵極。響應(yīng)于接收到具有邏輯低電壓電平的時(shí)鐘信號(hào)(Clk)，第一 PMOS晶體管201被激活并且第三NMOS晶體管203被抑活。第一 PMOS晶體管201被配置