一種全數(shù)字去抖動電路及方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及一種集成電路技術(shù)，尤其設(shè)及一種能得到低延時、可靠方波的全數(shù)字 去抖動電路。
【背景技術(shù)】
[0002] 在任何電路設(shè)計中，信號的正確性都是非常重要的，當(dāng)信號中存在抖動時，往往造 成電路的誤觸發(fā)，從而導(dǎo)致整個電路系統(tǒng)的運行錯誤。方波信號廣泛應(yīng)用于集成電路領(lǐng)域 中，由于實際環(huán)境中存在的噪聲、干擾等，使進(jìn)入電路的方波信號的上升下降沿附近存在抖 動，如按鍵信號、比較器的輸出等，如圖1所示輸入信號帶有噪聲，經(jīng)過過零比較器后，輸出 方波的上升沿和下降沿附近有較為密集的脈沖抖動，該些脈沖信號會造成下一級電路的誤 動作。因此，如何消除該些抖動至關(guān)重要。
[0003] 已有較常用的去抖動方法是對方波信號上升下降沿附近的抖動進(jìn)行數(shù)字削波處 理，數(shù)字削波方法具體的處理流程如下：輸入為低電平時，用于延時的計數(shù)器復(fù)位，當(dāng)輸入 信號跳變?yōu)楦唠娖綍r，啟動計數(shù)器開始計數(shù)，當(dāng)計數(shù)達(dá)到設(shè)定的上限值時，輸出跳變?yōu)楦唠?平，在計數(shù)的過程中，如果輸入信號跳變?yōu)榈碗娖?，輸出也立即跳變?yōu)榈碗娖健?br>[0004] 該個過程很容易通過帶異步復(fù)位端的計數(shù)器W及帶異步復(fù)位端的D觸發(fā)器來實 現(xiàn)，具體實現(xiàn)原理圖如圖2所示。當(dāng)輸入Kw為低電平時，由于輸入連接到了計數(shù)器和D觸 發(fā)器的復(fù)位端，因而計數(shù)器和D觸發(fā)器均復(fù)位，計數(shù)器的進(jìn)位輸出端CW及D觸發(fā)器的Q端 輸出為0。當(dāng)Kw跳變?yōu)楦唠娖綍r，計數(shù)器啟動計數(shù)，如果Kw保持為高電平，當(dāng)計數(shù)達(dá)到上 限值M時，進(jìn)位輸出端C產(chǎn)生下降沿進(jìn)位脈沖，由于下降沿觸發(fā)的D觸發(fā)器的D輸入端直接 連接到高電平，因而輸出立即跳變?yōu)楦唠娖?，如果計?shù)過程中，Kw跳變?yōu)榈碗娖?，則計數(shù)器 和D觸發(fā)器進(jìn)入復(fù)位狀態(tài)，輸出立即跳變?yōu)榈碗娖?。該電路對含噪聲輸入波形的響?yīng)如圖3 所示。由圖可知，輸入信號在上升沿開始被削掉句，如果輸入信號的正向抖動脈寬小于句， 則直接被削波過濾。假設(shè)時鐘CLK的周期為r，則td約等于Mr，因此通過設(shè)置計數(shù)器的時 鐘頻率W及計數(shù)的上限值可W控制削波時間削波時間的設(shè)計需要根據(jù)干擾脈沖寬 度來設(shè)定，如果削波時間扣^計得不合理，則干擾脈沖不能被充分濾除。
[0005] 顯然，削波時間fd會導(dǎo)致輸出信號的上升沿相對輸入產(chǎn)生一段延時句，fd受計數(shù) 器計數(shù)上限及時鐘周期7決定，其中M為常量，因而時鐘周期/的精度決定了延時句的 可控性，如果時鐘CLK采用片外晶振產(chǎn)生，則fd受PVT的影響可化忽略。需要注意的是，由 于CLK和并不同步，時鐘的頻率的高低也會對延時fd的精度產(chǎn)生影響。
[0006] 該方案的主要問題在于，處理后的信號僅在上升沿延遲fd，下降沿相對原信號沒 有延遲，處理后的信號占空比不再為輸入方波信號的占空比，雖然可W通過對上升沿和下 降沿均進(jìn)行削波處理來改善該一問題，但仍不能解決延時所帶來的相位延遲問題，該些缺 陷限制了該應(yīng)用在對相位要求嚴(yán)格的領(lǐng)域，如晶閩管移相觸發(fā)控制中的使用。

【發(fā)明內(nèi)容】

[0007] 針對現(xiàn)有去抖動方法存在的處理后的方波信號相對原信號占空比發(fā)生改變，并存 在相位延遲的問題，本發(fā)明提供了一種全數(shù)字去抖動電路及方法，為了實現(xiàn)本發(fā)明的目的， 采用W下的技術(shù)方案來實現(xiàn)： 沿檢測電路，用于接收輸入的待去抖動的方波信號，利用高頻時鐘對輸入信號采樣，檢 測輸入信號的上升沿和下降沿； 數(shù)字削波電路，利用計數(shù)對信號延時，即進(jìn)行削波處理； 采樣電路，用于信號采樣，得到干凈無抖動的方波信號。
[000引所述的沿檢測電路由2個D觸發(fā)器D1、D2和一個同或口實現(xiàn)。D觸發(fā)器D1、D2為 上升沿觸發(fā)的D觸發(fā)器。D1、D2的時鐘端均連接輸入的高頻時鐘信號CLK，D1的D端為輸 入的含抖動的方波信號Kw，Dl的Q端連接D2的D端，D1的Q端和D2的Q端作為所述同或 口的輸入。
[0009] 所述的數(shù)字削波電路由帶有異步復(fù)位端的模M計數(shù)器和上升沿觸發(fā)的D觸發(fā)器D3 組成。所述計數(shù)器和觸發(fā)器的復(fù)位端連接所述沿檢測電路同或口的輸出，所述計數(shù)器的時 鐘端連接高頻時鐘信號CLK;所述D觸發(fā)器D3的時鐘端連接模M計數(shù)器的輸出，D端連接高 電平。所述計數(shù)器的模M用來控制數(shù)字削波的時間，可根據(jù)實際情況進(jìn)行配置。
[0010] 所述的采樣電路由D觸發(fā)器D4和D5組成。所述D觸發(fā)器D4為上升沿觸發(fā)的D 觸發(fā)器，所述的D觸發(fā)器D5為下降沿觸發(fā)的D觸發(fā)器。D4和D5的時鐘端均連接所述D觸 發(fā)器D3的Q端，D4的D端連接輸入含抖動的方波信號Kw，D5的D端連接D4的Q端，D5的 反相輸出端Q為所述全數(shù)字去抖動電路的輸出，即干凈無抖動的方波信號。
[0011] 一種全數(shù)字去抖動方法， 1) 通過沿檢測電路同時檢測方波信號Kw的上升沿和下降沿，在信號沿輸出負(fù)的窄脈 沖信號K;如果方波信號沒有干擾，信號K僅在Kw上升沿和下降沿附近產(chǎn)生一個窄脈沖信 號；如果方波信號存在干擾，則在Kw的上升沿和下降沿會有較為密集的窄脈沖信號； 2) 對負(fù)的窄脈沖信號進(jìn)行fd時間削波處理，得到方波信號K，經(jīng)過削波處理W后，多余 的窄脈沖干擾已經(jīng)被過濾，方波信號K為干凈的無干擾波形； 3) 用方波信號K的上升沿對方波信號Kw采樣，得到信號由于K的上升沿相對比 較器輸入信號的零點已經(jīng)延后了f。，此時，方波信號已經(jīng)穩(wěn)定，因而得到穩(wěn)定的相對輸 入延時fd的無抖動方波信號； 4) 用K的下降沿對K進(jìn)行采樣，并對采樣的信號反相，得到上升沿和下降沿干凈無抖 動的同步信號Kwt。
[0012] 所述的削波時間fd由時鐘CLK的頻率和模M計數(shù)器的模M決定，當(dāng)fd設(shè)計為同步 輸入信號周期的1/4左右時，基本可W濾除輸入信號的干擾；同時，在輸入信號沒有受到 干擾時，如果時鐘CLK的頻率足夠高，則Kwt相對Kw基本沒有延遲。
[0013] 所述的一種全數(shù)字去抖動方法，保證了輸出方波信號相對原方波信號占空比保持 不變。
[0014] 本發(fā)明的有益效果；與現(xiàn)有的數(shù)字削波等去抖動方法相比，本發(fā)明提出的去抖動 方法在有效去除抖動的同時，降低了數(shù)字削波引入的延遲，保證了方波信號的占空比，特別 適用于晶閩管移相觸發(fā)控制等對相位要求比較嚴(yán)格的應(yīng)用領(lǐng)域。
【附圖說明】
[0015] 圖1為過零比較器對含噪聲輸入響應(yīng)波形； 圖2為傳統(tǒng)數(shù)字削波電路實現(xiàn)； 圖3為傳統(tǒng)數(shù)字削波電路對含抖動方波的響應(yīng)波形； 圖4為本發(fā)明實施例中全數(shù)字去抖動的具體電路原理圖； 圖5為本發(fā)明實施例中全數(shù)字去抖動方法節(jié)點波形示意圖。
【具體實施方式】
[0016] 下面結(jié)合附圖和【具體實施方式】對本發(fā)明全數(shù)字去抖動電路和方法作進(jìn)一步詳細(xì) 描述，但是所做示例不作為對本發(fā)明的限制。
[0017] 一種全數(shù)字去抖動方法的實現(xiàn)電路，包括： 沿檢測電路，用于接收輸入的待去抖動的方波信號，利用高頻時鐘對輸入信號采樣，檢 測輸入信號的上升沿和下降沿； 數(shù)字削波電路，利用計數(shù)對信號延時，即進(jìn)行削波處理； 采樣電路，用于信號采樣，得到干凈無抖動的方波信號。
[0018] 為便于理解本發(fā)明的全數(shù)字去抖動電路，圖4給出了本發(fā)明去抖動電路的具體原 理圖。輸入Kw為帶有抖動的方波信