串行器的制造方法
【專利說(shuō)明】串行器
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年11月6日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?0-2013-0134314的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此，如同全文闡述。
技術(shù)領(lǐng)域
[0003]本公開(kāi)的實(shí)施例總體而言涉及半導(dǎo)體器件，并且更具體地涉及串行器。
【背景技術(shù)】
[0004]在諸如半導(dǎo)體器件的電子器件中，電子數(shù)據(jù)可以串行或并行傳輸。根據(jù)數(shù)據(jù)的串行傳輸，多個(gè)數(shù)據(jù)可以通過(guò)單個(gè)傳輸線按位順序傳輸。此外，根據(jù)數(shù)據(jù)的并行傳輸，多個(gè)數(shù)據(jù)可以通過(guò)多個(gè)傳輸線同時(shí)傳輸。
[0005]數(shù)據(jù)的串行傳輸可以減少傳輸線的數(shù)目以在半導(dǎo)體器件的制造成本和設(shè)計(jì)裕度方面提供一些優(yōu)勢(shì)。然而，數(shù)據(jù)的串行傳輸因?yàn)閿?shù)據(jù)通過(guò)單個(gè)傳輸線串行傳輸而會(huì)呈現(xiàn)出較低的數(shù)據(jù)傳輸速度。相反，數(shù)據(jù)的并行傳輸因?yàn)閿?shù)據(jù)通過(guò)多個(gè)傳輸線同時(shí)傳輸而可以呈現(xiàn)出較高的數(shù)據(jù)傳輸速度。然而，數(shù)據(jù)的并行傳輸因?yàn)橐蠖鄠€(gè)傳輸線同時(shí)傳輸多個(gè)數(shù)據(jù)而會(huì)在半導(dǎo)體器件的制造成本和設(shè)計(jì)裕度方面具有一些不利。
[0006]為了使能夠同時(shí)發(fā)送多個(gè)數(shù)據(jù)的發(fā)送器通過(guò)單個(gè)傳輸線傳送多個(gè)數(shù)據(jù)，串行器可以被用于將從傳輸器并行輸出的數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)。另外，為了使能夠同時(shí)接收多個(gè)數(shù)據(jù)的接收器通過(guò)單個(gè)傳輸線接收多個(gè)數(shù)據(jù)，解串器可以用于將從傳輸器串行輸出的數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。

【發(fā)明內(nèi)容】

[0007]各種實(shí)施例涉及串行器。
[0008]根據(jù)一些實(shí)施例，一種串行器包括:第一驅(qū)動(dòng)控制信號(hào)發(fā)生器和第二驅(qū)動(dòng)控制信號(hào)發(fā)生器。第一驅(qū)動(dòng)控制信號(hào)發(fā)生器響應(yīng)于第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)而放大第一輸入數(shù)據(jù)信號(hào)以產(chǎn)生第一上拉驅(qū)動(dòng)控制信號(hào)和第一下拉驅(qū)動(dòng)控制信號(hào)。第二驅(qū)動(dòng)控制信號(hào)發(fā)生器響應(yīng)于第二時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)而放大第二輸入數(shù)據(jù)信號(hào)以產(chǎn)生第二上拉驅(qū)動(dòng)控制信號(hào)和第二下拉驅(qū)動(dòng)控制信號(hào)。
[0009]根據(jù)另一個(gè)實(shí)施例,一種串行器包括:初始化單元、放電單元以及電荷供應(yīng)單元，初始化單元適用于接收第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)以初始化輸出鎖存器信號(hào)的第一節(jié)點(diǎn)和輸出互補(bǔ)的鎖存器信號(hào)的第二節(jié)點(diǎn)；放電單元適用于響應(yīng)于第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)而接收輸入數(shù)據(jù)信號(hào)以將第一節(jié)點(diǎn)或第二節(jié)點(diǎn)的電荷放電；電荷供應(yīng)單元適用于根據(jù)第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的邏輯電平將電荷選擇性地供應(yīng)至第一節(jié)點(diǎn)和第二節(jié)點(diǎn)中的一個(gè)。
[0010]根據(jù)另一個(gè)實(shí)施例，一種串行器包括初始化單元和信號(hào)輸出單元，初始化單元適用于接收第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)以將輸出鎖存器信號(hào)的第一節(jié)點(diǎn)和輸出互補(bǔ)的鎖存器信號(hào)的第二節(jié)點(diǎn)初始化；信號(hào)輸出單元被配置用于輸出上拉驅(qū)動(dòng)控制信號(hào)和下拉驅(qū)動(dòng)控制信號(hào)，上拉驅(qū)動(dòng)控制信號(hào)和下拉驅(qū)動(dòng)控制信號(hào)中的任意一個(gè)根據(jù)鎖存器信號(hào)和互補(bǔ)的鎖存器信號(hào)的邏輯電平被選擇性地驅(qū)動(dòng)，其中，上拉驅(qū)動(dòng)控制信號(hào)和下拉驅(qū)動(dòng)控制信號(hào)被產(chǎn)生成選擇性地驅(qū)動(dòng)輸出數(shù)據(jù)信號(hào)。
[0011]根據(jù)另一個(gè)實(shí)施例，一種系統(tǒng)包括:控制器；集成電路，被配置用于從控制器接收信號(hào)，所述集成電路包括:第一驅(qū)動(dòng)控制信號(hào)發(fā)生器和第二驅(qū)動(dòng)控制信號(hào)發(fā)生器，第一驅(qū)動(dòng)控制信號(hào)發(fā)生器適用于響應(yīng)于第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)而放大第一輸入數(shù)據(jù)信號(hào)以產(chǎn)生第一上拉驅(qū)動(dòng)控制信號(hào)和第一下拉驅(qū)動(dòng)控制信號(hào)；第二驅(qū)動(dòng)控制信號(hào)發(fā)生器適用于響應(yīng)于第二時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)而放大第二輸入數(shù)據(jù)信號(hào)以產(chǎn)生第二上拉驅(qū)動(dòng)控制信號(hào)和第二下拉驅(qū)動(dòng)控制信號(hào)。
【附圖說(shuō)明】
[0012]結(jié)合附圖和所附的【具體實(shí)施方式】，本公開(kāi)的實(shí)施例將更加顯然，其中:
[0013]圖1是說(shuō)明根據(jù)本公開(kāi)的一些實(shí)施例的串行器的框圖；
[0014]圖2是說(shuō)明包括在圖1中所示的串行器中的第一驅(qū)動(dòng)控制信號(hào)發(fā)生器的電路圖；
[0015]圖3是說(shuō)明圖1中所示的串行器的操作的時(shí)序圖；
[0016]圖4是根據(jù)參照以上圖1至圖3描述的各種實(shí)施例的電子系統(tǒng)的各種特征部件的框圖。
【具體實(shí)施方式】
[0017]下文中將參照附圖更全面地描述本公開(kāi)的各種實(shí)施例。然而，本文描述的實(shí)施例僅出于說(shuō)明的目的，并非意圖限制本發(fā)明的范圍。
[0018]參見(jiàn)圖1，根據(jù)一些實(shí)施例的串行器可以包括:第一驅(qū)動(dòng)控制信號(hào)發(fā)生器1、第二驅(qū)動(dòng)控制信號(hào)發(fā)生器2、第三驅(qū)動(dòng)控制信號(hào)發(fā)生器3、第四驅(qū)動(dòng)控制信號(hào)發(fā)生器4、輸出驅(qū)動(dòng)信號(hào)發(fā)生器5和驅(qū)動(dòng)器6。
[0019]第一驅(qū)動(dòng)控制信號(hào)發(fā)生器I可以響應(yīng)于第一時(shí)鐘信號(hào)CLKl和第二時(shí)鐘信號(hào)CLK2而放大第一輸入數(shù)據(jù)信號(hào)DINl以產(chǎn)生第一上拉驅(qū)動(dòng)控制信號(hào)PUl和第一下拉驅(qū)動(dòng)控制信號(hào)roi。第一時(shí)鐘信號(hào)CLKl可以領(lǐng)先第二時(shí)鐘信號(hào)CLK2大約90度的相位。第一時(shí)鐘信號(hào)CLKl和第二時(shí)鐘信號(hào)CLK2之間的相位差可以根據(jù)實(shí)施例被設(shè)定成不同。第一驅(qū)動(dòng)控制信號(hào)發(fā)生器I可以被設(shè)計(jì)成在第一時(shí)鐘信號(hào)CLKl和第二時(shí)鐘信號(hào)CLK2都具有邏輯“高”電平時(shí)放大第一輸入數(shù)據(jù)信號(hào)DINl?？商孢x地，用于放大第一輸入數(shù)據(jù)信號(hào)DINl的第一時(shí)鐘信號(hào)CLKl與第二時(shí)鐘信號(hào)CLK2的邏輯電平組合可以根據(jù)實(shí)施例被設(shè)定成不同。
[0020]第二驅(qū)動(dòng)控制信號(hào)發(fā)生器2可以響應(yīng)于第二時(shí)鐘信號(hào)CLK2和第三時(shí)鐘信號(hào)CLK3而放大第二輸入數(shù)據(jù)信號(hào)DIN2以產(chǎn)生第二上拉驅(qū)動(dòng)控制信號(hào)PU2和第二下拉驅(qū)動(dòng)控制信號(hào)TO2。第二時(shí)鐘信號(hào)CLK2可以領(lǐng)先第三時(shí)鐘信號(hào)CLK3大約90度的相位。第二時(shí)鐘信號(hào)CLK2和第三時(shí)鐘信號(hào)CLK3之間的相位差可以根據(jù)實(shí)施例被設(shè)定成不同。第二驅(qū)動(dòng)控制信號(hào)發(fā)生器2可以被設(shè)計(jì)成在第二時(shí)鐘信號(hào)CLK2和第三時(shí)鐘信號(hào)CLK3都具有邏輯“高”電平時(shí)放大第二輸入數(shù)據(jù)信號(hào)DIN2?？商孢x地，用于放大第二輸入數(shù)據(jù)信號(hào)DIN2的第二時(shí)鐘信號(hào)CLK2與第三時(shí)鐘信號(hào)CLK3的邏輯電平組合可以根據(jù)實(shí)施例被設(shè)定成不同。
[0021]第三驅(qū)動(dòng)控制信號(hào)發(fā)生器3可以響應(yīng)于第三時(shí)鐘信號(hào)CLK3和第四時(shí)鐘信號(hào)CLK4而放大第三輸入數(shù)據(jù)信號(hào)DIN3以產(chǎn)生第三上拉驅(qū)動(dòng)控制信號(hào)PU3和第三下拉驅(qū)動(dòng)控制信號(hào)TO3。第三時(shí)鐘信號(hào)CLK3可以領(lǐng)先第四時(shí)鐘信號(hào)CLK4大約90度的相位。第三時(shí)鐘信號(hào)CLK3和第四時(shí)鐘信號(hào)CLK4之間的相位差可以根據(jù)實(shí)施例被設(shè)定成不同。第三驅(qū)動(dòng)控制信號(hào)發(fā)生器3可以被設(shè)計(jì)成在第三時(shí)鐘信號(hào)CLK3和第四時(shí)鐘信號(hào)CLK4都具有邏輯“高”電平時(shí)放大第三輸入數(shù)據(jù)信號(hào)DIN3?？商孢x地，用于放大第三輸入數(shù)據(jù)信號(hào)DIN3的第三時(shí)鐘信號(hào)CLK3與第四時(shí)鐘信號(hào)CLK4的邏輯電平組合可以根據(jù)實(shí)施例被設(shè)定成不同。
[0022]第四驅(qū)動(dòng)控制信號(hào)發(fā)生器4可以響應(yīng)于第四時(shí)鐘信號(hào)CLK4和第五時(shí)鐘信號(hào)CLK5而放大第四輸入數(shù)據(jù)信號(hào)DIN4以產(chǎn)生第四上拉驅(qū)動(dòng)控制信號(hào)PU4和第四下拉驅(qū)動(dòng)控制信號(hào)FO4。第四時(shí)鐘信號(hào)CLK4可以領(lǐng)先第五時(shí)鐘信號(hào)CLK5大約90度的相位。第四時(shí)鐘信號(hào)CLK4和第五時(shí)鐘信號(hào)CLK5之間的相位差可以根據(jù)實(shí)施例被設(shè)定成不同。第四驅(qū)動(dòng)控制信號(hào)發(fā)生器4可以被設(shè)計(jì)成在第四時(shí)鐘信號(hào)CLK4和第五時(shí)鐘信號(hào)CLK5都具有邏輯“高”電平時(shí)放大第四輸入數(shù)據(jù)信號(hào)DIN4?？商孢x地，用于放大第四輸入數(shù)據(jù)信號(hào)DIN4的第四時(shí)鐘信號(hào)CLK4與第五時(shí)鐘信號(hào)CLK5的邏輯電平組合可以根據(jù)實(shí)施例被設(shè)定成不同。
[0023]輸出驅(qū)動(dòng)信號(hào)發(fā)生器5可以被配置成包括第一鎖存器單元51和第二鎖存器單元52。第一鎖存器單兀51可以緩沖第一上拉驅(qū)動(dòng)控制信號(hào)PU1、第二上拉驅(qū)動(dòng)控制信號(hào)PU2、第三上拉驅(qū)動(dòng)控制信號(hào)PU3和第四上拉驅(qū)動(dòng)控制信號(hào)PU4中的一個(gè)以產(chǎn)生輸出上拉驅(qū)動(dòng)信號(hào)PU_0UTB。第一鎖存器單元51可以鎖存輸出上拉驅(qū)動(dòng)信號(hào)PU_0UTB。第二鎖存器單元52可以緩沖第一下拉驅(qū)動(dòng)控制信號(hào)ro1、第二下拉驅(qū)動(dòng)控制信號(hào)PD2、第三下拉驅(qū)動(dòng)控制信號(hào)PD3和第四下拉驅(qū)動(dòng)控制信號(hào)ro4中的一個(gè)以產(chǎn)生輸出下拉驅(qū)動(dòng)信號(hào)PD_0UTB。第二鎖存器單元52可以鎖存輸出下拉驅(qū)動(dòng)信號(hào)PD_0UTB。具體地，如果具有邏輯“高”電平的第一上拉驅(qū)動(dòng)控制信號(hào)PUl在第一時(shí)鐘信號(hào)CLKl和第二時(shí)鐘信號(hào)CLK2都具有邏輯“高”電平時(shí)從具有邏輯“高”電平的第一輸入數(shù)據(jù)信號(hào)DINl中產(chǎn)生，則輸出驅(qū)動(dòng)信號(hào)發(fā)生器5可以產(chǎn)生并鎖存被使能成具有邏輯“低”電平的輸出上拉驅(qū)動(dòng)信號(hào)PU_0UTB。另外，如果具有邏輯“高”電平的第三下拉驅(qū)動(dòng)控制信號(hào)PD3在第三時(shí)鐘信號(hào)CLK3和第四時(shí)鐘信號(hào)CLK4都具有邏輯“高”電平時(shí)從具有邏輯“低”電平的第三輸入數(shù)據(jù)信號(hào)DIN3中產(chǎn)生，則輸出驅(qū)動(dòng)信號(hào)發(fā)生器5可以產(chǎn)生并鎖存被使能成具有邏輯“低”電平的輸出下拉驅(qū)動(dòng)信號(hào)PD_0UTB。
[0024]驅(qū)動(dòng)器6可以響應(yīng)于輸出上拉驅(qū)動(dòng)信號(hào)PU_0UTB和輸出下拉驅(qū)動(dòng)信號(hào)PD_0UTB而驅(qū)動(dòng)輸出數(shù)據(jù)信號(hào)D0UT。具體地，如果被使能為具有邏輯“低”電平的輸出上拉驅(qū)動(dòng)信號(hào)PU_0UTB被輸入至驅(qū)動(dòng)器6，則驅(qū)動(dòng)器6可以將輸出數(shù)據(jù)信號(hào)DOUT驅(qū)動(dòng)成具有邏輯“高”電平，并且可以輸出被驅(qū)動(dòng)成具有邏