專利名稱：帶有總和增量調(diào)制器的視頻速率數(shù)/模轉換器的制作方法
技術領域：
本發(fā)明涉及一種數(shù)/模轉換器，所述數(shù)/模轉換器包括一個用于接收數(shù)字輸入信號的輸入端、用于對所述輸入信號進行內(nèi)插并提供一個內(nèi)插信號的內(nèi)插裝置、一個用于將所述內(nèi)插數(shù)字信號轉換成一個中間信號的噪聲整形器、以及用于對所述中間信號進行處理并提供一個模擬輸出信號的濾波器裝置。
本發(fā)明還涉及一種用于將數(shù)字輸入信號轉換成模以輸出信號的方法，所述方法包括將所述輸入信號內(nèi)插成為一個內(nèi)插信號、將所述內(nèi)插信號轉換成一個中間信號、以及對所述中間信號進行處理并提供一個模擬輸出信號。
已知許多用于音頻信號的數(shù)/模轉換器。有兩種基本技術用于數(shù)/模轉換器(D/A轉換器)。即所謂的總和增量技術(sigma-delta technique)和阻性或容性分壓器技術(resistive or capacitive divider technique)?？偤驮隽考夹g更具有吸引力，因為它采用精確的定時來代替例如電阻的精確匹配的芯片組件，從而獲得高分辨率。此外，產(chǎn)生薄膜、激光微調(diào)的模擬組件所需的專業(yè)知識是難以獲得的；而高速數(shù)字開關性能在半導體工業(yè)內(nèi)則是很普遍的。
一種基本的總和增量D/A轉換器是接收數(shù)字輸入信號并將該數(shù)字輸入信號與輸出信號的負反饋相加，以提供一個誤差信號。然后通過積分器和比較器處理該誤差信號，以提供所謂的比特流輸出信號。這種采用時間分辨率代替幅度分辨率的信號轉換技術與目前的互補型金屬氧化物半導體(CMOS)技術配合得相當好，其電源電壓減小，晶體管的固有速度提高。在理想的實施方式中，總和增量D/A轉換器能夠?qū)⒘炕肼晱男盘栴l帶中整形出去，并由后續(xù)的模擬濾波器將該范圍以外的任何噪聲濾掉。
總和增量調(diào)制器常要求可以由內(nèi)插器提供的過采樣信號。D/A轉換器的輸入信號可以具有所謂的奈奎斯特速率(Nyquist rate)，或者可在提供給總和增量調(diào)制器之前需要內(nèi)插至一個較高的速率。采用高速數(shù)字時鐘對總和增量調(diào)制器計時，該高速數(shù)字時鐘可以不同于D/A轉換器的輸入時鐘。
在美國專利US-A-5,585,802中公開了這樣的一種D/A轉換器。
這種已知的D/A轉換器包括一個作為所謂的噪聲整形器的總和增量調(diào)制器，后接濾波器裝置。
這種D/A轉換器集中用于聲頻和音頻應用中，但幾乎不用在大帶寬的應用例如視頻域中。
已知的D/A轉換器的缺點在于，必須將這些D/A轉換器用在200MHz之上的全帶寬視頻信號操作頻率。這種非常高速的電路是難以實現(xiàn)的。并且，這種非常高速的電路消耗很多(太多)的能量。
另一個缺點是，在已知的D/A轉換器中采用的濾波器裝置需要大量所謂的抽頭(倍增的)。
所以這些已知D/A轉換器并不適用于視頻信號。
本發(fā)明的一個目的是為了克服現(xiàn)有技術的缺點，提供一種適合于全帶寬視頻信號的D/A變換。
為了實現(xiàn)此目的，本發(fā)明的第一個方面提供了一種數(shù)/模轉換器，所述數(shù)/模轉換器包括一個用于接收數(shù)字輸入信號的輸入端、用于對所述輸入信號進行內(nèi)插并提供一個內(nèi)插信號的內(nèi)插裝置、一個用于將所述內(nèi)插數(shù)字信號轉換成一個中間信號的噪聲整形器、以及用于對所述中間信號進行處理并提供一個模擬輸出信號的濾波器裝置，其特征在于，所述噪聲整形器包括一個由時鐘裝置控制的降低了的采樣速率的總和增量調(diào)制器。本發(fā)明的第二個方面提供了一種用于將數(shù)字輸入信號轉換成模擬輸出信號的方法，所述方法包括將所述輸入信號內(nèi)插成為一個內(nèi)插信號、將所述內(nèi)插信號轉換成一個中間信號、以及對所述中間信號進行處理并提供一個模擬輸出信號，其特征在于，所述轉換是降低了的采樣速率的總和增量調(diào)制。
通過降低總和增量調(diào)制器的采樣速率，此D/A轉換器能夠處理全帶寬視頻信號，而不需要200MHz以上的時鐘頻率。
根據(jù)本發(fā)明的D/A轉換器的一個實施例的特征在于，其濾波器裝置包括一個多相位FIR濾波器裝置。
根據(jù)本發(fā)明的D/A轉換器采用一種結合(例如芯片上)濾波的多相位后處理，而不是采用通常使用的并行至串行的轉換器(該轉換器需要216MHz的時鐘)。
采用多相位濾波方法，可以降低時鐘頻率。
根據(jù)本發(fā)明的D/A轉換器的一個實施例的特征在于，所述多相位FIR濾波器裝置由具有比降低了的采樣速率的總和增量調(diào)制器的時鐘頻率高的時鐘頻率的第二時鐘裝置控制，并通過一個延遲鎖定環(huán)與所述降低了的采樣速率的總和增量調(diào)制器的第一時鐘裝置相連接。
采用延遲鎖定環(huán)(DLL)，可以從降低了采樣速率的總和增量調(diào)制器的時鐘頻率容易地獲得多相位FIR濾波器裝置的時鐘頻率。
可以選用本發(fā)明及其它特征以實現(xiàn)本發(fā)明，參考下述的以及附圖所示的例子，本發(fā)明的優(yōu)點將變得明顯。附圖中

圖1示出一個根據(jù)本發(fā)明的D/A轉換器的例子的框圖；圖2示出一個根據(jù)本發(fā)明的D/A轉換器的例子的更詳細的框圖；和圖3更詳細地示出一個根據(jù)本發(fā)明的濾波器裝置的例子。
在本說明書全文中，相應的標號用于相應的元件。
圖1示出一個根據(jù)本發(fā)明的D/A轉換器DAC的例子的框圖，包括一個用于接收數(shù)字輸入信號Si的輸入端I。將這個信號提供給內(nèi)插裝置1以將此輸入信號內(nèi)插成為一個內(nèi)插信號Sis。通過內(nèi)插，該輸入信號由一個例如為4的系數(shù)進行上采樣(upsampled)。將內(nèi)插信號Sis提供給一個噪聲整形器3，它包括一個降低了的采樣速率(RSR)的總和增量調(diào)制器。
RSR調(diào)制器產(chǎn)生并行樣本。整個結構以這樣一種方式設計，即當采用一個簡單的并行至串行轉換器(P/S)將樣本變換成一個時間上的串行序列時，這個串行序列的頻譜與常規(guī)的總和增量調(diào)制器的輸出頻譜在可接受的誤差范圍內(nèi)是相同的。
RSR總和增量調(diào)制器能夠以例如54MHz的降低了的采樣速率來處理全帶寬視頻信號，而不是采用常規(guī)的總和增量調(diào)制器所必須的大約216MHz的采樣速率。
噪聲整形器向濾波器裝置5提供一個中間信號Ssr，用于處理(包括濾波)該信號。
經(jīng)過處理，D/A轉換器DAC在其一個輸出端O提供一個模擬輸出信號So。
圖2示出一個根據(jù)本發(fā)明的D/A轉換器DAC2的例子的更詳細的框圖。該D/A轉換器在輸入端I2接收速率為13.5MHz的一個數(shù)字8比特輸入信號S2i。此輸入信號提供給一個上采樣器(upsampler)(在此例中系數(shù)為4)。內(nèi)插裝置將內(nèi)插信號S2is提供給一個噪聲整形器23，它包括一個二階RSR總和增量調(diào)制器231和一個編碼器233。
噪聲整形器23通過濾波器裝置25與用于提供模擬輸出信號S2o的D/A轉換器的輸出端O2相連接。
RSR總和增量調(diào)制器231由第一時鐘裝置27控制，在本例中，時鐘信號cs1的時鐘頻率為54MHz。采用RSR總和增量調(diào)制器，依據(jù)本發(fā)明的D/A轉換器能夠以降低了的采樣速率處理視頻信號。
編碼器233將中間信號格式(本例中為5比特)轉換成適用于后面的濾波器的8比特格式。
時鐘裝置27還向一個延遲鎖定環(huán)(DLL)28提供時鐘信號cs1。此延遲鎖定環(huán)獲得四相位等距時間時鐘，該時鐘為具有四個相位差的時鐘信號cs2。將這些信號提供給第二時鐘裝置29，該第二時鐘裝置以一個時鐘頻率來控制濾波器裝置25，在本例中該時鐘頻率為RSR總和增量調(diào)制器的時鐘頻率的2倍。
以此，不需要以高至54×4＝216MHz的時鐘頻率來操作總和增量調(diào)制器和濾波器裝置就可以處理全帶寬視頻信號。
這個轉換器采用一個結合(例如芯片上)濾波的多相位后處理，而不是通常使用的并行至串行轉換器(該轉換器需要一個216MHz的時鐘)。
使用多相位濾波，可以使用降低了的時鐘頻率。
在圖3中，圖3a、3b和3c分別示出濾波器裝置51、52、53的簡化形式(圖3a中的51)、信號處理方案(圖3b中的52)以及實施方案(圖3c中的53)。
濾波器裝置作為一個所謂的后處理器而操作。后處理器在本例中實施為一個半數(shù)字電路，它包含一個多相位并行至串行轉換器和一個電流型線性相位FIR重構濾波器。多相位后處理由從四相位等距時間時鐘(DLL 28的輸出，參看圖2)產(chǎn)生的定時所控制，用于將并行比特串行化。這個D/A轉換器例子不是采用簡單的并行至串行轉換器(該轉換器需要216MHz的時鐘)，而是采用結合額外的芯片上濾波的多相位后處理。
采用多相位后處理的主要動機是減少所需要的芯片時鐘頻率，而采用芯片上濾波器的主要動機是顯著地簡化對芯片外(視頻)濾波器的要求。在本例中，集成的濾波器允許將外部濾波器典型地簡化為單一RC部分。
圖3a示出多相位后處理(多相位串行化)的一個簡化形式，該多相位后處理涉及形成一個輸出(信號So)，該輸出是調(diào)制器的輸出Xn(32、33、34、35)的線性組合，即加法器31的輸出，Xn的每個元素經(jīng)相同的相位移動波形調(diào)制，如圖3a所示。調(diào)制波形(φs)的最簡形式可以為具有相同脈沖寬度的脈沖的相移串。然后用此脈沖(時鐘)串的頻譜來修改串行化序列的頻譜。根據(jù)脈沖寬度，這個修改是所希望的效果，因為它衰減了帶外頻譜部分(噪聲)，并因此簡化了對后續(xù)重構濾波器的要求。
在簡化外部濾波器的復雜性中的又一步驟是采用橫向FIR濾波器，該濾波器在帶外頻譜部分提供是夠的衰減。這樣一種濾波器可以多相位形式實施，從而可避免需要高頻時鐘。
圖3b示出在這個D/A轉換器中實施的等效兩相位濾波的離散時間表示的一個例子，其輸入是串行化的序列。濾波由兩個相同的線性相位(對稱)17抽頭低通FIR濾波器p(z2)組成，各濾波器以比特流序列的速率的一半速率操作(在本例中為108Mhz)。在各路徑中，在濾波器之前分別有一個下采樣器(downsampler)45、45’。這個兩相位處理的全部操作等效于通過一個以比特流速率(在這個例子中為216MHz)操作的半頻帶線性相位33抽頭低通FIR濾波器P(z)對串行化序列X[NT/q]進行濾波。P(z)的脈沖響應的每隔一個的樣本等于零，而非零樣本等于p(z2)的脈沖響應樣本。如圖3b所示，在上采樣器47、47’分別進行了上采樣之后，在加法器46合并各部分的輸出，使得最后的輸出序列等于以較高速率操作的P(z)的輸出。這樣的半頻帶濾波器的頻率響應在108MHz的整倍數(shù)的頻率處重復。
圖3c示出多相位后處理器的簡化實施方式。每個濾波器的輸出電流都在一個電阻上相加。調(diào)制器的每2-比特輸出在非重疊的54MHz的時鐘
的控制下被串行化，結果產(chǎn)生各FIR濾波器的一個1比特的108MHz數(shù)據(jù)速率的輸入。然后，采用由時鐘的相同的相位控制的兩個相同的濾波器來處理調(diào)制器的每4比特輸出。由于每個被開關的電流在時間2/fs之中保持恒值(這是脈沖寬度調(diào)制的結果)，所以有一個額外的低通濾波，其頻率響應為sin(2Пf/fs)/(2Пf/fs)。
此濾波器在fs/2的非零整倍數(shù)的頻率處包含結構上的零，該頻率與未由P(z)抑制的頻率相同。
在這個D/A轉換器中的這個重構處理的整體效果等效于通過33抽頭濾波器P(z)的級連對調(diào)制器的簡單串行輸出的濾波和外部RC濾波，其中脈沖寬度調(diào)制的脈沖寬度是2/fs。剩余的高頻分量由芯片外RC濾波所抑制，電容器主要是小的寄生電容。
應該注意，所述上采樣系數(shù)以及第一和第二時鐘裝置的時鐘頻率可以根據(jù)需要選擇。
除了濾波裝置僅僅是在芯片以外的一個簡單的RC濾波之外，D/A轉換器可以被完全集成。
在上述說明中，已經(jīng)在詳細的例子的基礎上描述了本發(fā)明。本領域的普通技術人員應該了解屬于本發(fā)明的范圍之內(nèi)的許多不同的解決方案。
本發(fā)明提供了一種帶有降低的采樣速率的總和增量調(diào)制器的D/A轉換器。
本發(fā)明還提供了一種頗具優(yōu)點的采用多相位濾波實現(xiàn)的后處理。
權利要求
1.一種數(shù)/模轉換器，包括一個用于接收數(shù)字輸入信號的輸入端、用于對所述輸入信號進行內(nèi)插并提供一個內(nèi)插信號的內(nèi)插裝置、一個用于將所述內(nèi)插數(shù)字信號轉換成一個中間信號的噪聲整形器、以及用于對所述中間信號進行處理并提供一個模擬輸出信號的濾波器裝置，其特征在于，所述噪聲整形器包括一個由時鐘裝置控制的降低了的采樣速率的總和增量調(diào)制器。
2.根據(jù)權利要求1所述的數(shù)/模轉換器，其特征在于，所述濾波器裝置包括一個多相位FIR濾波器裝置。
3.根據(jù)權利要求2所述的數(shù)/模轉換器，其特征在于，所述多相位FIR濾波器裝置由具有比降低了的采樣速率的總和增量調(diào)制器的時鐘頻率高的時鐘頻率的第二時鐘裝置控制，并通過一個延遲鎖定環(huán)與所述降低了的采樣速率的總和增量調(diào)制器的第一時鐘裝置相連接。
4.一種用于將數(shù)字輸入信號轉換成模擬輸出信號的方法，包括將所述輸入信號內(nèi)插成為一個內(nèi)插信號、將所述內(nèi)插信號轉換成一個中間信號、以及對所述中間信號進行處理并提供一個模擬輸出信號，其特征在于，所述轉換是降低了的采樣速率的總和增量調(diào)制。
5.根據(jù)權利要求4所述的方法，其特征在于，對所述中間信號的處理是一個多相位FIR濾波。
全文摘要
描述了一種具有內(nèi)插裝置(1)和濾波器裝置的D/A轉換器(DAC)。該D/A轉換器還包括一個噪聲整形器(3),它實施為降低了的采樣速率(RSR)的總和增量調(diào)制器并且由時鐘裝置控制。為了進一步改善D/A轉換器的操作,在本發(fā)明的一個較佳的實施例中,濾波器裝置實施為多相位FIR濾波器裝置。
文檔編號H03M3/02GK1273711SQ99800543
公開日2000年11月15日 申請日期1999年4月12日 優(yōu)先權日1998年4月24日
發(fā)明者B·M·達格納丘, E·羅扎 申請人:皇家菲利浦電子有限公司