專利名稱：電荷泵電路和邏輯電路的制作方法
技術領域：
本發(fā)明涉及一種電荷泵電路，特別涉及一種在半導體集成電路(IC)中用于根據外加電源產生提升或降低電源電平的電荷泵。
DRAM(動態(tài)隨機存取存儲器)和閃速存儲器由于它們結構的原因需要提升或降低電源電平或需要提高它們的工作速度。如果能夠利用插入到所述芯片中的內部電源電路產生提升或降低的電平，將其作為結果加到芯片值上。
在一個芯片上產生提升或降低電源電平的一般方法使用一個電荷泵電路。IC上的電荷泵通常包括作為一個整流元件的晶體管。
例如，在公開號為No.6-14529的日本未授權專利中建議了一種電荷泵。后面，這個公知技術將結合附圖予以描述。


圖18的電路示出了在前述文獻中描述的電荷泵。圖19示出了圖18所示電荷泵電路的工作波形。如圖18所示，所述電荷泵電路包括整流晶體管Q1和Q2，予充電晶體管Q3和Q4以及電容器C1和C2。
響應信號φ1(具有第一驅動電位)和φ2(具有第二驅動電位)，通過整流晶體管Q1和予充電晶體管Q3和整流晶體管Q2和予充電晶體管Q4的互補作用，輸入電壓Vdd被轉換成輸出電壓Vpp。
特別是，當信號φ1為高時，電容器C1使節(jié)點N1(耦合到晶體管Q1的柵極)的電位增加。當信號φ1處于H(高)電平(即在這個例子中的Vdd電平)時，在節(jié)點N1處出現的電荷被保持在2Vdd，和晶體管Q1的柵極電位被顯著地提高。然后，節(jié)點N1處的電荷被傳輸給輸出節(jié)點Npp。
但是，就予充電晶體管Q3來講，例如，在節(jié)點N2處出現的電荷被輸出給輸出節(jié)點Npp和因此在整個時間內被減少。特別是在輸入電壓Vdd很低的情況下，予充電晶體管Q3的柵極電位沒有被足夠的增加，從而使予充電晶體管Q3不能夠以Vdd足夠地對節(jié)點N1予充電。因此，節(jié)點N1的電位不能夠響應電容器C1的驅動增加到2Vdd。結果是電荷泵電路輸出小于理想電荷的電荷(Vpp)，因而導致電壓轉換處理的很大損失。
即使是電荷泵電路工作于理想方式下，晶體管Q1-Q4的電位幅值也最好是等于或低于Vdd(由于柵極電位位于Vdd和2Vdd之間)。因此，在輸入電壓Vdd低于1V的地電壓狀態(tài)下，晶體管Q1-Q4中每一個晶體管的通-斷電流差變得很小。結果是存儲在電容器C1和C2中的電荷不能夠迅速傳輸給輸出節(jié)點Npp。
再有，定時控制電路TMG和用于驅動電荷泵的驅動電路IV1和IV2在低于1V的輸入電壓Vdd的低電壓狀態(tài)下不能迅速驅動電荷泵電路(該電路構成一個基本負載)。這導致所述電荷泵不能輸出足夠的電流。
根據本發(fā)明的電荷泵電路包括第一泵部分，所述第一泵部分包括；具有第一控制端的第一轉換元件；具有第二控制端的第二轉換元件；和分別耦合到第一轉換元件和第二轉換元件的一個節(jié)點，其中，所述電荷泵電路分別響應第一驅動電壓信號和第二驅動電壓信號通過第一轉換元件和第二轉換元件的互補作用將輸入電壓轉換成輸出電壓，即經過輸出端輸出的輸出電壓，所述節(jié)點與第一控制端和第二控制端電絕緣。
在本發(fā)明的一個實施例中，第一轉換元件包括第一整流晶體管和第二整流晶體管；第一控制端包括第一整流控制端和第二整流控制端；第二轉換元件包括第一予充電晶體管和第二予充電晶體管；第二控制端包括第一予充電控制端和第二予充電控制端；所述節(jié)點包括第一節(jié)點和第二節(jié)點；第一節(jié)點被耦合到第一電容器和第二節(jié)點被耦合到第二電容器；當所述電荷泵電路處于第一狀態(tài)時，第一整流晶體管提供存儲在第一電容器中的電荷給輸出端和第二予充電晶體管提供輸入電壓給第二電容器；當所述電荷泵電路處于第二狀態(tài)時，第二整流晶體管提供存儲在第二電容器中的電荷給輸出端和第一予充電晶體管提供輸入電壓給第一電容器；和第一節(jié)點與所述第二予充電控制端電絕緣，和第二節(jié)點與第一予充電控制端電絕緣。
在本發(fā)明的另一個實施例中，所述電荷泵電路還包括用于驅動第一控制端和第二控制端的第二泵部分；所述第二泵部分包括第一子晶體管、第二子晶體管；所述第一子晶體管和第二子晶體管分別具有第一子控制端和第二子控制端；第一子控制端包括第一整流控制端，第二整流控制端，和第二字控制端經過第一子電容器接收第一驅動電壓信號；第二子控制端包括第二子整流控制端，第一予充電控制端，和第二子控制端經過第二子電容器接收第二驅動電壓信號。
在本發(fā)明的再一個實施例中，第一組控制端和第二組控制端中的每一組接收具有大于輸入電壓幅值的一個幅值的電壓。
在本發(fā)明的再一個實施例中，所述第二泵部分還包括用于產生用于保證第一轉換元件和第二轉換元件基本處于斷開狀態(tài)的第一電壓的裝置；所述第一組控制端接收第一狀態(tài)的第二電壓和接收第二狀態(tài)的第一電壓，第二電壓高于輸入電壓；所述第二組控制端接收第一狀態(tài)的第一電壓和接收第二狀態(tài)的第二電壓。
在本發(fā)明的再一個實施例中，第二電荷泵電路還包括用于產生用于保證第一轉換元件和第二轉換元件基本處于斷開狀態(tài)的第一電壓的裝置；第一組控制端接收第一狀態(tài)的第二電壓和接收第二狀態(tài)的第一電壓，第二電壓低于地電位；和第二組控制端接收第一狀態(tài)的第一電壓和接收第二狀態(tài)的第二電壓。
在本發(fā)明的再一個實施例中，第一組控制端接收第一狀態(tài)的第一電壓和接收第二狀態(tài)的第二電壓，第一電壓高于輸入電壓，和第二電壓基本上等于輸入電壓；第二組控制端接收第一狀態(tài)的第二電壓和接收第二狀態(tài)的第一電壓。
在本發(fā)明的再一個實施例中，第一組控制端接收第一狀態(tài)的第一電壓和接收第二狀態(tài)的第二電壓，第一電壓低于地電位，和第二電壓基本上等于輸入電壓；第二組控制端接收第一狀態(tài)的第二電壓和接收第二狀態(tài)的第一電壓。
在本發(fā)明的再一個實施例中，第一控制端包括一個整流控制端；第二轉換元件包括一個予充電晶體管；第二控制端包括一個予充電控制端；所述節(jié)點被耦合到一個電容器上；當電荷泵電路處于第一狀態(tài)時，整流晶體管提供存儲在所述電容器中的電荷給輸出端；當電荷泵電路處于第二狀態(tài)時，予充電晶體管提供輸入電壓給所述電容器；和所述節(jié)點與予充電控制端電絕緣。
根據本發(fā)明的邏輯電路包括電壓轉換電路，用于將第一電壓轉換成第二電壓；利用第一電壓作為電源工作的第一電路部分；和利用第二電壓作為電源工作的第二電路部分，其中，第一電路部分的功耗大于第二電路部分的功耗。
在本發(fā)明的再一個實施例中，第一電路部分的轉換頻率高于第二電路部分的轉換頻率。
在本發(fā)明的再一個實施例中，第一電路部分驅動的負載大于第二電路部分驅動的負載。
在本發(fā)明的再一個實施例中，利用電壓轉換電路使第一電壓上升到第二電壓。
在本發(fā)明的再一個實施例中，利用電壓轉換電路使第一電壓下降到第二電壓。
在本發(fā)明的再一個實施例中，所述的電壓轉換電路是一個包括第一泵部分的電荷泵電路，所述第一泵部分包括具有第一控制端的第一轉換元件和具有第二控制端的第二轉換元件以及被耦合到第一轉換元件和第二轉換元件上的一個節(jié)點；所述電荷泵電路分別響應第一驅動電壓信號和第二驅動電壓信號通過第一轉換元件和第二轉換元件的互補作用將輸入電壓轉換成輸出電壓，輸出電壓經過輸出端輸出；和所述節(jié)點與第一控制端和第二控制端電絕緣。
在本發(fā)明的再一個實施例中，第二電路部分包括一個邏輯電路部分，所述第一電路部分包括一個用于驅動一個負載的驅動器部分，和所述驅動器部分被耦合到所述邏輯電路部分的輸出端。
在本發(fā)明的再一個實施例中，所述驅動器部分包括具有一個源節(jié)點的第一晶體管，所述第一電壓被提供給該第一晶體管的源節(jié)點；所述邏輯電路部分包括具有一個源節(jié)點的第二晶體管，所述第二電壓被提供給所述第二晶體管的源節(jié)點，所述第一晶體管的閾值低于第二晶體管的閾值。
因此，這里所描述的本發(fā)明具有如下優(yōu)點(1)提供在電壓轉換處理期間引起很小損失的電荷泵電路；和(2)能夠提供在1V或更低輸入電壓的低電壓狀態(tài)下迅速提供電源電平提升和降低的電荷泵電路。
在閱讀和理解了下面結合附圖的詳細描述以后，本專業(yè)技術領域內的普通技術人員將能夠更清楚地了解本發(fā)明的上述和其它優(yōu)點。
圖1示出了根據本發(fā)明第一個例子的電荷泵電路；圖2示出了圖1所示電荷泵電路的工作波形；
圖3示出了圖1所示電荷泵電路的變形；圖4示出了圖3所示電荷泵電路的工作波形；圖5示出了根據本發(fā)明用于產生降低電源電平的電荷泵電路；圖6示出了圖5所示電荷泵電路的工作波形；圖7A示出了根據本發(fā)明第二個例子的電荷泵電路；圖7B示出了圖7A所示電荷泵電路的工作波形；圖8A示出了在根據本發(fā)明的電荷泵電路中的典型的子泵部分；圖8B示出了在根據本發(fā)明的電荷泵電路中的另一個典型的子泵部分；圖8C示出了在根據本發(fā)明的電荷泵電路中的另一個典型的子泵部分；圖8D示出了在根據本發(fā)明的電荷泵電路中的另一個典型的子泵部分；圖8E示出了圖8D所示子泵部分的工作波形；圖9示出了根據本發(fā)明第三個例子的電荷泵的電路；圖10示出了圖9所示電荷泵電路的工作波形；圖11示出了根據本發(fā)明第四個例子的電荷泵的電路；圖12示出了圖11所示電荷泵電路的工作波形；圖13示出了根據本發(fā)明第五個例子的電荷泵的電路；圖14示出了圖13所示電荷泵電路的工作波形；圖15示出了根據本發(fā)明第五個例子的電荷泵電路的變形；圖16示出了圖15所示電荷泵電路的工作波形；圖17A示出了根據本發(fā)明第六個例子的邏輯電路的原理；圖17B示出了根據本發(fā)明第六個例子用于產生提升電源電平的電荷泵電路；圖18示出了傳統(tǒng)的電荷泵電路；和圖19示出了圖18所示傳統(tǒng)電荷泵電路的工作波形。
下面，結合附圖描述本發(fā)明電荷泵電路的例子。在附圖中，相同的標號表示相同的構成元件。
在整個說明書中，術語“電壓”和術語“電位”在適當的場合可以互換使用。
(例1)圖1示出了根據本發(fā)明例1的電荷泵電路。該電荷泵電路包括主泵部分1a和子泵部分2a。
主泵部分1a包括主電容器C1a和C2a、整流晶體管Q1a和Q2a以及予充電晶體管Q3a和Q4a。子泵部分2a包括子電容器SC1a和SC2a以及晶體管SQ1a和SQ2a。
主泵部分1a和子泵部分2a中的每一個接收并被信號φ1(具有第一驅動電位)和φ2(具有第二驅動電位)驅動。信號φ1和φ2最好是具有1800(即具有相反相位)相位差的方波信號。
子泵部分2a向主泵部分1a輸出信號SN1a和SN2a(其相位分別與信號φ1和φ2的相位同步)。輸出電壓Vdd(正電壓)被提供給節(jié)點Ndd。
圖2示出了圖1所示電荷泵電路的工作波形。本發(fā)明電荷泵電路的工作將結合附圖1和2予以描述。
當信號φ1變高從而啟動第一泵部分T1時，由于電容器C1a而使由信號φ1驅動的節(jié)點N1a的電位增加。節(jié)點N2a被晶體管SQ1a以電壓Vdd予充電，當信號φ1變高從而使子電容器SC1a被驅動時，節(jié)點N2a的電位從Vdd增加到基本等于2Vdd。
應當說明，與傳統(tǒng)的電荷泵電路不同，予充電晶體管Q4a的柵極G4a在第一泵周期期間(即當予充電晶體管Q4a處于導通狀態(tài)時)沒有被耦合到節(jié)點N1a。結果是電壓2Vdd(或高于輸入電壓Vdd的第一電壓)在基本上沒有被減少的情況下被施加到予充電晶體管Q4a。因此，節(jié)點N2能夠被充分地予充電。
電位2Vdd還在整個第一泵周期內被施加到整流晶體管Q1a的柵極G1a。結果是在節(jié)點N1a處出現的電荷沒有任何損失地輸出給節(jié)點Npp。
當信號φ1變低時，第一泵周期結束。一旦信號φ1變低，電壓Vdd(或基本上等于輸入電壓Vdd的第二電壓)被分別施加給晶體管Q1a和Q4a的柵極G1a和G2a，從而使晶體管Q1a和Q4a處于截止狀態(tài)。
為了避免電荷逆向流動，必須保證在第二信號φ2變高從而啟動第二泵周期T2之前使晶體管Q1a和Q4a處于完全截止狀態(tài)。特別是，盡管會導致電位提高效率(被規(guī)定為輸出電荷量和輸入電荷量值比)的減少，但是在截止/導通裕度是零或小于零(在晶體管Q1a和Q4a的導通周期與晶體管Q2a和Q3a的導通周期重疊的情況下)之前預定周期MG(規(guī)定截止/導通裕度)必須消逝。
一旦信號φ2變高，電容器C2a和SC2a被驅動，和節(jié)點N2a和SN1a的電位提高，從而使晶體管Q2a和Q3a處于導通狀態(tài)。在節(jié)點N2a處出現的電荷經過整流晶體管Q2a輸出給輸出節(jié)點Npp。
節(jié)點N1a被以Vdd電平經過予充電晶體管Q3a予充電。當信號φ2低時，第二泵周期結束。在通/斷裕度周期MG之后，信號φ1再次變高，并再次啟動第一泵周期T1。
在圖18所示的傳統(tǒng)電荷泵電路中，予充電晶體管Q3和Q4的柵極G3和G4經過節(jié)點N2和N1耦合到輸出節(jié)點Vpp上，這使得節(jié)點N2和N1的電位從2Vdd附近朝著Vpp減少。結果是在輸入電壓Vdd很低的情況下，予充電晶體管Q3和Q4不能向節(jié)點N1和N2充分充電。這導致高度效率被降低。
另一方面，在當前的例子中，子泵部分2a控制整流晶體管Q1a和Q2a的柵極G1a和G2a以及予充電晶體管Q3a和Q4a的柵極G3a和G4a。
在當前的例子中，整流晶體管Q1a、Q2a、Q3a和Q4a的各自柵極G1a、G2a、G3a和G4a與節(jié)點N2a和N1a以及輸出節(jié)點Npp絕緣。結果是柵極G1a、G2a、G3a和G4a的電位在整個時間內沒有被相繼減少，因此，能夠在具有低輸入電壓Vdd的低電壓工作中高效提供被提升的電源電平。
子泵部分2a必須具有比主泵部分1a驅動功率小的驅動功率。例如，子電容器SC1a和SC2a的電容值最好分別是主電容器C1a和C2a電容值的約1/10。
圖2所示的波形示出了一種平衡狀態(tài)，在這種狀態(tài)下，電荷泵電路的輸出電流(Npp)與輸出節(jié)點Npp輸出的負載電流相平衡。在電路初始化期間或當負載增加時，輸出節(jié)點Npp的電位變得低于平衡狀態(tài)下的電位。結果是與節(jié)點N1a和N2a相關的波形將朝較低的電位移動。
圖3示出了圖1所示電荷泵電路的變形。為簡化起見，圖3所示的電荷泵電路僅僅示出了圖1所示電荷泵電路整個結構的一側。
在圖1所示的電荷泵電路中，主泵部分1a包括二個電容器C1a和C2a，這兩個電容器以互補方式驅動。
另一方面，在圖3所示的電荷泵電路中，主泵部分1b包括和驅動一個主電容器C1b。主泵部分1b還包括整流晶體管Q1b和予充電晶體管Q3b。
圖4示出了圖3所示電荷泵電路的工作波形。如圖4所示，圖3所示的電荷泵電路利用在兩個相鄰泵周期T1之間的予充電周期工作。結果是輸出節(jié)點Npp的電位比圖1所示電荷泵電路輸出節(jié)點Npp的電位變化更大。
圖5示出了根據本發(fā)明用于產生被降低電源電平的電荷泵電路。圖6示出了圖5所示電荷泵電路的工作波形。
圖5所示電荷泵電路不同于圖1所示電荷泵電路之處在于；(1)整流晶體管Q1c和Q2c以及予充電晶體管Q3c和Q4c使用了PMOS晶體管，而不是NMOS晶體管；和(2)所提供的輸入電壓是與Vdd相反的Vss。
雖然已經示出了Vss基本等于0伏的情況，但是，Vss并不局限于是0伏。
雖然已經示出了Vss基本等于0伏的情況，但是，Vss并不局限于0伏，并且可以是預定的任一適當值。
當前例示出了Vss基本等于地電位(即GND)的情況。另外，Vss可以是除地電位以外的任一適當值。
晶體管Q1c、Q4c和SQ2c中的每一個當信號φ1變低時接收電壓-Vdd(或低于地電位Vss的第一電壓)，而當信號φ1變高時接收的電壓Vss(或基本等于輸入電壓Vss的第二電壓)。
如圖5和圖6所述，在下述例的任一個當中，通過交換晶體管(NMOS或PMOS)的極性和電源的極性可以實現用于產生降低電源電平的電荷泵電路，而不是用于產生提升電源電平的電荷泵電路。
(例2)圖7示出了根據本發(fā)明例2的電荷泵電路。
在圖1所示例1的電荷泵電路中，由子泵部分產生的電壓幅值(在Vdd和2Vdd之間)是Vdd，因此，在整流晶體管Q1a和Q2a的柵極G1a和G2a處的電壓幅值和在予充電晶體管Q3a和Q4a柵極G3a和G4a處的電壓幅值都不超過Vdd。結果是在所提供的輸入電壓Vdd小于1伏比較多(例如是0.5伏)的情況下，電荷不能迅速傳輸給輸出節(jié)點Npp。
在當前例中，如圖7A所示，由子泵部分2d產生在Vss(或基本等于保證整流晶體管Q1d和Q2d以及予充電晶體管Q3d和Q4d處完全截止狀態(tài)的第一電壓)和2Vdd(或高于輸入電壓Vdd的第二電壓)之間的電壓。
整流晶體管Q1d和Q2d、予充電晶體管Q3d和Q4d以及子晶體管SQ1d和SQ2d接收具有從幅值Vss到2Vdd的電壓，該電壓大于輸入電壓Vdd。電壓Vss(或第一電壓)特別接近為保證整流晶體管Q1d和Q2d、予充電晶體管Q3d和Q4d以及子晶體管SQ1d和SQ2d處于截止狀態(tài)所需要的預定電壓。這里的例子示出了電壓Vss基本等于0伏的情況。
當前例示出了Vss(或第一電壓)基本等于地電位(例如GND)的情況。另外，Vss也可以是除地電位以外的其它任何預定值。
結果是整流晶體管Q1d和Q2d，預充電晶體管Q3d和Q4d及子晶體管SQ1d和SQ2d的柵極電位的幅值被提高到2Vdd。
整流晶體管Q1d和Q2d，預充電晶體管Q3d和Q4d的源極電位至少等于或大于Vdd。因此，當Vss提供給它們各自的刪極時，NMOS晶體管Q1d，Q2d，Q3d，和Q4d的柵極處于反偏壓狀態(tài)。這進一步保證了晶體管Q1d，Q2d，Q3d，和Q4d處于完全截止狀態(tài)。
晶體管的漏電流(或亞閾值電流)可以擁下述等式表示I leak＝r(W/L)·10-(VT/S)其中，相應字符字母規(guī)定如下r系數；W晶體管柵極寬度；L柵極長度；S斜率因數(即在亞閾值范圍中，驅動電流I相對于Vgs的斜率)；和Vt閾值。
由于斜率因數S的值處于70到100mV的范圍之中(注意，在PMOS晶體管的情況下取負值)，所以，當閾值Vt減少0.1伏時，漏電流將增加一階幅值。
驅動電流Ids可由下式表示
Ids＝β(Vgs-Vt)α驅動電流Ids就是所謂的飽和電壓，它不屬于亞閾值范圍。
特別是，晶體管在截止期間的漏電流是由值(Vgs-Vt)確定的。如果在子泵部分2d中可以產生Bss電位電平，那么，截止期間的Vgs的值等于-Vdd。這允許晶體管Q1d、Q2d、Q3d和Q4d的閾值被設置成低于Vdd的值，然后，這個值被用于圖1所示的結構中(其中，Vgs＝0V)。
這樣，根據當前例，整流晶體管Q1d和Q2d以及予充電晶體管Q3d和Q4d的閾值電壓可以被規(guī)定為非常小的值。但是，當晶體管處于導通狀態(tài)時，(Vgs-Vt)變得大于圖1所示結構的值。結果是實現了電荷的迅速傳輸。
圖7A所示的子泵部分2d接收信號φ1和φ2并輸出子泵輸出信號SN1d和SN2d，以便控制主泵部分1d的整流晶體管Q1d和Q2d以及予充電晶體管Q3d和Q4d的柵極。子泵部分2d包括予充電晶體管SQ1d和SQ2d；分別用于在節(jié)點N1d和V4d之間實現絕緣和在節(jié)點N2d和N3d之間實現絕緣的晶體管SQ4d和SQ3d；和用于將信號SN1d和SN2d的電壓放電到Vss的晶體管SQ5d和SQ6d。除晶體管Q1d、Q2d、Q3d和Q4d具有較低的閾值以外，主泵部分1d具有與圖1所示例1主泵1a相同的結構。
圖7B示出了圖7A所示電荷泵電路的工作波形。當信號φ2變低之后信號φ1變高時，以Vdd予充電的節(jié)點N3d的電壓增加到2Vdd，同時，晶體管SQ3d的柵極電位是Vdd。結果，節(jié)點N3d處的電荷經過晶體管SQ3d傳輸給節(jié)點N6d。因此，節(jié)點N6d的電位增加。
一旦節(jié)點N6d的電位增加，晶體管SQ6d導通，從而使節(jié)點N5d的電位等于Vss。由于節(jié)點N5d的電位等于Vss，晶體管SQ5d截止，從而使節(jié)點N6d的電位增加到基本等于2Vdd的值。
在節(jié)點N6d的電位被增加的時刻和晶體管SQ5d被截止的時刻之間有一個時滯。因此，似乎節(jié)點N6d的電位不必增加到2Vdd。
但是，在晶體管SQ5d的閾值電壓足夠高的場合，由晶體管SQ5d引起的節(jié)點N6d處的高度損失并不重要。其理由在于由于信號φ2的電壓已經被減少，所以，節(jié)點N5d的電位幾乎總是Vdd，借此導致低壓(例如Vdd＝0.5V)工作。
即使是在電壓Vdd高于0.5V的情況下，如果晶體管SQ5d相對在節(jié)點N3d出現的電荷量是“小尺寸”的和經過晶體管SQ5d只有很小的電荷量損失，那么，節(jié)點N6d處的高度損失仍然很小。子泵部分2d只需要具有足夠控制主泵部分1d的晶體管Q1d、Q2d、Q3d和Q4d柵極的驅動功率。因此，由于在晶體管變成截止之前的時滯引起的損失對于圖7A所示整個電荷泵電路的效率并不重要。
當信號φ1變低之后信號φ2變高時，節(jié)點N5d的電壓增加。結果是晶體管SQ5d導通，從而使節(jié)點N6d的電位降低到vss。由于節(jié)點N4d的電位增加到2Vdd，所以，晶體管SQ3d截止，和節(jié)點N6d和N3d彼此電絕緣。節(jié)點N3d的電位決不會變得小于予充電電位Vdd。
由此，根據當前例，晶體管Q3d和Q4d的柵-源電壓在導通狀態(tài)下變成-Vdd。結果是相應晶體管的電壓幅值被增加到2Vdd，這允許使用低閾值晶體管。結果是實現了電荷的迅速傳輸。
根據PMOS晶體管Q3d和Q4d的源-漏電壓，幾乎在所有的時間周期內，節(jié)點N3d具有高于節(jié)點N6d的電位和節(jié)點N4d具有高于節(jié)點N5d的電位。因此，如果PMOS晶體管Q3d和Q4d的電位分別等于節(jié)點N3d和N4d的電位，那么，不會發(fā)生“鎖定”現象。
通過如上所述在子泵部分中產生Vss和Vdd之間的一個電壓，在與低輸入電壓Vdd相關的低電壓狀態(tài)下，可以有效提供被提升的電源電平。
圖8A到8C示出了根據本發(fā)明的電荷泵電路中的子泵部分的電路。在圖8A到8C中，信號SN1d和SN2d是子泵輸出信號，例如，用于分別控制主泵部分1d(未示出)的整流晶體管Q1d和Q2d以及予充電晶體管Q3d和Q4d的柵極。
在圖8A中，晶體管SQ1g和SQ2g是予充電晶體管。晶體管SQ3g和SQ4g被用于使節(jié)點N5d和N6d的最低電壓保持在Vdd。晶體管SQ5g和SQ6g被用于使節(jié)點SN1d和SN2d的電壓放電到Vss。
當信號φ1變高時，節(jié)點N3g被從放電電壓Vdd提高到2Vdd增加了Vdd。隨后信號φ1變低，從而使節(jié)點N4g等于予充電電位Vdd。結果是晶體管SQ3g導通，使在節(jié)點N5d處出現2Vdd。晶體管SQ5g的柵極被耦合到節(jié)點N5d。
晶體管SQ5g的源極被耦合到信號φ2上，借此，在節(jié)點N6d(它被耦合到晶體管SQ5g的漏極)處的電荷被放電到Vss。因此，節(jié)點N6d的電位是Vss。
此時，節(jié)點N6d的電位Vss被耦合到晶體管SQ6g(它處于截止狀態(tài))的柵極，而信號φ2的電位Vdd被耦合到晶體管SQ6g的源極。結果是柵-源電壓被反向偏置。這使得即使是在低閾值晶體管被用做晶體管SQ5和SQ6g的情況下也能夠保持所述漏電流。因此，可以在小于1V的輸入電壓Vdd例如0.5V的低電壓情況下，迅速將輸出信號SN1d和SN2d放電到Vss。
圖8B和8C示出了圖8A所示子泵部分的兩種變形。在這兩種結構中，反向偏置電壓Vdd被提供給晶體管SQ5h和SQ6h或SQ5i和SQ6i(這些晶體管被用于施加Vss給節(jié)點N1d和N2d)，當晶體管SQ5h和SQ6h或SQ5i和SQ6i處于截止狀態(tài)時。
因此，減少晶體管SQ5h，SQ6h，SQ5i和SQ6i的閾值是可能的。這樣，例如，在輸入電壓Vdd小于1V的低電壓條件下，可獲得快速升高運行。
在圖8B所示的結構中，子泵部分2h的子晶體管SC1h和SC2h經驅動器(在該說明的示例中為逆變器)由信號Φ1和Φ2所驅動。
在節(jié)點N5d和N6d增加到2Vdd之前它們的電位被減少到Vss。這在晶體管SQ3h和SQ4h截止的時刻和電容器SC1h和SC2h被驅動的時刻之間提供了截止/導通裕度。再有，晶體管SQ1h和SQ3h被避免瞬時導通和晶體管SQ2h和SQ4h被避免瞬時導通。結果是從輸出節(jié)點Npp(未示出)到輸出電壓Vdd的漏電流基本被消除。圖8C所示的結構也提供了這些優(yōu)點。
類似的，在節(jié)點N3h和N4h的電位被減少到Vdd之前，節(jié)點N5d和N6d的電位被減少到Vss。因此，通過將PMOS晶體管SQ3h和SQ4h的電位阱分別耦合到節(jié)點N3h和N4h，避免所述阱電位變得低于源極電位或漏極電位。這提供了一個改進的鎖定電阻。
圖8D示出了根據本發(fā)明電荷泵電路中子泵部分的另一種變形。圖8E示出了圖8D所示子泵部分的工作波形。
前述子泵部分包括多個用于實現在予充電節(jié)點和Vss之間絕緣的PMOS晶體管。但是，由于在承受變化的阱電位和源極電位的場合使用PMOS晶體管難以導致鎖定，所以，最好這個結構不包括PMOS晶體管。
在圖8D所示的子泵部分2m中，利用在其間的某些時滯執(zhí)行予充電功能和放電到Vss的功能，借此，可以完全在NMOS晶體管的基礎上執(zhí)行兩種功能(即；予充電和放電到Vss的功能)。
下面，結合圖8E描述子泵部分2m的操作。在信號φ1變低之前的一個點處，節(jié)點N6m和N5m分別處于高電平和低電平，和晶體管SQ8m和SQ7m分別處于導通狀態(tài)和截止狀態(tài)。當信號φ1變低(即信號φ2變高)時，Vdd經過晶體管SQ8m施加給節(jié)點N5m。結果是晶體管SQ7m導通，和節(jié)點N6m的電位等于Vss。
當節(jié)點N6m的電位等于Vss時，晶體管SQ8m導通，從而使節(jié)點N5m的電位增加到不高于閾值Vt。然后，已經被延遲電路22m延遲的信號SD2m被增加，和節(jié)點N5m的電位被增加到(Vt+Vdd)。在信號SD1m被減少之后，Vss仍然被施加給節(jié)點N6m。
根據這個結構，可以在不使用PMOS晶體管的情況下在所述子泵部分中的Vss和(Vdd+Vt)之間產生一個電壓。結果是可以在不引起鎖定問題的情況下實現電源高度功能。
(例3)根據例2，即使是在與低輸入電壓Vdd相關的低壓狀態(tài)下，也可以有效操作電荷泵電路本身。但是，迅速操作用于產生信號φ1和φ2的控制電路和在Vdd＝約0.5V的低壓狀態(tài)下的驅動電路是困難的。由于電荷泵電路的輸出電流取決于泵電容器的電容值和泵的驅動頻率，所以，這使得從電荷泵電路中獲得大電流很困難。
圖9示出了根據本發(fā)明第三例的電荷泵電路。圖10示出了圖9所示電荷泵電路的工作波形。為了克服上述問題，根據這個例子的電荷泵電路除例2所述結構以外還包括泵驅動器3e和4e。
泵驅動器3e包括互補晶體管31e和43e，它們的柵極相互連接且漏極相互連接。泵驅動器4e包括互補晶體管41e和42e，它們的柵極互聯(lián)和漏極互聯(lián)。泵驅動器3e和4e分別接收信號SN1d和SN2d，借此以驅動主電容器C1d和C2d。
根據當前例，信號φ1和φ2僅需驅動子電容器SC1d和SC2d，和不需要驅動主電容器C1d和C2d。結果是當前例在下述方面提供了一個優(yōu)于例2的特點，即；用于產生信號φ1和φ2的驅動器具有更少的載荷(由于在信號φ1和φ2上減輕了負載)。
如例2所示，子泵部分2d的輸出信號SD1d和SN2d基本是在Vss到Vdd的范圍之內擺動。另一方面，泵驅動器3e和4e具有相同的延遲時間，而這個延遲時間對于任何半導體晶體管來講都是不可避免的。
結果是，通過向泵驅動器3e和4e輸入用于驅動電容器C1d和C2d的信號SN1d和SN2d，在時間T101和時間T102之間和在時間T103和時間T104之間分別自動得到定時裕度MG101和MG102(處于晶體管Q3d和Q4d截止的時刻和電容器C1d和C2d被驅動的時刻之間)(其中，時間T101和時間T103規(guī)定主泵部分1d的整流晶體管Q1d和Q2d和予充電晶體管Q3d和Q4d的柵極電位變得穩(wěn)定時的一個時間點；和時間T102和時間T104規(guī)定節(jié)點N1d和N2d的電位變化的時間點)。
因此，當前例提供了一種電荷泵電路，該電荷泵電路能夠在不需要復雜控制方案的情況下，執(zhí)行比例2引起更小損失的電位提高操作。
另外，由于信號SN1d和SN2d基本是在Vss到2Vdd的范圍之內擺動，所以，NMOS晶體管Q1d、Q2d、Q3d和Q4d可以具有如圖9所示的較低閾值。其原因在于即使是NMOS晶體管具有較低的閾值，其柵極電位也將比源極電位高Vdd，借此，導致反向偏壓狀態(tài)，從而有效地減少了漏電流。
雖然當前例的結構包括主泵部分1d、泵驅動器3e和4e以及子泵部分2d，但也可以使用其它結構。例如，通過只包括主泵部分1d、泵驅動器3e和4e而省略子泵部分2d也能夠達到類似的效果。
如上所述，根據本示例，用于驅動主泵部分1d的泵驅動器的操作速度可被提高，或這些泵驅動器的區(qū)域可被減少。這提高了整個電荷泵電路的運行速度。而且，電荷泵電路占用一較少的區(qū)域而能實現低電壓操作。
(例4)圖11為根據本發(fā)明的示例4的電荷泵電路的電路圖。圖12為圖11中所示的電荷泵電路的操作波形的波形圖。
在1到3的例子中，子泵部分提升主泵部分中整流晶體管和予充電晶體管的柵極電位。但是，為了將子泵部分的輸出提升到2Vdd附近，必須相對于整流晶體管或其它寄生電容的值有效增加子泵部分中子電容器的電容值。在由于大負載被耦合到電荷泵電路輸出端而需要大電流驅動主泵部分的情況下，子泵部分的尺寸不可避免的要增加。這可以避免在例如輸入電壓Vdd是1V或更少的低壓狀態(tài)下重復子泵部分的操作。
為了克服這個缺點，根據當前例，第一子泵部分2d驅動第二子泵部分2f。結果是只要第一子泵部分2d能夠驅動第二子泵部分2f，那么，第一子泵部分2d就可以具有不足以驅動主泵部分的驅動功率。
在這種情況下，從第一子泵部分2d輸出的信號SN1d和SN2d能夠產生位于Vss到2Vdd范圍的電壓，從而使第二子泵部分能夠被過驅動，如圖9所示。因此，可以將在第一子泵部分2d中的子電容器的電容值規(guī)定得大于在第二子泵部分2f中的電容器的電容值。
由此，當前例使用了一定數量的子泵部分，從而使即使在大負載被耦合到主泵部分上的情況下，信號SN1d和SN2d的電位也能夠被提升到基本等于2Vdd的一個值。結果是在輸入電壓是1V或更少的低電壓狀態(tài)下也能夠有效提供被提升的電源電平。
根據當前例使用的子泵部分的數量可以是2、3或更多。只要最后的一個子泵部分(即一個直接耦合到主泵部分上的子泵部分)能夠容易地驅動主泵部分和信號φ1和φ2能夠容易地驅動第一子泵部分，就可以使用任意數量的子泵部分。
在最后一個子泵部分中用于驅動主泵部分的信號相位相對于信號φ1和φ2的相位被移相與所使用子泵部分數量對應的量。盡管如此，主泵部分以等于信號φ1和φ2頻率的頻率被驅動。
(例5)圖13示出了根據本發(fā)明例5的電荷泵電路。圖14示出了圖13所示電荷泵電路的工作波形。
由于Vss到Vdd的幅值足以產生主泵部分中的適當柵極電壓，所以，例2的電荷泵電路被設計成去產生Vss到2Vdd的幅值。
但是，在輸入電壓Vdd可能被進一步減少從而導致需要高于2Vdd(或Vss到2dd)的電壓去控制主泵部分的整流晶體管和予充電晶體管。但是，當施加到所述晶體管的導通/截止電平之間的電位差增加時，晶體管的驅動功率增加。因此，從子泵部分輸出并用于控制主泵部分的電位幅值應當盡可能的大。
如圖13所示，節(jié)點N3j被經過晶體管SQ1j耦合到節(jié)點N2j和節(jié)點N4j經過晶體管SQ2j耦合到節(jié)點N1j，從而提供一個子泵予充電電源。節(jié)點N3j和節(jié)點N4j被以電壓Vpp或更高電壓予充電。結果是子泵部分輸出SN1j和SN2j的電位幅值可以被增加到Vss和(Vdd+Vpp)之間。
由此，根據當前例，與例2到4比較，整流晶體管Q1j和Q2j以及予充電晶體管Q3j和Q4j的柵極電位的幅值可以被進一步增加(Vpp-Vdd)。結果是從節(jié)點N1j和N2j到輸出節(jié)點Npp的電荷傳輸速度可以被進一步改善。
圖15示出了根據本發(fā)明例5的電荷泵電路的變形。圖16示出了圖15所示電荷泵電路的工作波形。
如圖15和16所示，在節(jié)點N1k和N2d之間和在節(jié)點N2k和N1d之間分別提供了反饋電容器BC1k和BC2k。在節(jié)點N1d或N2d的電位被增加到2Vdd之后，主泵部分1k的電容器C1k或C2k在具有某些延時的情況下被泵驅動器3e或4e驅動。反饋電容器BC1k和BC2k也同時被驅動。
結果是由于在反饋電容器BC1k和BC2k之間的電容耦合，節(jié)點N1d和N2d的電位進一步從2Vdd增加。因此，主泵部分1k整流晶體管Q1k和Q2k以及予充電晶體管Q3k和Q4k的柵極電位可以被增加到2Vdd以上。
(例6)由于半導體電路功耗的減少和引入了更先進的處理技術，所以，還希望減小半導體電路的電源電壓。
但是，半導體電路可能部分地包括使用使信號不能利用被減少的電源電壓在預定的時間量內被傳輸到一個適當位置的復雜邏輯操作部分。在這樣的部分中，電源電壓必須被部分地增加以保證在預定的時間量內所需的信號能夠被傳輸。對半導體電路而言，這將導致需要兩電平電源系統(tǒng)。
本發(fā)明注意到了與半導體電路每個部分相關的功耗以及兩電平電源系統(tǒng)需要的在電壓轉換期間的轉換損失問題。根據本發(fā)明，在電壓轉換之前可以得到的電壓被提供給具有大功耗的部分和由電壓轉換得到的電壓被提供給具有較小功耗的部分。
參看圖17A，所示出的半導體電路包括第一電路X1、第二電路X2和電壓轉換電路X3，其中，第一電路X1的功耗大于第二電路X2。電壓轉換電路X3將電源電壓Vdd轉換成電壓Vpp，其中，電壓Vpp或高于電源電壓Vdd或低于地電壓Vss。在電壓轉換電路X3中低電壓轉換伴隨有某些轉換損失。電壓Vpp(易受某些轉換損失影響)被提供給具有比第一電路X1小的功耗的第二電路X2，同時，轉換之前的電源電壓Vdd被提供給具有比第二電路X2大的功耗的第一電路X1。
由于接收電壓Vpp(該電壓易受某些轉換損失的影響)的第二電路X2具有比第一電路X1小的功耗，所以在第二電路X2中功率損失將不被放大。結果是在整個半導體電路中由于這種轉換損失引起的功率損失被減小。由此，可以減少整個半導體電路的功耗。
可以與第一電路X1和第二電路X2一樣在同一個芯片上形成電壓轉換電路X3。另外，可以從外部向其上形成有第一電路X1和第二電路X2的芯片提供電壓轉換電路X3。
電壓轉換電路X3可以是任何一種能夠將電源電壓Vdd轉換成電壓Vpp的電壓轉換電路。例如，電壓轉換電路X3可以是傳統(tǒng)的電荷泵電路或DC/DC轉換器。
再有，可以使用例1到例5所示的電荷泵電路中的任何一個作為電壓轉換電路X3。在這種情況下，提供了在電源電壓Vdd向電壓Vpp轉換過程中減少轉換損失和在輸入電壓Vdd是1V或更小的低壓狀態(tài)下電壓轉換電路X3可以工作的優(yōu)點。
對于第一電路X1的假定相對較大功耗超過第二電路X2有各種情況。例如，第一電路X1中的轉換頻率可能高于第二電路X2中的轉換頻率。另外，第一電路X1可能需要驅動比被第二電路X2驅動的負載更大的負載。
下面將示出的情況是第一電路X1驅動大于由第二電路X2驅動負載的負載。相同的討論將應用到在第一電路X1中發(fā)生的轉換頻率高于在第二電路X2中發(fā)生的轉換頻率的情況。
圖17B示出了根據本發(fā)明例6插入到電荷泵電路中用于產生提升電源電壓的邏輯電路。
所述邏輯電路包括邏輯電路部分S1、驅動器部分S2、電荷泵電路S3和負載CL。邏輯電路S1包括PMOS晶體管Q1和Q2。驅動器部分S2包括一個PMOS晶體管Q3和一個NMOS晶體管Q4。
由于驅動器部分S2驅動大于被邏輯電路S1驅動的負載，所以，驅動器部分S2具有比邏輯電路部分S1大的功耗。因此，根據本發(fā)明，電壓轉換之前的電源電壓Vdd被提供給驅動器部分S2。
在電壓轉換之后獲得的提升電壓Vpp被提供給需要能夠被重復操作的邏輯電路部分S1。由于邏輯電路部分S1的負載小于驅動器部分S2的負載，所以，不管在提升電壓Vpp向邏輯電路部分S1提供過程中可能出現的轉換損失，在邏輯電路部分S1中這種轉換損失將不會擴展。結果是在整個邏輯電路中由轉換損失引起的功耗被減少。
由此，通過向驅動器部分S2提供電源電壓Vdd和向邏輯電路部分S1提供提升電壓Vpp可以減少整個邏輯電路的功耗。
再有，整個邏輯電路的操作速度增加。特別是，邏輯電路部分S1利用所提供的提升電壓Vpp迅速工作，而由于使用了低閾值PMOS晶體管Q3使驅動器部分S2能夠迅速操作(在例2中描述了如何使用低閾值晶體管有效地增加半導體電路的操作速度)。
但是，具有非常低閾值的晶體管傾向具有較大的漏電流，導致增加工作電流。這可能破壞使用轉換之前的電壓以獲得較小功耗的目的；事實上，這種漏電流可能導致電路功耗的增加。
根據本發(fā)明例6的邏輯電路，即使是在低閾值晶體管的情況下，也能夠使漏電流被如下所述地減至最小。
邏輯電路S1向驅動器部分S2輸出被提升的電壓Vpp或地電壓Vss。被提升的電壓Vpp或地電壓Vss被施加給PMOS晶體管Q3和NMOS晶體管Q4的各自柵極。
當被提升的電壓Vpp輸出給驅動器部分S2時，在驅動器部分S2中提供的PMOS晶體管Q3截止，同時，NMOS晶體管Q4導通。結果是從驅動器部分S2輸出地電位Vss。
當地電位被輸出給驅動器部分S2時，在驅動器部分S2中提供的PMOS晶體管Q3導通，而NMOS晶體管Q4截止。結果是從驅動器部分S2輸出電源電壓Vdd。
電源電壓Vdd被提供給PMOS晶體管Q3的源極。當被提升的電壓Vpp被提供給PMOS晶體管Q3的柵極時，PMOS晶體管Q3截止。因此，在PMOS晶體管Q3的截止狀態(tài)期間，PMOS晶體管Q3處于反向偏置狀態(tài)。
由于在截止狀態(tài)下PMOS晶體管Q3處于反向偏置狀態(tài)，所以，可以將PMOS晶體管Q3的閾值規(guī)定為比將電源電壓Vdd施加給PMOS晶體管Q3柵極時更小的值，從而使當電源電壓Vdd被施加給PMOS晶體管Q3時PMOS晶體管Q3截止。
因此，根據本發(fā)明，由于在截止狀態(tài)下低閾值晶體管Q3處于反向偏置狀態(tài)，所以可以使漏電流被減至最小。
例如，假設0.5V的電源電壓Vdd被提供給PMOS晶體管Q3的源極和0.75V的被提升電壓Vpp被提供給PMOS晶體管Q3的柵極從而使PMOS晶體管Q3處于截止狀態(tài)，在截止狀態(tài)期間，PMOS晶體管Q3的柵-源電壓Vgs是0.25V。
通常的考慮是如果(Vgs-Vt)等于或大于0.1V，PMOS晶體管的漏電流不會增加到不能接收的地步(研究報告SEMICON/Kansi 96 ULSITechnology Seminar，1-48到1-49；和ISSCC96/SESSION 10/低功率和通信信號處理/PAPER FA 10.3)。
工作電流被規(guī)定為充電/放電電流與漏電流的和。因此，如果(Bgs-Vt)等于或大于0.1V，漏電流不會在工作電流中占較大部分，所以，漏電流不會極大地增加工作電流。
所以，PMOS晶體管Q3的閾值Vt可以被規(guī)定為例如是+0.15V的很低的值。
這里，NMOS晶體管的閾值被認為和它的正值減少一樣地減少。另一方面，在NMOS晶體管相反的方向上，NMOS晶體管的閾值被認為和它的正值增加一樣地減少。因此，下面的描述將使用上述定義。
為了比較，在0.5V的電源電壓Vdd被提供給PMOS晶體管的源極和柵極以使PMOS晶體管Q3處于截止狀態(tài)的傳統(tǒng)結構中，處于截止狀態(tài)的PMOS晶體管Q3具有0V的柵-源電壓Vgs。在柵-源電壓Vgs＝0V的情況下，PMOS晶體管的閾值Vt必須被規(guī)定為-0.1V，以便保持(Vgs-Vt)等于或大于0.1V。
因此，在傳統(tǒng)的結構中，PMOS晶體管Q3的閾值Vt只能被減少到-0.1V。另一方面，在根據當前例的結構中，可以將所述閾值減少到+0.15V，這是閾值Vt的最低值。
但是，本發(fā)明并不需要將閾值Vt減少到+0.15V。根據本發(fā)明的閾值Vt可以被規(guī)定為在范圍-0.1V到+0.15V內的任意值。這個范圍內的任意一個閾值Vt都小于傳統(tǒng)的閾值。
如能夠看到的，根據當前例的結構允許使用比在傳統(tǒng)例中使用的閾值小的0.25V的閾值而不會增加漏電流。因此，由于PMOS晶體管Q3具有很低的閾值，所以，當地電位Vss被提供給晶體管Q3的柵極時，PMOS晶體管Q 3可以從截止狀態(tài)迅速地轉換到導通狀態(tài)。
另一方面，由于截止狀態(tài)下的NMOS晶體管Q4的柵極電壓和源極電壓是Vss，所以，截止狀態(tài)下的NMOS晶體管Q4的柵-源電壓是0V。通常認為如果(Vgs-Vt)等于或小于-0.1V，NMOS晶體管的漏電流就不會極大地增加工作電流。
雖然因此可以將閾值Vt減小到0.1V或更小(反之，Vgs-Vt＞-0.1V，這是不希望出現的情況)，但是，柵-源電壓Vgs＝0.75V，所以，在沒有特別降低閾值電壓的情況下應用了大于電源電壓Vdd(即0.5)的(Vgs-Vt)值(即0.5)。因此由于處于導通狀態(tài)下的高柵-源電壓Vgs，NMOS晶體管Q4可以從截止狀態(tài)迅速轉換到導通狀態(tài)。
因此，在驅動器部分S2中的PMOS晶體管Q3和NMOS晶體管Q4可以在截止和導通狀態(tài)之間迅速轉換，借此，允許驅動器部分S2的迅速操作。
另一方面，在邏輯道路部分S1中的PMOS晶體管Q1和Q2的低閾值將使得PMOS晶體管Q1和Q2處于不完全截止狀態(tài)，從而增加了漏電流。這破壞了從電荷泵電路S3提供被提升電壓的目的，即實現迅速操作和小功耗的目的。因此，為了保證小的功耗，最好用比驅動器部分S2中PMOS晶體管Q3的閾值高的值規(guī)定在邏輯電路部分S1中PMOS晶體管Q1和Q2的閾值。
但是，由于少量的低閾值晶體管可能只導致不超過可允許范圍的可忽略的漏電流，所以，與PMOS晶體管S3類似的低閾值晶體管可被適當地用于邏輯電路S2中的某些PMOS晶體管(應當避免使用大量的低閾值晶體管)。
如上所述，低閾值晶體管被用于驅動器部分S2中的PMOS晶體管Q3，以便驅動大負載，而具有標準閾值的晶體管被用于除PMOS晶體管以外的其它晶體管。通過施加從電荷泵電路S3輸出的被提升電壓Vpp，可以使邏輯電路S2中的柵極延遲最小。
雖然上述的例子示出了電源電壓Vdd被轉換成高于電源電壓Vdd的電壓Vpp從而可以使電壓Vpp被用做邏輯電路部分S1的電源電壓，但是，通過將電源電壓Vdd轉換成低于地電壓Vss的電壓Vss’和使用電壓V’作為用于邏輯電路S1的低電壓也可以獲得類似的效果。在這種情況下，驅動器電路S2中NMOS晶體管Q4的閾值可以被規(guī)定為一個較低值。
還可以將電源電壓Vdd轉換成高于電源電壓Vdd的電壓Vpp和將電源電壓Vdd轉換成低于地電壓Vss的電壓Vss’并組合使用電壓Vpp和電壓Vss’。在這種情況下，驅動器電路S2中的PMOS晶體管Q3和NMOS晶體管Q4的閾值都可以被規(guī)定為較低的值。
如上所述，根據本發(fā)明，可以提供具有小電壓轉換損失的電荷泵電路。
再有，根據本發(fā)明，提供了一種能夠在1V或更低的輸入電壓的低壓狀態(tài)下迅速提供被提升或被降低電源電平的高效電荷泵電路。
很明顯，對于本技術領域內的普通技術人員來講可以在不脫離本發(fā)明的范圍和精神的基礎上作出很多其它的修改。因此，希望利用所附權利要求限制上述描述，但所述權利要求應做廣泛解釋。
權利要求
1.包括第一泵部分的電荷泵電路，所述第一泵部分包括具有第一控制端的第一轉換元件；具有第二控制端的第二轉換元件；和分別耦合到第一轉換元件和第二轉換元件上的節(jié)點，其中，所述電荷泵電路分別響應第一驅動電壓信號和第二驅動電壓信號通過第一轉換元件和第二轉換元件的互補作用將輸入電壓轉換成輸出電壓，并經過輸出端輸出輸出電壓，和所述節(jié)點與第一控制端和第二控制端電絕緣。
2.根據權利要求1所述的電荷泵電路，其特征是第一轉換元件包括第一整流晶體管和第二整流晶體管；第一控制端包括第一整流控制端和第二整流控制端；第二轉換元件包括第一予充電晶體管和第二予充電晶體管；第二控制端包括第一予充電控制端和第二予充電控制端；所述節(jié)點包括第一節(jié)點和第二節(jié)點；所述第一節(jié)點耦合到第一電容器且第二節(jié)點耦合到第二電容器；當電荷泵電路處于第一狀態(tài)時，第一整流晶體管將存儲在第一電容器中的電荷提供給輸出端且第二予充電晶體管將輸入電壓提供給第二電容器；當電荷泵電路處于第二狀態(tài)時，第二整流晶體管將存儲在第二電容器中的電荷提供給輸出端且第一予充電晶體管將輸入電壓提供給第一電容器；和所述第一節(jié)點與第二予充電控制端電絕緣，且第二節(jié)點與第一予充電控制端電絕緣。
3.根據權利要求2所述的電荷泵電路，其中所述電荷泵電路還包括用于驅動所述第一控制端和第二控制端的第二泵部分；所述第二泵部分包括第一子晶體管、第二子晶體管、第一子電容器和第二子電容器；所述第一子晶體管和第二子晶體管分別具有第一子控制端和第二子控制端；第一組控制端包括第一整流控制端、第二予充電控制端，且第二子控制端經過第一子電容器接收第一驅動電壓信號；和第二組控制端包括第二整流控制端、第一予充電控制端，且第一子控制端經過第二子電容器接收第二驅動電壓信號。
4.根據權利要求3的電荷泵電路，其中第一組控制端和第二組控制端中的每一組接收其幅值大于輸入電壓幅值的一個電壓。
5.根據權利要求3所述的電荷泵電路，其中所述第二泵部分還包括用于產生保證第一轉換元件和第二轉換元件基本處于截止狀態(tài)的第一電壓的裝置；所述第一組控制端接收處于第一狀態(tài)的第二電壓并接收處于第二狀態(tài)的第一電壓，所述第二電壓高于所述的輸入電壓；和所述第二組控制端接收處于第一狀態(tài)的第一電壓和接收處于第二狀態(tài)的第二電壓。
6.根據權利要求3所述的電荷泵電路，其中所述第二泵部分還包括用于產生保證第一轉換元件和第二轉換元件基本處于截止狀態(tài)的第一電壓的裝置；所述第一組控制端接收處于第一狀態(tài)的第二電壓并接收處于第二狀態(tài)的第一電壓，所述第二電壓低于地電位；和所述第二組控制端接收處于第一狀態(tài)的第一電壓并接收處于第二狀態(tài)的第一電壓。
7.根據權利要求3所述的電荷泵電路，其中第一組控制端接收處于第一狀態(tài)的第一電壓并接收處于第二狀態(tài)的第二電壓，所述第一電壓高于輸入電壓，和所述第二電壓基本上等于輸入電壓；和第二組控制端接收處于第一狀態(tài)的第二電壓并接收處于第二狀態(tài)的第一電壓。
8.根據權利要求3的電荷泵電路，其中第一組控制端接收處于第一狀態(tài)的第一電壓并接收處于第二狀態(tài)的第二電壓，所述第一電壓低于地電位，且所述第二電壓基本上等于輸入電壓；和第二組控制端接收處于第一狀態(tài)的第二電壓并接收處于第二狀態(tài)的第一電壓。
9.根據權利要求1所述的電荷泵電路，其中第一轉換元件包括一個整流晶體管；第一控制端包括一個整流控制端；第二轉換元件包括一個予充電晶體管；第二控制端包括一個予充電控制端；所述節(jié)點被耦合到一個電容器；當電荷泵電路處于第一狀態(tài)時，整流晶體管向輸出端提供存儲在所述電容器中的電荷；當電荷泵電路處于第二狀態(tài)時，予充電晶體管將輸入電壓提供給所述電容器；和所述節(jié)點與予充電控制端電絕緣。
10.一種邏輯電路，包括電壓轉換電路，用于將第一電壓轉換成第二電壓；利用第一電壓作為電源電壓工作的第一電路部分；和利用第二電壓作為電源電壓工作的第二電路部分，其中，第一電路部分的功耗大于第二電路部分的功耗。
11.根據權利要求10所述的邏輯電路，其中第一電路部分的轉換頻率高于第二電路部分的轉換頻率。
12.根據權利要求10所述的邏輯電路，其中第一電路部分驅動的負載大于第二電路部分驅動的負載。
13.根據權利要求10所述的邏輯電路，其中通過電壓轉換電路將第一電壓提升到第二電壓。
14.根據權利要求10所述的邏輯電路，其中通過電壓轉換電路將第一電壓降低到第二電壓。
15.根據權利要求10所述的邏輯電路，其中所述的電壓轉換電路是一個電荷泵電路，包括第一泵部分，所述第一泵部分包括具有第一控制端的第一轉換元件、具有第二控制端的第二轉換元件和分別耦合到第一轉換元件和第二轉換元件上的一個節(jié)點；所述的電荷泵電路分別響應第一驅動電壓信號和第二驅動電壓信號通過第一轉換元件的第二轉換元件的互補作用將輸入電壓轉換成輸出電壓，并經過輸出端輸出該輸出電壓；和所述節(jié)點與第一控制端和第二控制端電絕緣。
16.根據權利要求10所述的電荷泵電路，其中第二電路部分包括一個邏輯電路部分，所述第一電路部分包括用于驅動負載的驅動部分，所述驅動部分耦合到所述邏輯電路部分的輸出端。
17.根據權利要求16所述的電荷泵電路，其中所述驅動部分包括具有一個源節(jié)點的第一晶體管，所述第一電壓被提供給第一晶體管的源節(jié)點；所述邏輯電路部分包括具有一個源節(jié)點的第二晶體管，所述第二電壓被提供給所述第二晶體管的源節(jié)點，所述第一晶體管具有低于第二晶體管閾值的閾值。
全文摘要
電荷泵電路包括第一泵部分。該第一泵部分包括具有第一控制端的第一轉換元件、具有第二控制端的第二轉換元件和分別耦合到第一轉換元件和第二轉換元件上的一個節(jié)點。所述電荷泵電路響應第一驅動電壓信號和第二驅動電壓信號通過第一轉換元件和第二轉換元件的互補作用將輸入電壓轉換成輸出電壓,并經過輸出端輸出輸出電壓。所述節(jié)點與第一控制端和第二控制端電絕緣。
文檔編號H03K19/00GK1200547SQ98107739
公開日1998年12月2日 申請日期1998年2月4日 優(yōu)先權日1997年2月3日
發(fā)明者巖田徹 申請人:松下電器產業(yè)株式會社