專利名稱：電荷泵電路的制作方法
技術領域：
本發(fā)明涉及一種電荷泵電路，特別是涉及一種用于產生閃存的編程/擦除電壓的電荷泵電路。
背景技術：
一般而言，閃存具有兩個柵極，一浮置柵極與一控制柵極，其中浮置柵極用以存儲電荷，控制柵極則用以控制數據的輸入與輸出。浮置柵極的位置在控制柵極之下，由于與外部電路并沒有連接，是處于浮置狀態(tài)。控制柵極則通常與字線(Word Line,WL)連接。這種結構的閃存由于具有高的編程效率，字線的結構還具有可以避免“過擦除”等優(yōu)點，應用廣泛。由于在集成電路芯片上制作高密度的半導體元件時，必須盡力考慮如何縮小每一存儲單元的大小與電力，當前往往采用在兩個存儲單元的懸浮柵之間設置一字線控制柵， 使得兩個存儲單元可以共用一字線的閃存結構，如圖1所示，該閃存包含兩個存儲單元存儲單元a與存儲單元b，其包括半導體襯底10、懸浮柵reo/rei、控制柵CG0/CG1、位線BLO/ BLl以及共用的字線WL。以下將以對存儲單元a的編程/擦除操作為例，當對存儲單元a進行進行編程操作時，各電壓的典型值為 Vratl = 8V，Vcgi = 3V，Vwl = 1. 6V，Vblo = 5V，Ibli = Idp，其中 Vaw 與 Vcgi分別為存儲單元a與存儲單元b的控制柵電壓，Vwl為字線電壓，Vblo與Ibu分別為存儲單元a與存儲單元b的位線電壓與位線電流；而對存儲單元a進行擦除時各電壓的典型值為 Vwl = 8V, Vcgo = Vcgi = -7V。對于上述編程/擦除所需的8V、5V及-7V電壓(在此分別定義為第一編程高壓 VP1、第二編程高壓VP2及負高壓VN)，一般均使用電荷泵電路來獲得。圖2為現有技術中產生以上第一編程高壓、第二編程高壓及負高壓的電荷泵電路的電路結構圖。如圖2所示，該電荷泵電路包括三組電荷泵，其中第一組正壓電荷泵用于產生第一編程高壓VP1，第二組正壓電荷泵用于產生第二編程高壓VP2，第三組負壓電荷泵用于產生負高壓VN，每組正壓電荷泵均包含m級串聯的電荷泵(如第一級電荷泵、第二級電荷泵...)，每級電荷泵均連接一 PMOS晶體管(如PMOS晶體管P1，P2...)源極，每個PMOS晶體管漏極均通過一電容(如電容C1，C2...)連接至一時鐘信號(如CK1，CK3)，圖2中僅示出第二組正壓電荷泵的結構，第三組負壓電荷泵也包含m級串聯的電荷泵(如第一級電荷泵、第二級電荷泵...)，每級電荷泵均連接一 NMOS晶體管(如NMOS晶體管Ni，N2...)漏極，每個NMOS晶體管源極均通過一電容(如電容Cl，C2...)連接至一時鐘信號(如CKl， CK3)。然而，由于上述的電荷泵電路中每個電荷泵都接有一電容，則存在如下問題由于各組電荷泵之間電容不能共享，浪費閃存面積，不利于芯片設計。綜上所述，可知先前技術中電荷泵電路由于電容不能共享導致浪費閃存面積的問題，因此，實有必要提出改進的技術手段，來解決此一問題。

發(fā)明內容
為克服上述電荷泵電路由于電容不能共享導致浪費面積的問題，本發(fā)明的主要目的在于提供一種電荷泵電路，其通過將電容共享給第二組正壓電荷泵與負壓電荷泵，達到了節(jié)省面積的目的，同時，還通過第一組正壓電荷泵給切換開關(PM0S晶體管)偏置，防止發(fā)生PN結正偏。為達上述及其它目的，本發(fā)明一種電荷泵電路，至少包括第一組正壓電荷泵，用于產生第一編程高壓，其至少包括串聯的m級電荷泵；第二組正壓電荷泵，用于產生第二編程高壓，其至少包括串聯的k級電荷泵；以及負壓電荷泵組，用于產生負高壓，其至少包括串聯的k級電荷泵，其中，該第二組正壓電荷泵的每級電荷泵均連接一PMOS晶體管源極，每一PMOS晶體管柵極均連接至PMOS管使能信號，該負壓電荷泵組的每級電荷泵均連接一 NMOS晶體管漏極，每一 NMOS晶體管柵極均連接至一 NMOS管使能信號，每一 PMOS晶體管漏極與對應的 NMOS晶體管源極相互連接，并通過一共用電容接至時鐘信號。進一步地，該第一組正壓電荷泵自第二級電荷泵輸出的每級電壓分別為該第二組正壓電荷泵的每個PMOS管的N阱提供偏置。該負壓電荷泵組的每個NMOS晶體管的深N阱接至同一級PMOS晶體管的N阱，每個NMOS晶體管的源極與P阱連接，襯底接地。與現有技術相比，本發(fā)明一種電荷泵電路通過對第二組正壓電荷泵與負壓電荷泵組的每級電荷泵共用電容，達到了節(jié)省面積的目的，同時，通過將第一組正壓電荷泵的每級輸出電壓提供給第二組正壓電荷泵的每個PMOS管進行偏置，可以達到有效防止PN結正偏的目的。


圖1為現有技術一種閃存的結構示意圖；圖2為現有技術中產生第一編程高壓、第二編程高壓及負高壓的電荷泵電路的電路結構圖；圖3為本發(fā)明電荷泵電路較佳實施例的電路結構圖。
具體實施例方式以下通過特定的具體實例并結合

本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發(fā)明的其它優(yōu)點與功效。本發(fā)明亦可通過其它不同的具體實例加以施行或應用，本說明書中的各項細節(jié)亦可基于不同觀點與應用，在不背離本發(fā)明的精神下進行各種修飾與變更。圖3為本發(fā)明一種電荷泵電路較佳實施例的電路結構圖。于本發(fā)明較佳實施例中，該電荷泵電路至少包括第一組正壓電荷泵301、第二組正壓電荷泵302以及負壓電荷泵組303。其中第一組正壓電荷泵301用于產生第一編程高壓VP1，其包含串聯相接的m級電荷泵，即第一級電荷泵輸出端接第二級電荷泵輸入端，第二級電荷泵輸出端輸出第一編程
4電壓VPl的第一級電壓VBl至第三級電荷泵輸入端，第三級電荷泵輸出端輸出第一編程電壓VPl的第二級電壓VB2至第四級電荷泵，依此類推，最終輸出第一編程高壓VPl ；第二組正壓電荷泵302用于產生第二編程高壓VP2，其包含k級電荷泵，負壓電荷泵組303用于產生負高壓VN，其也包含k級電荷泵，第二組正壓電荷泵302的每級電荷泵均連接一 PMOS晶體管源極，即第一級電荷泵連接PMOS晶體管Pl源極，第二級電荷泵連接PMOS晶體管P2源極，依此類推，每個PMOS晶體管柵極接PMOS管使能信號ENPB，負壓電荷泵組303的每級電荷泵均連接一 NMOS晶體管漏極，即第一級電荷泵連接NMOS晶體管m漏極，第二級電荷泵連接NMOS晶體管N2漏極，依此類推，每個NMOS晶體管柵極接一 NMOS管使能信號ENN，源極與對應的PMOS管漏極相連，同時，NMOS管源極(PM0S管漏極)通過一共用電容連接至時鐘信號，即第二組正壓電荷泵302的第一級電荷泵的PMOS管Pl漏極(或負壓電荷泵組303 的第一級電荷泵的NMOS管m源極)通過共用電容Cl連接至時鐘信號CK1，這樣就使得第二組正壓電荷泵302與負壓電荷泵組303可以共用電容，達到節(jié)省面積的目的。較佳的，該負壓電荷泵組303的每個NMOS晶體管的深N阱(de印nwell)接至同一級PMOS管的N阱，每個NMOS晶體管的源極與P阱連接，襯底接地。較佳的，為防止發(fā)生PN結正偏，第一組正壓電荷泵301的每級電壓還可為第二組正壓電荷泵302的每個PMOS管的N阱提供偏置，即第一組正壓電荷泵301的第二級電荷泵輸出的第一級電壓VBl給PMOS管Pl的N阱提供偏置，第一組正壓電荷泵301的第三級電荷泵輸出的第二級電壓VB2給PMOS管P2的N阱提供偏置，...依此類推，這樣做的目的是防止電流倒灌，發(fā)生PN結正偏?？梢?，本發(fā)明一種電荷泵電路通過對第二組正壓電荷泵與負壓電荷泵組的每級電荷泵共用電容，達到了節(jié)省面積的目的，同時，通過將第一組正壓電荷泵的每級輸出電壓提供給第二組正壓電荷泵的每個PMOS管進行偏置，可以達到有效防止PN結正偏的目的。上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與改變。因此， 本發(fā)明的權利保護范圍，應如權利要求書所列。
權利要求
1.一種電荷泵電路，至少包括第一組正壓電荷泵，用于產生第一編程高壓，其至少包括串聯的m級電荷泵； 第二組正壓電荷泵，用于產生第二編程高壓，其至少包括串聯的k級電荷泵；以及負壓電荷泵組，用于產生負高壓，其至少包括串聯的k級電荷泵， 其中，該第二組正壓電荷泵的每級電荷泵均連接一 PMOS晶體管源極，每一 PMOS晶體管柵極均連接至PMOS管使能信號，該負壓電荷泵組的每級電荷泵均連接一 NMOS晶體管漏極， 每一 NMOS晶體管柵極均連接至一 NMOS管使能信號，每一 PMOS晶體管漏極與對應的NMOS 晶體管源極相互連接，并通過一共用電容接至時鐘信號。
2.如權利要求1所述的電荷泵電路，其特征在于該第一組正壓電荷泵自第二級電荷泵輸出的每級電壓分別為該第二組正壓電荷泵的每個PMOS管的N阱提供偏置。
3.如權利要求2所述的電荷泵電路，其特征在于該負壓電荷泵組的每個NMOS晶體管的深N阱接至同一級PMOS晶體管的N講，每個NMOS晶體管的源極與P阱連接，襯底接地。
全文摘要
本發(fā)明公開一種電荷泵電路，至少包括第一組正壓電荷泵，用于產生第一編程高壓，包括串聯的m級電荷泵；第二組正壓電荷泵與負壓電荷泵組，分別用于產生第二編程高壓與負高壓，均包括串聯的k級電荷泵，該第二組正壓電荷泵的每級電荷泵均連接一PMOS晶體管源極，每一PMOS晶體管柵極均連接至PMOS管使能信號，該負壓電荷泵組的每級電荷泵均連接一NMOS晶體管漏極，每一NMOS晶體管柵極均連接至一NMOS管使能信號，每一PMOS晶體管漏極與對應的NMOS晶體管源極相互連接，并通過一共用電容接至時鐘信號，本發(fā)明通過使第二組正壓電荷泵與負壓電荷泵組共享電容，達到了節(jié)省面積的目的，同時還可防止PN結正偏。
文檔編號H02M3/07GK102355127SQ201110301129
公開日2012年2月15日 申請日期2011年9月28日 優(yōu)先權日2011年9月28日
發(fā)明者楊光軍 申請人:上海宏力半導體制造有限公司