專利名稱：帶有接口控制器和緩存存貯器的頻率合成器的制作方法
一般地說(shuō)，本發(fā)明是關(guān)于具有至少一個(gè)可程控(*)鎖相環(huán)(PLL)的頻率合成器，更具體地說(shuō)，這個(gè)頻率合成器包括一個(gè)緩存存貯器和一個(gè)接口控制器，用于響應(yīng)來(lái)自中央控制器的操作碼以指揮在至少一個(gè)PLL電路、緩存存貯器及中央控制器之間的數(shù)據(jù)傳送，從而規(guī)定一個(gè)PLL電路的特征。
目前象由Plessey半導(dǎo)體公司生產(chǎn)的頻率合成器(例如型號(hào)NJ88C31)包括一個(gè)鎖相環(huán)電路和至少一個(gè)寄存器，該寄存器可由程序動(dòng)態(tài)地送入數(shù)據(jù)字，從而唯一地表征在合成信道(channel)頻率信號(hào)的產(chǎn)生中的鎖相環(huán)電路。這至少一個(gè)寄存器可以包括一個(gè)由外部時(shí)鐘信號(hào)控制的移位寄存器，用以串行接收來(lái)自單一數(shù)據(jù)線的數(shù)據(jù)字，還有至少一個(gè)鎖存寄存器，它響應(yīng)一個(gè)外部的數(shù)據(jù)傳送信號(hào)，把來(lái)自移位寄存器的數(shù)據(jù)字并行傳送給鎖相環(huán)電路，以賦于鎖相環(huán)電路的操作特征。
傳統(tǒng)作法是，前面提到的那一類頻率合成器常常是由一個(gè)中央控制器控制，例如，它可能是一個(gè)微處理器，一般利用一個(gè)串行外部設(shè)備接口。在這類系統(tǒng)中，微處理機(jī)的串行外部設(shè)備接口專供頻率合成器使用，用于串行傳送數(shù)據(jù)字，以唯一地確定頻率合成器的特征值，使之產(chǎn)生合成的信道頻率信號(hào)。因此，中央控制器擔(dān)負(fù)著完成每一次數(shù)據(jù)流傳送的繁重任務(wù)，這項(xiàng)任務(wù)會(huì)相當(dāng)?shù)刭M(fèi)時(shí)間，特別是象在無(wú)線電接收機(jī)的操作中的信道搜索之類情況。
在一些情況中，頻率合成器可能包括多個(gè)鎖相環(huán)電路，每一個(gè)有其自己的可編程特征化電路，每一個(gè)都要求與中央控制器的串行接口。盡管某些中央控制器確實(shí)允許一個(gè)外部設(shè)備接口分時(shí)用于多個(gè)外部設(shè)備，但對(duì)于大多數(shù)中央控制器而言，它們不具備多個(gè)串行外部設(shè)備接口，而且(或者)不能把這些接口專門用于這種單一的規(guī)定一個(gè)頻率合成器鎖相環(huán)電路特征的任務(wù)。作為有多個(gè)鎖相環(huán)電路的頻率合成器的實(shí)例，可以參考一個(gè)相關(guān)的專利申請(qǐng)，其序列號(hào)為345,809，于1989年5月1日由Herold等人申請(qǐng)，題目是“對(duì)選定的(鎖相)環(huán)帶寬可動(dòng)態(tài)編程調(diào)節(jié)其頻率區(qū)間的頻率合成器”；該專利申請(qǐng)被轉(zhuǎn)讓給了本專利申請(qǐng)的同一受讓人。
本發(fā)明為一個(gè)頻率合成器提供了一個(gè)接口控制器，該頻率合成器具有至少一個(gè)可編程規(guī)定特征以產(chǎn)生一個(gè)信道頻率信號(hào)的鎖相環(huán)，使用接口控制器的目的是減輕對(duì)可編程規(guī)定的這類鎖相環(huán)特征的上述限制。
根據(jù)本發(fā)明，一個(gè)頻率合成器包含一個(gè)接口控制器和一個(gè)緩存貯貯器；該頻率合成器包括至少一個(gè)鎖相環(huán)(PLL)電路，由中央控制器規(guī)定其工作特征以產(chǎn)生一個(gè)合成的信道頻率。該鎖相環(huán)電路包括至少一個(gè)存貯寄存器，它由數(shù)據(jù)字進(jìn)行動(dòng)態(tài)程序控制，這些數(shù)據(jù)字規(guī)定了鎖相環(huán)電路在產(chǎn)生合成信道頻率信號(hào)時(shí)的工作(operation)特征。該接口控制器連接在中央控制器和至少一個(gè)存貯寄存器之間，在運(yùn)行中接受來(lái)自中央控制器的操作碼字和數(shù)據(jù)字。緩存存貯器連接于接口控制器，用于存貯一組規(guī)定鎖相環(huán)電路操作特征的數(shù)據(jù)字。接口控制器響應(yīng)從中央控制器接收來(lái)的操作碼，以指揮在中央控制器、至少一個(gè)存貯寄存器及緩存存貯器之間傳送數(shù)據(jù)字。
在一個(gè)實(shí)施例中，該接口控制器包括第一裝置，它有選擇地操作以將中央控制器和至少一個(gè)存貯寄存器連接，并控制在這二者之間傳送數(shù)據(jù)字；第二裝置，它有選擇地操作以將中央控制器與緩存存貯器連接，并控制在這二者之間傳送數(shù)據(jù)字；第三裝置，它有選擇地操作以將緩存存貯器與至少一個(gè)存貯寄存器連接，并控制在這二者之間傳送數(shù)據(jù)；以及對(duì)來(lái)自中央控制器的操作碼進(jìn)行譯碼的裝置，它還根據(jù)所譯出的操作碼來(lái)選擇上述第一、第二和第三裝置之一去完成其規(guī)定的操作。
在另一個(gè)實(shí)施例中，接口控制器的工作是接收來(lái)自中央控制器的操作代碼字、相應(yīng)的數(shù)據(jù)字及特征(Characterization)數(shù)據(jù)字。緩存存貯器在相應(yīng)的一組寄存器中存貯一組特征數(shù)據(jù)字，每一個(gè)這樣的數(shù)據(jù)字相應(yīng)于產(chǎn)生合成的信道頻率信號(hào)中的鎖相環(huán)電路的一個(gè)唯一操作特征。在這一實(shí)施例中，接口控制器響應(yīng)第一操作代碼字和相應(yīng)的第一數(shù)據(jù)字，把來(lái)自中央控制器的一個(gè)特征數(shù)據(jù)字傳送到緩存存貯器，存貯在唯一相應(yīng)于第一數(shù)據(jù)字代碼的寄存器中。該接口控制器還響應(yīng)第二操作碼字和相應(yīng)的第二數(shù)據(jù)字，把唯一相應(yīng)于該第二數(shù)據(jù)字代碼的一個(gè)緩存存貯器寄存器中的特征數(shù)據(jù)字傳送給至少一個(gè)鎖相環(huán)電路存貯器。特征數(shù)據(jù)字在中央控制器與緩存存貯器之間的傳送可以是由中央控制器產(chǎn)生的時(shí)鐘信號(hào)來(lái)控制，而特征數(shù)據(jù)字從緩存存貯器到至少一個(gè)鎖相環(huán)電路存貯寄存器的傳送可以是由頻率合成器產(chǎn)生的內(nèi)部時(shí)鐘信號(hào)來(lái)控制。
在另一個(gè)實(shí)施例中，頻率合成器可以包括多個(gè)鎖相環(huán)電路，每一個(gè)包括一個(gè)存貯寄存器，它可以由程序控制動(dòng)態(tài)地存放數(shù)據(jù)字來(lái)規(guī)定相應(yīng)鎖相環(huán)電路的操作特征。在這一實(shí)施例中，接口控制器響應(yīng)操作代碼和相應(yīng)的數(shù)據(jù)字，來(lái)指揮(direct)從緩存存貯器中選定寄存器向一組鎖相環(huán)電路中被選定的一個(gè)電路的存貯寄存器傳送一個(gè)特征數(shù)據(jù)字。這種傳送可以由接口控制器來(lái)指揮，它自動(dòng)地響應(yīng)從中央控制器接受的操作代碼和相應(yīng)的數(shù)據(jù)字。
在又一個(gè)實(shí)施例中，接口控制器可以包括一個(gè)響應(yīng)單個(gè)操作代碼和單一相應(yīng)數(shù)據(jù)字的裝置，它以此來(lái)指揮從被選定的緩存存貯器中相應(yīng)的多個(gè)寄存器向選定的相應(yīng)一組鎖相環(huán)電路的各存貯寄存器傳送一組特征數(shù)據(jù)字。


圖1是適于實(shí)現(xiàn)本發(fā)明原理的一個(gè)頻率合成器的方框圖。
圖2是適用于圖1所述的頻率合成器實(shí)施例的一個(gè)接口控制器的方框圖。
圖3是適用于圖1所示實(shí)施例的一個(gè)鎖相環(huán)的存貯寄存器的方框圖。
圖4是適用于圖1所示實(shí)施例的一個(gè)緩存存貯器的方框圖。
圖5是適用于圖1所示實(shí)施例的一個(gè)數(shù)字?jǐn)?shù)據(jù)輸出電路的方框圖。
圖6是適用于圖2所描述的接口控制器實(shí)施例的一個(gè)串行外部設(shè)備接口電路的電路圖。
圖7是適用于圖2所示接口控制器實(shí)施例的一個(gè)操作(Operational)寄存器的電路圖。
圖8是適用于圖2所示接口控制器實(shí)施例的一個(gè)數(shù)據(jù)導(dǎo)向單元的功能框圖。
圖9是圖8所描述的數(shù)據(jù)導(dǎo)向單元的電路圖。
圖10是適用于圖2描述的接口控制器實(shí)施例的存貯器管理單元的功能框圖。
圖11是圖10所示存貯器管理單元的電路圖。
圖12、13和14是適用于圖2所示接口控制器實(shí)施例的三個(gè)控制寄存器的電路圖。
圖15是適用于圖2所示接口控制器實(shí)施例的“加電復(fù)位”(power on reset)電路的電路圖。
圖16是用來(lái)描述由圖2所示接口控制器實(shí)施例完成的各種操作的操作代碼表。
圖17-21圖示出在本發(fā)明的中央控制器、接口控制器及緩存存貯器之間串行傳送信息的協(xié)議(protocol)。
圖22中的表描述了各種操作碼及為響應(yīng)這些操作碼圖2中的接口控制器的相應(yīng)的相互聯(lián)接。
圖1中所示框圖描繪了一個(gè)例如適用于無(wú)線電接收機(jī)中的頻率合成器，它適用于實(shí)現(xiàn)本發(fā)明的各項(xiàng)原理。該頻率合成器包括至少一個(gè)鎖相環(huán)(PLL)電路10，它的工作特征由中央控制器12給定，中央控制器可以包括一個(gè)與Motorola公司生產(chǎn)的M6805C4型類似的微處理器；它包括一個(gè)三端口硬件串行外部設(shè)備接口。本頻率合成器實(shí)施例包括多個(gè)鎖相環(huán)電路，所包括的鎖相環(huán)電路14也是由中央控制器12來(lái)規(guī)定其工作特征。每個(gè)鎖相環(huán)電路10和14包括至少一個(gè)存貯寄存器(見圖3)，它由若干數(shù)據(jù)字動(dòng)態(tài)程控，這些數(shù)據(jù)字規(guī)定了各鎖相環(huán)電路的工作特征，用以產(chǎn)生相應(yīng)的合成的信道頻率信號(hào)SF1和SF2。在前述的序列號(hào)為345,809的共同未決專利申請(qǐng)中描述了適用于圖1所示頻率合成器的鎖相環(huán)電路，它申請(qǐng)于1989年5月1日，在這里作為參考材料列入，以提供這種鎖相環(huán)的詳細(xì)操作。
圖1所示頻率合成器實(shí)施例還包括一個(gè)通常的基準(zhǔn)振蕩器電路16，它由中央控制器12規(guī)定其工作特征以產(chǎn)生非常穩(wěn)定的振蕩信號(hào)、經(jīng)信號(hào)線18連接于一個(gè)通常的標(biāo)準(zhǔn)計(jì)數(shù)器20，它也由中央控制器12規(guī)定其工作特征，用于對(duì)振蕩信號(hào)18分頻，以便通過信號(hào)線22向各鎖相環(huán)電路10和14提供穩(wěn)定的基準(zhǔn)振蕩信號(hào)供各自使用。
該頻率合成器還包括一個(gè)環(huán)偏(loop bias)控制電路24，它也由中央控制器規(guī)定其工作特征來(lái)產(chǎn)生一個(gè)模擬偏移信號(hào)，經(jīng)信號(hào)線26提供給鎖相環(huán)電路10和14，用于調(diào)節(jié)它們的相應(yīng)環(huán)帶寬度的頻率范圍。
作為頻率合成器的外圍設(shè)備，有一個(gè)運(yùn)算放大器28，它可以被中央控制器來(lái)“接通”或“斷掉”，以放大由信號(hào)線30上收到的模擬量輸入，它與偏移控制器24在信號(hào)線32上產(chǎn)生的偏移標(biāo)準(zhǔn)信號(hào)一起在信號(hào)線34上產(chǎn)生一個(gè)模擬輸出信號(hào)(OUTPUT)。作為該頻率合成器的外圍設(shè)備，還有一個(gè)數(shù)字輸出端口電路36，它由程序控制運(yùn)行，以產(chǎn)生數(shù)字輸出，記為PA0-PA3。
根據(jù)本發(fā)明的一個(gè)方面，該頻率合成器包括一個(gè)接口控制器38，它接在中央控制器12和上面描述的該頻率合成器的各種電路10、14、16、20、24、28、36之間。接口控制器38在工作中利用信號(hào)接口線(記為SS、SCK和SDI)從中央控制器接受操作代碼字。利用所提到的這些信號(hào)(線)以及信號(hào)線SDO，還可以在中央處理器12和接口控制器38之間傳送與這些操作控制字相對(duì)應(yīng)的數(shù)據(jù)字。再有，該頻率合成器還可以有一個(gè)緩存存貯器40，它和接口控制器38相聯(lián)，用于存貯一組數(shù)據(jù)字以規(guī)定這組鎖相環(huán)電路的工作特征。在工作中，接口控制器38響應(yīng)從中央控制器12接收的操作代碼字，以指揮在中央控制器和上述各電路10、14、16、20、24、36、40之中選定的一個(gè)或多個(gè)之間傳送數(shù)據(jù)字，還指揮在緩存存貯器40與這組鎖相環(huán)電路10和14中選定的一個(gè)或多個(gè)之間的數(shù)據(jù)字傳送。
在本實(shí)施例中，接口控制器38包括一組控制寄存器(見圖2)，用于存貯表示電路16、20、24及28的特征的數(shù)據(jù)字。更具體地說(shuō)，來(lái)自該控制器38的一個(gè)控制寄存器CREG2的二個(gè)二進(jìn)制位經(jīng)信號(hào)線42輸給基準(zhǔn)振蕩器16，用以控制在那里產(chǎn)生信號(hào)的振蕩頻率。還有，從控制器38的另一個(gè)寄存器CREG3經(jīng)信號(hào)線44向基準(zhǔn)計(jì)數(shù)器20提供2個(gè)二進(jìn)制位來(lái)規(guī)定分頻數(shù)特征，該分頻數(shù)用于對(duì)來(lái)自基準(zhǔn)振蕩器的振蕩信號(hào)頻率進(jìn)行分頻，從而在信號(hào)線22上產(chǎn)生穩(wěn)定的基準(zhǔn)頻率。再有，從控制器38的另一個(gè)寄存器CREG1經(jīng)信號(hào)線46向環(huán)偏移控制電路24提供2個(gè)二進(jìn)制位，用以規(guī)定在那里產(chǎn)生的信號(hào)線26上的模擬信號(hào)的幅度。最后，從CREG1經(jīng)信號(hào)線48向運(yùn)算放大器28提供一個(gè)二進(jìn)制位，為那里提供一個(gè)控制信號(hào)，以控制信號(hào)線34上產(chǎn)生模擬輸出信號(hào)。
在本實(shí)施例中，接口控制器38還通過信號(hào)線50與鎖相環(huán)電路10和14相聯(lián)，對(duì)于每個(gè)鎖相環(huán)電路10和14有6條信號(hào)線，其中有兩條是公用信號(hào)線；接口控制器38還通過信號(hào)線52與緩存存貯器相聯(lián)，該信號(hào)線52包括12條信號(hào)線；接口控制器38還通過信號(hào)線54與電路36相聯(lián)，信號(hào)線54包括7條信號(hào)線。下面將聯(lián)系圖2更詳細(xì)地描述利用接口控制器38和緩存存貯器40實(shí)現(xiàn)的在中央控制器12與頻率合成器各電路之間的這種信號(hào)傳送。
參考圖2，在本實(shí)施例中的中央控制器12通過3個(gè)或4個(gè)信號(hào)線(記為SS、SCK、SDI和SDO)與接口控制器相聯(lián)。這些信號(hào)被連接到接口控制器38中的一個(gè)電路，在圖2中記為SPI。SPI電路的適用實(shí)施例的邏輯示意圖示于圖6。
參照?qǐng)D6，由中央計(jì)算機(jī)12產(chǎn)生的一個(gè)芯片選擇信號(hào)SS(低電平有效)連接到斯密特觸發(fā)器反向門60的輸入端，門60的輸出又連到另一個(gè)反向門62的輸入端、D型觸發(fā)器的時(shí)鐘C輸入端以及“與非(NAND)”門66的一個(gè)輸入端。通過對(duì)地加偏壓的PMOS三極管68可以使信號(hào)線SS升到電源電壓(SupplyVoltage)。反向門62的輸出端可以連接到觸發(fā)器64的時(shí)鐘NC輸入端。觸發(fā)器64的D輸入端永久性地接于電壓源或等效于邏輯1的信號(hào)，而它的復(fù)位輸入端被聯(lián)到“加電復(fù)位”(POR)信號(hào)。POR信號(hào)是由聯(lián)到SPI電路上的“加電復(fù)位”電路(如圖2所示)產(chǎn)生的。下文中將聯(lián)系圖15中的電路示意圖來(lái)更詳細(xì)地描述加電復(fù)位電路。觸發(fā)器64的輸出端聯(lián)到“與非”門66的另一個(gè)輸入端，門66的輸出使信號(hào)ISS有效，該信號(hào)稱作“內(nèi)部從屬選擇信號(hào)”，它提供給接口控制器38的各電路，作為一個(gè)“啟動(dòng)信號(hào)”(enabling Signal)見圖2)。觸發(fā)器64的NQ輸出端被分配到接口控制器的各個(gè)電路及頻率合成器的各個(gè)其他電路，作為復(fù)位信號(hào)，記為RST(見圖2)。
在工作過程中，當(dāng)加電復(fù)位信號(hào)POR被驅(qū)動(dòng)成低值作為適當(dāng)電源供電的指示時(shí)，觸發(fā)器64被啟動(dòng)以響應(yīng)它的C和NC輸入。每次中央處理器12要求開始一個(gè)數(shù)據(jù)字傳送時(shí)，它使信號(hào)SS成為邏輯零(有效狀態(tài))借以選通接口電路38，該SS信號(hào)為反向器60的輸出端和觸發(fā)器64的C輸入端提供了一個(gè)正向上升邊沿(edge)。與此同時(shí)，在反向器62的輸出端和觸發(fā)器64的NC輸入端產(chǎn)生了一個(gè)負(fù)向下降邊沿信號(hào)。這一個(gè)同步動(dòng)作分別在觸發(fā)器64的輸出端Q和NQ產(chǎn)生一個(gè)邏輯1和邏輯零，它們又使信號(hào)ISS和RST轉(zhuǎn)為低值，這是它們的有效狀態(tài)。
在傳送數(shù)據(jù)字期間，中央處理器12時(shí)時(shí)向“或非(NOR)”門74的一個(gè)輸入端提供一個(gè)時(shí)鐘信號(hào)SCK，它是通過另一個(gè)斯密特觸發(fā)器反向門70和另一個(gè)反向門72產(chǎn)生的?！盎蚍恰遍T74的輸出端與反向器門76相連，產(chǎn)生一個(gè)內(nèi)部時(shí)鐘信號(hào)，記為CKI，它被分送到接口控制器38內(nèi)部的各個(gè)電路(見圖2)。與時(shí)鐘信號(hào)SCK同步，從中央控制器12傳送過來(lái)的數(shù)據(jù)字的各數(shù)字位經(jīng)信號(hào)線SDI通過兩個(gè)級(jí)聯(lián)耦合反向門78和80，傳送給另一個(gè)“或非”門82的輸入端。“或非”門82的輸出端通過另一個(gè)反向門84連到一個(gè)內(nèi)部串行總線，記為SI，通過它將串行化的數(shù)據(jù)字分送給控制器38的各個(gè)電路(見圖2)。再有，標(biāo)記為IBI的內(nèi)部總線接口線從控制器38的另一個(gè)電路聯(lián)接到SPI電路的D型觸發(fā)器86的D輸入端，其它D型觸發(fā)器88、90和92與觸發(fā)器86相聯(lián)，構(gòu)成一個(gè)串行移位寄存器結(jié)構(gòu)，把通過IBI線接收的一個(gè)串行化4位字(通常稱作“串字節(jié)”(nibble))轉(zhuǎn)換成并行4位字，觸發(fā)器86、88、90和92的Q輸出端通過各自的信號(hào)線(記為IB0-IB3)向外輸出。觸發(fā)器86-92的復(fù)位輸入端共同聯(lián)接到POR信號(hào)上，而那里的C和NC時(shí)鐘輸入端則分別與“或非”門76(CKI)和反向門74(CKI)的輸出端相聯(lián)。圖6中的實(shí)施例的其余部分將在下文中聯(lián)系圖2的接口控制器實(shí)施例中的附加電路MMU和DDU來(lái)描述。
再回來(lái)參考圖2，并行信號(hào)線IB0-IB3和信號(hào)線RST、CKI及ISS一起聯(lián)接到名為OREG的電路上。圖7中給出OREG電路的一個(gè)適當(dāng)實(shí)施例的邏輯示意圖。參考圖7，RST信號(hào)通過“或非”門94及反向門96共同聯(lián)接到四個(gè)D型觸發(fā)器98、99、100及101的復(fù)位輸入端R。此外，該RST信號(hào)還通過另一個(gè)反向門102及“與非”門104聯(lián)接到D型觸發(fā)器106的復(fù)位輸入端R。CKI信號(hào)聯(lián)到“與非”門104的另一輸入端，ISS信號(hào)直接聯(lián)到觸發(fā)器106的NC輸入端，并通過反向門108聯(lián)到觸發(fā)器106的C輸入端。觸發(fā)器106的Q輸出端聯(lián)到“或非”門94的另一輸入端。
仍參考圖7，由MMU電路(見圖2)產(chǎn)生的一個(gè)半字節(jié)時(shí)鐘信號(hào)(記為NIBCK)直接與另一個(gè)D型觸發(fā)器110的C輸入端相聯(lián)，并通過反向門112與它的NC輸入端相聯(lián)。再有，由DDU電路(見圖2)產(chǎn)生的一個(gè)操作代碼啟動(dòng)信號(hào)(記為OCE)與觸發(fā)器110的D輸入端相聯(lián)。觸發(fā)器110的Q輸出端與NIBCK信號(hào)分別聯(lián)到“與非”門114的兩個(gè)輸入端，而“與非”門114的輸出共同聯(lián)到觸發(fā)器98-101的C輸入端，并通過另一個(gè)反向門116間接地聯(lián)到那些觸發(fā)器的NC輸入端。此外，并行數(shù)據(jù)線IB3-IB0分別聯(lián)到觸發(fā)器98-101的D輸入端。觸發(fā)器98-101的Q輸出端分別聯(lián)到數(shù)據(jù)線OS3-OS0，它們給接口控制器38(見圖2)的MMU和DDU電路提供一個(gè)操作代碼字并在那里被譯碼。
在工作中，每當(dāng)芯片選通信號(hào)SS被中央控制器12置為低值時(shí)，內(nèi)部從屬選通信號(hào)ISS隨次進(jìn)入的狀態(tài)使D觸發(fā)器106被同步并在其Q輸出端產(chǎn)生一個(gè)邏輯1。對(duì)此作出的反應(yīng)是，假定信號(hào)RST為邏輯零，則觸發(fā)器98-101被“或非”門94和反向門96的反應(yīng)而共同復(fù)位。在此之后，由中央控制器12的SCK信號(hào)啟動(dòng)的CKI信號(hào)的第一個(gè)時(shí)鐘脈沖使觸發(fā)器106復(fù)位，迫使它的Q輸出端為邏輯零，它的效果是通過門94和96使觸發(fā)器98-101從被迫復(fù)位狀態(tài)解脫出來(lái)，并允許觸發(fā)器98-101去響應(yīng)經(jīng)“與非”114使其生效的時(shí)鐘信號(hào)，從而把IB0-IB3操作代碼字傳送給信號(hào)線OS0-OS3，這一操作將在下文中更詳細(xì)地描述。
如上文所述，操作代碼字經(jīng)信號(hào)線OS0-OS3和信號(hào)IB3，SI，NIBCK，及CHI一起傳送給數(shù)據(jù)導(dǎo)向(direetion)單元DDU(見圖2)。圖8中描繪了一個(gè)合適的DDU電路的示意圖。參考圖8，操作代碼字OS0-OS3共同聯(lián)接到兩個(gè)譯碼電路上，它們分別標(biāo)記為塊120和塊122。此外，由電路MMU(見圖2)產(chǎn)生的操作啟動(dòng)信號(hào)(記為OE)聯(lián)接到譯碼電路120的一個(gè)輸入端。譯碼電路120把操作代碼字譯碼，產(chǎn)生三個(gè)控制信號(hào)C1，C2，C3，它們分別與三個(gè)單刀雙擲功能開關(guān)(記為SW1，SW2和SW3)相聯(lián)。
更具體地說(shuō)，這三個(gè)開關(guān)SW1、SW2和SW3的位置1共同聯(lián)接到信號(hào)線SI，它是內(nèi)部串行總線，通過它把經(jīng)信號(hào)線SDI從中央控制器12收到的串行數(shù)據(jù)傳送出去(見圖6)。緩存存貯器40(參見圖4)的一個(gè)移位寄存器電路的一個(gè)輸出信號(hào)(記為MDO)與開關(guān)SW1和SW2的位置2共同聯(lián)接。開關(guān)SW1的閘刀位置與內(nèi)部總線接口線IBI相聯(lián)，后者與D型觸發(fā)器86-92(圖6所示)的串行移位寄存器結(jié)構(gòu)的輸入端相聯(lián)。開關(guān)SW2的閘刀位置與信號(hào)線DI相聯(lián)，后者又與鎖相環(huán)電路10(參考圖3)的移位寄存器電路輸入端相聯(lián)，還和緩存存貯器40(見圖4)的移位寄存器相聯(lián)。鎖相環(huán)電路10(見圖3)的移位寄存器電路輸出端SQ1與開關(guān)SW3的位置2相聯(lián)，而開關(guān)SW3的閘刀位置與信號(hào)線DI2相聯(lián)，該信號(hào)線DI2又與包含在鎖相環(huán)電路14(見圖3)中的一個(gè)移位寄存器的輸入端相聯(lián)。因此，開關(guān)SW1、SW2及SW3是處于開關(guān)位置1或是開關(guān)位置2分別由信號(hào)C1、C2及C3根據(jù)操作代碼字OS0-OS3的譯碼以及經(jīng)譯碼器電路120的信號(hào)OE的狀態(tài)來(lái)控制。
類似地，譯碼器電路122對(duì)操作代碼字OS0-OS3譯碼，從而產(chǎn)生信號(hào)組C4-C9中之一，以控制相應(yīng)的一組功能單刀雙擲開關(guān)SW4-SW9的操作。開關(guān)SW4-SW9的輸出端共同聯(lián)到D型觸發(fā)器124的D輸入端。信號(hào)MDO、IB3、SQ1及NIBCK分別聯(lián)到開關(guān)SW4、SW5、SW6和SW8的輸入端。鎖相環(huán)電路14(見圖3)的移位寄存器輸出端SQ2聯(lián)到開關(guān)SW7的輸入端。此外，由MMU電路(見圖2)產(chǎn)生的信號(hào)S2與開關(guān)SW9的輸入端相聯(lián)。譯碼器122還根據(jù)操作代碼字OS0-OS3的代碼來(lái)產(chǎn)生其他數(shù)字信號(hào)OCE、CWR、PWR及LE。信號(hào)OCE與OREG電路相聯(lián)，如圖7中的實(shí)施例所描述的那樣。信號(hào)LE與內(nèi)部時(shí)鐘信號(hào)CKI分別聯(lián)到“與非”門126的兩個(gè)輸入端，而門126的輸出端與觸發(fā)器124的NC輸入端直接相聯(lián)，并通過反向門128與其C輸入端相聯(lián)。觸發(fā)器124的Q輸出端與接口控制器的內(nèi)部串行輸出總線SO相聯(lián)，后者又返回去聯(lián)到圖2和圖6所示SPI電路。
參考圖6，SO信號(hào)總線與“與非”門130的一個(gè)輸入端相聯(lián)，還和“或非”門132的一個(gè)輸入端相聯(lián)，ISS信號(hào)直接與“或非”門132的另一輸入端相聯(lián)，并通過反向門134與“與非”門130的另一輸入端相聯(lián)。“與非”門130的輸出端通過一對(duì)級(jí)聯(lián)反向門136和138與PMOS三極管的柵極相聯(lián)。類似地，“或非”門132的輸出端也通過一對(duì)級(jí)聯(lián)反向門140和142與一個(gè)NMOS三極管的柵極相聯(lián)。這兩個(gè)三極管的源極(Source)分別聯(lián)到電源和地，而它們的漏極(drain)一起聯(lián)到SDO信號(hào)線。結(jié)果，當(dāng)電路被ISS選通時(shí)，在內(nèi)部串行輸出總線SO上傳送的信號(hào)便分別通過門130-142，去操縱PMOS和NMOS三極管，把串行化數(shù)據(jù)字經(jīng)SDO信號(hào)線傳送給中央控制器12。當(dāng)接口控制器38非選通時(shí)，即信號(hào)ISS被加上高電平時(shí)，PNOS和NMOS三極管便不導(dǎo)通，讓信號(hào)線SDO浮空。
再回來(lái)參考圖8，譯碼器電路122對(duì)操作代碼字OS0-OS3譯碼，使開關(guān)SW4-SW9當(dāng)中的一個(gè)閉合，從而允許與之相聯(lián)的對(duì)信號(hào)導(dǎo)通到觸發(fā)器124的D輸入端。按照適當(dāng)?shù)淖g碼順序，信號(hào)LE可以被置成邏輯1，從而啟動(dòng)“與非”門126，于是允許內(nèi)部時(shí)鐘信號(hào)CKI，與中央控制器12的時(shí)鐘信號(hào)SCK同步地將觸發(fā)器124D輸入端出現(xiàn)的串行數(shù)據(jù)即時(shí)送到其Q輸出端和信號(hào)線SO上。這樣，便可以利用上文中結(jié)合圖6的實(shí)施例所描述的電路、經(jīng)信號(hào)線SDO將串行化數(shù)據(jù)字傳送給中央控制器12。在下文更詳細(xì)地解釋了接口控制器和頻率合成器的總體操作之后，將會(huì)對(duì)圖8中的操作有更充分的理解。
圖9中的邏輯電路圖更具體詳細(xì)地描還了圖8中的數(shù)據(jù)導(dǎo)向單元DDU的實(shí)施例。操作代碼字的數(shù)字位OS3-OS0分別被反向門150-153反向，形成各自的補(bǔ)碼(Complement)。然后，數(shù)字信號(hào)OS3-OS0及它們相應(yīng)的補(bǔ)碼聯(lián)到兩個(gè)譯碼器單元120和122，它們?cè)趫D中用虛線示于框內(nèi)。譯碼器單元120利用“與非”門構(gòu)成組合邏輯，產(chǎn)生控制信號(hào)C1、C2和C3，它們又被相應(yīng)的反向門反向，以產(chǎn)生其補(bǔ)碼。控制信號(hào)C1-C3及它們的相應(yīng)的補(bǔ)碼與傳統(tǒng)型模擬門構(gòu)成的單刀雙擲開關(guān)(如結(jié)合圖8的實(shí)施例所描述的)相聯(lián)。這種模擬開關(guān)可以是Motorola公司生產(chǎn)的型號(hào)為14016的一種。類似地，譯碼器單元122也用“與非”門構(gòu)成組合邏輯，形成控制信號(hào)C4-C9，并使用“或非”門形成邏輯信號(hào)CWR和PWR，使用反向門產(chǎn)生信號(hào)OCE和LE，如結(jié)合圖8的實(shí)施例所描述的那樣?？刂菩盘?hào)C4-C9被相應(yīng)的反向門反向，形成各自的補(bǔ)碼，每一個(gè)控制信號(hào)及其補(bǔ)碼被用于控制各自的單刀雙擲開關(guān)SW4-SW9。這些開關(guān)可以是與開關(guān)SW1-SW3相同的類型。其余電路與結(jié)合圖8的實(shí)施例所作的描述相同。
圖10給出適用于圖2所示接口控制器的一個(gè)存貯器管理單元MMU實(shí)施例的方框圖。在本實(shí)施例中，從標(biāo)準(zhǔn)計(jì)數(shù)器20得到內(nèi)部時(shí)鐘信號(hào)FL，通過信號(hào)線44與接口控制器38相聯(lián)并進(jìn)入存貯器管理單元MMU(如圖2所示)。內(nèi)部時(shí)鐘信號(hào)FL通過一反向門154與“與非”門156的一個(gè)輸入端相聯(lián)。從中央控制器12(見圖6)接收的時(shí)鐘信號(hào)SCK得到時(shí)鐘信號(hào)CKI，該時(shí)鐘信號(hào)CKI通過另一個(gè)反向門158與“與非”門160的一個(gè)輸入端相聯(lián)。D型觸發(fā)器162的Q和NQ輸出端分別聯(lián)到“與非”門156和160的各自另一個(gè)輸入端?！芭c非”門156和160的輸出端又分別與另一個(gè)“與非”門164的兩個(gè)輸入端相聯(lián)，而“與非”門164的輸出被反向門166反向，產(chǎn)生一個(gè)時(shí)鐘信號(hào)CK，它被分送到鎖相環(huán)電路10和14及緩存存貯器40(見圖2、3和4)。
再有，觸發(fā)器162的Q和NQ輸出端分別與另一個(gè)D型觸發(fā)器168的C和NC輸入端相聯(lián)，而觸發(fā)器168的D輸入端聯(lián)接內(nèi)部芯片選擇信號(hào)ISS。觸發(fā)器168的Q輸出端與一個(gè)半字節(jié)計(jì)數(shù)器的復(fù)位輸入端相聯(lián)(由方框170所示)，它根據(jù)信號(hào)CK及其補(bǔ)碼(通過門164和166提供的)來(lái)增量計(jì)數(shù)。觸發(fā)器168的NQ輸出端與另一個(gè)“與非”門172的一個(gè)輸入端相聯(lián)。半字節(jié)計(jì)數(shù)器170的數(shù)字輸出產(chǎn)生信號(hào)NIBCK，它作為時(shí)鐘信號(hào)輸入提供給時(shí)序發(fā)生器174，時(shí)序發(fā)生器174根據(jù)NIBCK產(chǎn)生時(shí)序信號(hào)176該時(shí)序(timing)信號(hào)被譯碼電路178譯碼。由譯碼電路178產(chǎn)生的第一個(gè)譯碼信號(hào)180與“與非”門182的一個(gè)輸入端相聯(lián)，“與非”門182的輸出端與觸發(fā)器162的復(fù)位輸入端相聯(lián)。由譯碼器單元178產(chǎn)生的第二個(gè)譯碼信號(hào)與另一個(gè)“與非”門186的一個(gè)輸入端相聯(lián)，它的輸出端與觸發(fā)器162的C輸入端相聯(lián)，還通過反向門188與觸發(fā)器162的NC輸入端相聯(lián)?！芭c非”門186的另一輸入端與來(lái)自信號(hào)線44的內(nèi)部時(shí)鐘信號(hào)FL相聯(lián)。
再有，操作代碼字OS0-OS3與譯碼器178產(chǎn)生的其他時(shí)序信號(hào)190一起接到另一個(gè)譯碼器電路192上，它對(duì)這些輸入譯碼，并產(chǎn)生某些邏輯和時(shí)序信號(hào)，這些將在下文中詳細(xì)描述。
由譯碼器電路192產(chǎn)生的信號(hào)之一是主復(fù)位信號(hào)，記為MRST，它聯(lián)到緩存存貯器40的移位寄存器(見圖4)、聯(lián)到時(shí)序發(fā)生器174、還通過反向門193聯(lián)到“與非”門182的一個(gè)輸入端。由譯碼器電路192產(chǎn)生的其他信號(hào)有用于鎖相環(huán)電路10和14的觸發(fā)器寄存器的選通信號(hào)，分別記為SSL01和SSL02。類似地，用于在鎖相環(huán)電路10和14中選通檢測(cè)寄存器(圖中未畫出)的信號(hào)TSS01和TSS02也是由譯碼器電路192產(chǎn)生的。也是由譯碼器電路192產(chǎn)生的讀/寫信號(hào)RW及行(row)譯碼啟動(dòng)信號(hào)NO被提供給緩存存貯器40供控制之用(見圖4)。RW信號(hào)也聯(lián)到“與非”門172的另一個(gè)輸入端。
再有，由譯碼器電路192產(chǎn)生的時(shí)序信號(hào)S1和S2分別聯(lián)到“與非”門196的兩個(gè)輸入端，并通過各自的反向門198和200產(chǎn)生信號(hào)S1和S2提供給緩存存貯器40的一個(gè)控制電路(見圖4)。時(shí)序信號(hào)S2還提供給DDU電路(參考圖8和9)。“與非”門196的輸出端與D型觸發(fā)器202的NC輸入端相聯(lián)，并通過反向門204將其解碼聯(lián)到該觸發(fā)器202的C輸入端?！芭c非”門172的輸出端與觸發(fā)器202的復(fù)位輸入端相聯(lián)，而觸發(fā)器202的D輸入端聯(lián)接到代表邏輯1的電平上。觸發(fā)器202的Q輸出端產(chǎn)生輸出啟動(dòng)信號(hào)OE，它與SPI電路相聯(lián)(見圖6)。
在操作過程中，當(dāng)接口控制器38被中央控制器12經(jīng)信號(hào)SS選通時(shí)，內(nèi)部從屬選通信號(hào)ISS被置于邏輯低電平。當(dāng)譯碼器電路192解除(relieve)主復(fù)位信號(hào)MRST時(shí)，響應(yīng)時(shí)鐘信號(hào)FL，并在信號(hào)184的控制下經(jīng)門186和188啟動(dòng)觸發(fā)器162，從而改變它的輸出端Q和NQ的狀態(tài)。觸發(fā)器162的Q和NQ信號(hào)分別聯(lián)到觸發(fā)器168的時(shí)鐘輸入端C和NC，并使其Q輸出跟隨ISS的邏輯零狀態(tài)，從而允許半字節(jié)計(jì)數(shù)器170根據(jù)信號(hào)CK及其由門164和166產(chǎn)生的補(bǔ)碼來(lái)從零起增值計(jì)數(shù)。由觸發(fā)器162的Q及NQ輸出來(lái)選擇門156和160之一，來(lái)允許內(nèi)部時(shí)鐘信號(hào)FL或者從中央控制器得到的時(shí)鐘信號(hào)CKI兩者之一成為通過門164的時(shí)鐘信號(hào)CK。每當(dāng)半字節(jié)計(jì)數(shù)器170達(dá)到計(jì)數(shù)4，便產(chǎn)生一個(gè)代表信號(hào)NIBCK的脈沖，這個(gè)脈沖還使時(shí)序發(fā)生器174增值，以產(chǎn)生時(shí)序信號(hào)176。譯碼器178對(duì)時(shí)序信號(hào)176譯碼，依次產(chǎn)生信號(hào)180、184和190，這些信號(hào)與操作代碼字OS0-OS3的代碼相結(jié)合，共同影響觸發(fā)器162的狀態(tài)及譯碼器192的輸出狀態(tài)。
此外，當(dāng)信號(hào)RW為“寫”狀態(tài)，而接口控制器38已被選通從而使觸發(fā)器168的NQ輸出端被驅(qū)動(dòng)成邏輯1的時(shí)候，觸發(fā)器202的復(fù)位輸入經(jīng)門172被解除。在此之后，當(dāng)產(chǎn)生了S1或者S2的時(shí)候，觸發(fā)器202便被門196和門204推動(dòng)一次(clock)，使其Q輸出或者說(shuō)信號(hào)OE被驅(qū)動(dòng)成邏輯1。
回來(lái)參考圖7，當(dāng)由DDU電路(參見圖8和圖9)響應(yīng)OS0-OS3全零代碼使操作碼啟動(dòng)信號(hào)OCE為邏輯1時(shí)，鎖存器110的Q輸出跟隨其邏輯狀態(tài)。于是，當(dāng)NIBCK信號(hào)出現(xiàn)一個(gè)脈沖時(shí)，便通過門114和116在信號(hào)線OC上出現(xiàn)一個(gè)邏輯1脈沖。再回來(lái)參考圖6，信號(hào)線OC與D型觸發(fā)器210的NC輸入端相聯(lián)，還經(jīng)反向門212與其C輸入端相聯(lián)。觸發(fā)器210的NQ輸出端又返回來(lái)與其數(shù)據(jù)輸入端相聯(lián)，還和“與非”門214的一個(gè)輸入端相聯(lián)。觸發(fā)器210的復(fù)位輸入與信號(hào)ISS相聯(lián)。由MMU電路(見圖10)產(chǎn)生的信號(hào)OE與“與非”門214的另一輸入端相聯(lián)，門214的輸出端與“或非”門216的一個(gè)輸入端相聯(lián)，還通過反向門220與“與非”門218的一個(gè)輸入端相聯(lián)。串行輸出線SO與門216和門218的另一輸入端相聯(lián)。門218的輸出通過一對(duì)級(jí)聯(lián)反向器220和222與PMOS三極管的柵極相聯(lián)。類似地，門216的輸出端通過另一對(duì)級(jí)聯(lián)反向器224和226與NMOS三極管的柵極相聯(lián)。這PMOS和NMOS三極管的源極分別與電源線和地相聯(lián)，而其漏極聯(lián)在一起與SDI線相聯(lián)。
在工作過程中，SDI線可以控制信號(hào)OE和OC選定為雙向的，也就是說(shuō)，中央控制器12能經(jīng)過SDI線讀取來(lái)自接口控制器38的數(shù)據(jù)，也能經(jīng)SDI線向接口控制器35寫入數(shù)據(jù)。當(dāng)中央控制器12向接口控制器38寫數(shù)據(jù)字時(shí)，PMOS和NMOS三極管雙雙被關(guān)閉(turn off)，產(chǎn)生一個(gè)非常高的阻抗，或者說(shuō)使其輸出端浮空。另一方面，當(dāng)中央控制器12欲讀取接口控制器38的數(shù)據(jù)字時(shí)，控制信號(hào)OE和OC使觸發(fā)器210和“與非”門214進(jìn)入其適當(dāng)狀態(tài)以啟動(dòng)門216和218來(lái)響應(yīng)串行輸出線SO的數(shù)字?jǐn)?shù)據(jù)信息，從而相應(yīng)地控制PMOS和NMOS三極管根據(jù)信號(hào)線SO的數(shù)字信號(hào)向信號(hào)線SDI輸送脈沖。
圖11中給出圖10所示MMU電路實(shí)施例的更詳細(xì)的邏輯示意圖。圖中對(duì)前面描述過的信號(hào)線和邏輯部件使用同樣的參照號(hào)數(shù)。例如，半字節(jié)計(jì)數(shù)器170和時(shí)序發(fā)生器174示于虛線所圍框內(nèi)，每一個(gè)由傳統(tǒng)的D型觸發(fā)器結(jié)構(gòu)組成。又如，譯碼電路178也示于虛線框內(nèi)，每一個(gè)譯碼電路由“與非”門和“或非”門的組合邏輯組成。其余電路主要由譯碼器單元192構(gòu)成，它包括用相互聯(lián)結(jié)的“與非”門構(gòu)成的傳統(tǒng)的組合邏輯，用于對(duì)操作代碼字OS0-OS3及其補(bǔ)碼以及依次由譯碼器電路178產(chǎn)生的時(shí)序信號(hào)190進(jìn)行譯碼。圖11中電路的操作方式與對(duì)圖10中的實(shí)施例所作的描述相同。
圖12、13和14描述了適用于圖2所示接口控制器的控制寄存器CREG1、CREG2及CREG3的實(shí)施例的電路示意圖。參考圖12，信號(hào)CWR、ISS及IB3分別與“與非”門230的各輸入端相聯(lián)?！芭c非”門230的輸出端聯(lián)到一組D型觸發(fā)器232、234和236的共同的C輸入端，還通過反向門238聯(lián)到這組觸發(fā)器的NC輸入端。RST信號(hào)聯(lián)到觸發(fā)器232、234及236的共同復(fù)位輸入端。數(shù)字信號(hào)IB0、IB1及IB2分別聯(lián)到觸發(fā)器236、234及232的D輸入端。觸發(fā)器236和234的Q輸出成為信號(hào)BS1和BS2，它們經(jīng)信號(hào)線46提供給環(huán)偏移控制(loop bias control)24，用于在那里規(guī)定其特征值。觸發(fā)器232的Q輸出成為信號(hào)OPON，它經(jīng)信號(hào)線48提供給運(yùn)算放大器，用于在那里規(guī)定其特征值。
參考圖13，信號(hào)CWR、ISS及IB2直接聯(lián)到另一個(gè)“與非”門240的各輸入端，而信號(hào)IB3通過反向門242聯(lián)到“與非”門240的另一輸入端?！芭c非”門240的輸出端共聯(lián)到2個(gè)D型觸發(fā)器244和246的C輸入端，還通過反向門248共聯(lián)到其NC輸入端。RST信號(hào)共聯(lián)到觸發(fā)器244及246的復(fù)位輸入端。數(shù)字信號(hào)IB0和IB1分別聯(lián)到觸發(fā)器246及244的D輸入端。觸發(fā)器246和248的Q輸出分別成為數(shù)字信號(hào)OSD和OSON，它們經(jīng)信號(hào)線42提供給標(biāo)準(zhǔn)振蕩器16，用于規(guī)定其特征值。
參考圖14，信號(hào)CWR和ISS分別直接聯(lián)到“與非”門250的輸入端，而信號(hào)IB2和IB3分別經(jīng)過門252和254聯(lián)到這同一“與非”門的第三和第四輸入端。信號(hào)RST共聯(lián)到D型觸發(fā)器256和258的復(fù)位輸入端?！芭c非”門250的輸出端聯(lián)到觸發(fā)器256和258的C輸入端，并通過門260聯(lián)到它們的NC輸入端。數(shù)字信號(hào)IB0和IB1分別聯(lián)到觸發(fā)器258和256的D輸入端。觸發(fā)器258和246的Q輸出分別成為信號(hào)OS1和OS2，并經(jīng)過信號(hào)線44提供給標(biāo)準(zhǔn)計(jì)數(shù)器20，用于規(guī)定其特征值。
用于圖2所示接口控制器38的“加電復(fù)位”電路的適用電路實(shí)施例由圖15中的電路圖示出。參考圖15，一個(gè)PMOS三極管與電容CP1串聯(lián)，聯(lián)到電源VD和大地電位之間。T1和CP1之間的節(jié)點(diǎn)與斯密特觸發(fā)器型反向器262的輸入端相聯(lián)，它又與一對(duì)反向器264及266級(jí)聯(lián)，產(chǎn)生信號(hào)POR，提供給SPI電路(參見圖6)。在工作過程中，當(dāng)電壓值VD使電容器CP1上的電壓超過斯密特觸發(fā)器型反向器262的閾值電平時(shí)，反向器262的端出被驅(qū)動(dòng)成邏輯零。這樣的結(jié)果使輸出信號(hào)POR也最終變成邏輯零，這是它的“有效”狀態(tài)。如圖6中的電路圖所示，當(dāng)POR信號(hào)為邏輯零時(shí)，觸發(fā)器64和86-92也通過解除其復(fù)位控制而啟動(dòng)。這時(shí)觸發(fā)器便能響應(yīng)與其時(shí)鐘輸入端和數(shù)據(jù)輸入端相聯(lián)的信號(hào)進(jìn)行傳送。
在本實(shí)施例中，操作代碼字是一個(gè)4位二進(jìn)制數(shù)字代碼，代表示于圖16表中的16種可能的操作。接口控制器38中的DDU電路響應(yīng)這16種可能的操作代碼而形成的各種開關(guān)聯(lián)接方式示于圖22的表中，而在中央控制器12、鎖相環(huán)電路10和14、及存貯器40之間傳送數(shù)據(jù)的串行數(shù)據(jù)傳送協(xié)議由圖17-21給出。圖16-22將在下面對(duì)操作的舉例描述中引用到。
參考圖16中的表，由全零操作代碼(IOE)代表的SPIO啟動(dòng)操作允許接口控制器從四線接口(即使用SDO線)轉(zhuǎn)換成三線接口(即使得SCI線成為雙向的)。在這種狀態(tài)下，只有在“讀”型操作碼(下文將更詳細(xì)描述)的“讀”方式(圖10中的172、202)期間SDI線才成為雙向的。為了從SDI線上讀取數(shù)據(jù)，接口控制器38必須在“讀”操作代碼字和相應(yīng)的數(shù)據(jù)字之前接收到IOE操作代碼字(參考圖18)。在經(jīng)由SDI線從中央控制器112向接口控制器38傳送數(shù)據(jù)的末尾，由相應(yīng)的產(chǎn)生電路激發(fā)控制信號(hào)OE和OC，用于控制觸發(fā)器210和“與非”門214的狀態(tài)，來(lái)啟動(dòng)門216和218，使SDI線在SCK信號(hào)的下一個(gè)時(shí)鐘邊沿(clock edge)變?yōu)殡p向的(參見圖6)。 SDI線將保持一個(gè)輸出，直到由信號(hào)SS及相應(yīng)的內(nèi)部信號(hào)ISS控制觸發(fā)器210的狀態(tài)使門214、216及218“關(guān)閉”(disable)從而使接口控制器不再被選通為止。
當(dāng)接口控制器38被選通時(shí)，通過對(duì)寄存器98-101(見圖7)復(fù)位迫使操作代碼字OS0-OS3為全零。參考圖22，響應(yīng)全零操作代碼字IOEDDU電路的開關(guān)SW1被接通到位置1。于是，串行數(shù)據(jù)輸入經(jīng)過SDI線和相應(yīng)的SI線傳送給IBI線，而其頭四位(即IOE代碼)被打入寄存器86、88、90及92，并在那里轉(zhuǎn)換成并行位IB0-IB3。打入寄存器(clocking)的操作是由中央控制器產(chǎn)生的信號(hào)SCK經(jīng)門74和76來(lái)完成的，它與經(jīng)SDI線傳送的數(shù)字?jǐn)?shù)據(jù)位同步。并行IOE代碼根據(jù)下列條件經(jīng)信號(hào)線IB0-IB3送入OREG電路的寄存器101、100、99及98的數(shù)據(jù)輸入端(見圖7)。由于在選通時(shí)OS0-OS3的初始代碼被復(fù)位為全零，OCE信號(hào)保持為邏輯1，并在4位串行操作碼經(jīng)IBI傳送到寄存器86-92之后由MMU電路經(jīng)信號(hào)線NIBCK產(chǎn)生一個(gè)脈沖。圖7中的觸發(fā)器110對(duì)此作出響應(yīng)，將其Q輸出端置為邏輯1，于是在門114和116的輸出端造成一個(gè)脈沖，這個(gè)脈沖的觸發(fā)作用使操作碼位經(jīng)IB0-IB3出現(xiàn)在相應(yīng)寄存器的數(shù)據(jù)輸入端。這樣，在上述條件下操作代碼字OS0-OS3經(jīng)并行線IB0-IB3提供給這些寄存器。
因?yàn)閷?duì)于操作代碼IOE線IB0-IB3上的數(shù)據(jù)為全零，在鎖存后操作代碼字保持全零，DDU電路的開關(guān)SW1保持在位置1。在這些同樣條件下，譯碼器122響應(yīng)全零IOE代碼(見圖22)并閉合開關(guān)SW5并置信號(hào)LE為邏輯1。這樣，輸出寄存器92經(jīng)線IB3并穿過D觸發(fā)器124與串行輸出線SO相聯(lián)，D觸發(fā)器124是由同步信號(hào)CKI來(lái)同步的。在這些條件下，接口控制器38已準(zhǔn)備好根據(jù)圖18的協(xié)議從中央控制器接受順序傳送的“寫”操作代碼。在本實(shí)施例中，有三種“寫”操作MR1、MR20和MR21(見圖16)。從MR1開始說(shuō)起，它的相應(yīng)操作代碼為0111，在這操作碼后面可以跟隨一個(gè)相應(yīng)的4位數(shù)據(jù)字，它唯一地標(biāo)識(shí)出緩存存貯器40中的16個(gè)寄存器之一，相應(yīng)于中央控制器12欲讀取的鎖相環(huán)電路10的特征數(shù)據(jù)字。操作代碼0111串行通過開關(guān)SW1，并由時(shí)鐘信號(hào)CKI控制移入寄存器86-92，在那里變換成并行字并傳送給寄存器98-101，這些前面已描述過了。然后，順序的4位數(shù)據(jù)被打入寄存器86-92，再經(jīng)數(shù)據(jù)總線IB0-IB3并行傳送到緩存存貯器40，送入行譯碼電路(見圖4)。MMU電路(圖10)響應(yīng)操作碼0111，產(chǎn)生合適的控制信號(hào)MRST、RW、S1、S2及NO，這些控制信號(hào)使緩存存貯器40以并行格式傳送出特征數(shù)據(jù)字，這個(gè)特征數(shù)據(jù)字取自由信號(hào)線IB0-IB3給定地所規(guī)定的存貯器寄存器，通過那里的一個(gè)“預(yù)充電器(precharger)”送到移位寄存器電路S/R。
此外，DDU電路(見圖8)中的譯碼電路120和122響應(yīng)操作碼0111使開關(guān)SW1置于位置2，將緩存存貯器40的移位寄存器輸出MDO聯(lián)到IBI線，還將信號(hào)IB3經(jīng)開關(guān)SW5聯(lián)到觸發(fā)器124。邏輯控制信號(hào)LE也被置于邏輯1，從而使門126能響應(yīng)時(shí)鐘信號(hào)CKI。在這一狀態(tài)，緩存存貯器40的移位寄存器S/R中的特征數(shù)據(jù)字能由時(shí)鐘信號(hào)CK控制串行移出，沿著線MDO和IBI，穿過寄存器86-92，穿過開關(guān)SW5經(jīng)IB3和觸發(fā)器124，沿著信號(hào)線SO，通過門218和216到達(dá)被選通的雙向線SDI或線SDO線，并最后到達(dá)中央控制器12。在圖20所示“讀存貯器”L01串行協(xié)議中，特征數(shù)據(jù)字之前放置了地址數(shù)據(jù)字，在傳送開始時(shí)它存放在寄存器86-92之中。在32個(gè)時(shí)鐘膠沖之后，中央控制器停止繼續(xù)計(jì)時(shí)，同時(shí)接口控制器38被信號(hào)SS停止選通。
在本實(shí)施例中，緩存存貯器40只有兩個(gè)寄存器唯一地對(duì)應(yīng)于鎖相環(huán)14的特征數(shù)據(jù)字。因此，要讀取兩個(gè)寄存器中的一個(gè)只需要一個(gè)操作代碼字，或MR20，或MR21。該操作代碼字的最低有效位可以在零和1之間變換，以確定對(duì)緩存存貯器40中所需寄存器的選擇。相應(yīng)于由中央控制器來(lái)讀取這兩個(gè)寄存器內(nèi)容的操作代碼字是1010(MR20)和1011(MR21)，兩者后面都跟隨相應(yīng)的全零數(shù)據(jù)字(參考圖16)。如圖22中的表所示，DDU電路響應(yīng)操作代碼字MR20和MR21，構(gòu)成的聯(lián)接方式與前述MR1操作的聯(lián)接方式相同。在圖21所示“讀存貯器”LO2串行協(xié)議中，特征數(shù)據(jù)字之前置有全零，在傳送開始時(shí)它們存在寄存器86-92之中。
另一組操作碼允許中央控制器直接將一個(gè)特征數(shù)據(jù)字裝入鎖相環(huán)電路10或14之一的一個(gè)存貯寄存器中，或裝入緩存存貯器40的一個(gè)存貯寄存器中。例如，操作代碼0001(L1S)允許從控制器12向鎖相環(huán)電路10(見圖3)的移位寄存器直接裝入。對(duì)于這一操作，圖17所示傳送協(xié)議允許4位操作碼之后直接跟隨特征數(shù)據(jù)字，對(duì)本實(shí)施例，其數(shù)據(jù)字長(zhǎng)度為28位。例如，操作代碼字0001(L1S)首先從中央控制器1、2傳送出來(lái)，集結(jié)存貯于OREG電路(見圖7)的寄存器101-98中。通過把移位寄存器SQ1的輸出線經(jīng)開關(guān)SW6與鎖存器124相聯(lián)，并通過該鎖存器聯(lián)到SO線，同時(shí)把信號(hào)LE驅(qū)動(dòng)成邏輯1，這樣使DDU電路(見圖8)響應(yīng)操作代碼字L1S(見圖22)，把開關(guān)SW2置于位置1，從而把串行輸入線SI與DI線相聯(lián)，而DI線是鎖相環(huán)電路10的移位寄存器的輸入。在經(jīng)信號(hào)線SI傳送時(shí)，從線DI經(jīng)開關(guān)SW2到電路10移位寄存器的信息移送是由時(shí)鐘信號(hào)CK控制的，它取自由中央控制器12產(chǎn)生的經(jīng)信號(hào)SCK提供的信號(hào)CKI。在28個(gè)時(shí)鐘脈沖之后，時(shí)序發(fā)生器174禁止繼續(xù)傳送。在傳送操作過程中，信號(hào)SSL01將電路10的鎖存寄存器與那里的移位寄存器切斷，當(dāng)完成特征數(shù)據(jù)字傳送時(shí)，接口控制器38可以被停止選通，此時(shí)信號(hào)SSL01把移位寄存器中新裝入的特征數(shù)據(jù)字傳送給鎖相環(huán)電路10的各個(gè)電路，去規(guī)定其特征，以便在那里產(chǎn)生合成的信道頻率信號(hào)。
以類似的方式，利用操作代碼0100(L2S)，可以直接地從中央控制器12向鎖相環(huán)電路14的移位寄存器裝載。在這一操作狀態(tài)(見圖22)，開關(guān)S3受控將DI2線與SI線相聯(lián)，允許串行特征字流向電路14的移位寄存器。相應(yīng)地，電路14的移位寄存器的輸出線SQ2經(jīng)開關(guān)SW7和鎖存器124與SO線相聯(lián)。鎖相環(huán)電路10和14的檢測(cè)(test)寄存器(未畫出)可以分別利用操作代碼0011和0101來(lái)從中央控制器直接裝載。
此外，中央控制器還可以指示把指定給鎖相環(huán)電路10或鎖相環(huán)電路14的特征數(shù)據(jù)字裝入緩存存貯器40中預(yù)先指定的存貯寄存器中。在本實(shí)施例中，緩存存貯器40的16個(gè)寄存器已被預(yù)先指定為用于鎖相環(huán)電路10的特征數(shù)據(jù)字的緩存存貯，有兩個(gè)寄存器已預(yù)先指定為用于鎖相環(huán)電路14的特征數(shù)據(jù)字的緩存存貯。操作碼0110(MW1)指示接口控制器38將特征數(shù)據(jù)字從中央控制器12傳送給緩存存貯器40，放在由相應(yīng)的數(shù)據(jù)字唯一標(biāo)志的存貯寄存器中。這一操作的串行數(shù)據(jù)傳送協(xié)議示于圖19。
在操作過程中，MW1的操作代碼字首先被傳送，后接4位全零碼。操作碼MW1集結(jié)存貯于寄存器101-98中(見圖7)。在4位零之后是相應(yīng)的數(shù)據(jù)字，它被緊縮存貯于寄存器86-92之中，這些寄存器的輸出經(jīng)并行線IB0-IB3傳送給緩存存貯器40的行譯碼器，在那里用作地址碼。MMU電路響應(yīng)操作碼0110，使MRST、RW、S1和S2產(chǎn)生適當(dāng)?shù)男盘?hào)，從而使緩存存貯器40進(jìn)入如下狀態(tài)利用選通的同步信號(hào)CKI經(jīng)數(shù)據(jù)線DI串行地接受特征數(shù)據(jù)字放入移位寄存器S/R。此外，DDU電路控制開關(guān)SW2，使之置于位置1 。把串行輸入線SI與線DI相聯(lián)，還控制開關(guān)SW1使之置于位置2，把移位寄存器的輸出端MDO與IBI線相聯(lián)(見圖22)。還有，開關(guān)SW4閉合使移位寄存器的輸出端MDO經(jīng)鎖存器124與線SO相聯(lián)。信號(hào)LE變成邏輯1來(lái)啟動(dòng)鎖存器124的時(shí)鐘輸入。在完成特征數(shù)據(jù)字傳送之后，信號(hào)RW、S1及S2受到控制，將被裝入的特征數(shù)據(jù)字從移位寄存器送入經(jīng)數(shù)據(jù)線IB0-IB3得到的地址所唯一確定的存貯寄存器中(見圖4)。其后，接口控制器38可能被停止選通，也可能以同樣方式傳送另一個(gè)存貯寄存器地址及相應(yīng)的特征數(shù)據(jù)字(見圖19中的協(xié)議)。
為將特征數(shù)據(jù)字寫入為鎖相環(huán)電路14所指定的兩個(gè)存貯器位置中，其操作代碼可以設(shè)置成1000(MW20)或1001(MW21)。操作代碼的最低有效位指定了在存貯器40中的和當(dāng)存貯寄存器。根據(jù)這一操作的串行傳送協(xié)議，操作碼后面可以串行跟隨28位特征數(shù)據(jù)字(如圖17所示)。MMU電路與前述類似地產(chǎn)生適當(dāng)?shù)目刂菩盘?hào)來(lái)操作緩存存貯器40的各電路，來(lái)完成從串行到并行的轉(zhuǎn)換以及把并行格式的特征數(shù)據(jù)字傳送給唯一確定的存貯寄存器。
接口控制器38還響應(yīng)單一操作碼L1M及相應(yīng)的數(shù)據(jù)字，來(lái)自動(dòng)指示將特征數(shù)據(jù)字從緩存存貯器40串行傳送給鎖相環(huán)電路10。例如，操作碼0010(L1M)可以后接4位存貯器地址，它唯一標(biāo)志出緩存存貯器中含有要傳送給電路10的特征數(shù)據(jù)字的那個(gè)存貯寄存器的地址。如前文所述，操作代碼在寄存器101-98中集結(jié)，地址數(shù)據(jù)碼在寄存器86-92中集結(jié)。如聯(lián)系圖10所描述的那樣，MMU電路順序發(fā)出適當(dāng)?shù)目刂菩盘?hào)來(lái)指示傳送。然而，在這傳送過程中，按照觸發(fā)器162的選擇，時(shí)鐘信號(hào)CK不是取自中央控制器而是取自內(nèi)部時(shí)鐘信號(hào)FL。時(shí)鐘信號(hào)FL可以比取自中央控制器的時(shí)鐘信號(hào)快幾個(gè)數(shù)量級(jí)。
在本實(shí)施例中，一旦傳送了操作碼字和相應(yīng)的地址，接口控制器38可以立即被中央控制器12停止選通。在這種情況下，在完成了從存貯器40到移位寄存器的傳送之后，線路10的鎖存寄存器由信號(hào)SSL01操縱立即從相應(yīng)的移位寄存器接受并行格式的特征數(shù)據(jù)字。然而，在傳送操作碼和相應(yīng)數(shù)據(jù)字之后，來(lái)自中央控制器的選通信號(hào)SS還可以再維持一段時(shí)間，在這種情況下，在中央控制器12經(jīng)信號(hào)線SS停止選通之前，將不會(huì)發(fā)生特征數(shù)據(jù)字從移位寄存器向電路10的鎖存器寄存器的傳送。在這些情況下，SSL01信號(hào)都是跟隨在停止選通信號(hào)SS或ISS之后。
接口控制器38還響應(yīng)單一操作碼CS0或CS1來(lái)指示特征數(shù)據(jù)字向鎖相環(huán)電路10和14的移位寄存器的傳送。在本實(shí)施例中，這些代碼是1100(CS0)及1101(CS1)，后接相應(yīng)的4位地址唯一地標(biāo)識(shí)出緩存存貯器中的一個(gè)存貯寄存器，它含有要傳送給鎖相環(huán)電路10的移位寄存器的特征數(shù)據(jù)字。相應(yīng)地，操作碼CS0或CS1(參見圖16)的最低有效位指定了要裝入鎖相環(huán)電路14的移位寄存器的特征字所在的存貯寄存貯。如前所述，從中央控制器傳出之后的操作代碼字和相應(yīng)的地址集結(jié)在適當(dāng)寄存器中。根據(jù)該操作代碼字，MMU和DDU電路形成圖2 2所示聯(lián)接方式并產(chǎn)生適應(yīng)的時(shí)序控制信號(hào)來(lái)實(shí)現(xiàn)下述的傳送。
更具體地說(shuō)，緩存存貯器40的移位寄存器輸出端MDO經(jīng)開關(guān)SW2聯(lián)到信號(hào)線DI，并通向鎖相環(huán)電路10的移位寄存器輸入端。電路10的移位寄存器輸出端SQ1經(jīng)開關(guān)SW3聯(lián)到信號(hào)線DI2，它是電路14的移位寄存器輸入端。在操作過程中，由操作代碼字CS0或CS1的最低有效位指定的存貯器40中的一個(gè)存貯寄存器所存放的特征數(shù)據(jù)字以并行格式傳送給緩存存貯器40的移位寄存器，再?gòu)拇尜A器40的移位寄存器串行移出送到鎖相環(huán)電路10的移位寄存器，傳送過程的時(shí)鐘信號(hào)利用的是由MMU電路中的觸發(fā)器162選定的內(nèi)部時(shí)鐘信號(hào)FL。此后，利用同一時(shí)鐘信號(hào)FL，將地址線IB0-IB3唯一標(biāo)志的特征數(shù)據(jù)字以并行格式傳送給緩存存貯器40的移位寄存器再串行移送到電路10的移位寄存器。與此同時(shí)，也利用時(shí)鐘信號(hào)FL將電路10的移位寄存器中的特征數(shù)據(jù)字串行移送到電路14的移位寄存器。在28個(gè)時(shí)鐘脈沖結(jié)束時(shí)，指定的特征數(shù)據(jù)字存貯于電路10和14的適當(dāng)?shù)囊莆患拇嫫髦校抢锏南鄳?yīng)的鎖存寄存器可以分別受控于控制信號(hào)SSL01和SSL02將特征數(shù)據(jù)字傳送給鎖相環(huán)電路。
另一個(gè)操作碼字指示接口控制器向各個(gè)控制寄存器CREG1、CREG2及CREG3(分別由圖12、13和14描述)寫入數(shù)據(jù)。為啟動(dòng)這一操作，首先有4位操作碼1110(CWR)串行地從中央控制器12傳送到接口控制器38，后接相應(yīng)的4位數(shù)據(jù)字，在本操作中這4位被稱作控制字。由控制字的最高有效位狀態(tài)或最高有效位與次高有效位的組合狀態(tài)來(lái)選擇指定的控制寄存器，而其余各位的狀態(tài)被存貯在那個(gè)寄存器中。在操作過程中，操作代碼字在OREG電路的寄存器98-101中集結(jié)(wind up)(見圖7)，后續(xù)4位控制字在SPI電路的寄存器86-92中集結(jié)(見圖6)。操作代碼字CWR由譯碼器電路122譯碼，產(chǎn)生信號(hào)CWR，與信號(hào)ISS一起分別提供給控制寄存器CREG1、CREG2和CREG3的邏輯選通電路230、240及250，作為那里的啟動(dòng)信號(hào)。
如果經(jīng)信號(hào)線IB3提供的控制字最高有效位是邏輯1，則門230變成響應(yīng)狀態(tài)，而門240和250仍保持非響應(yīng)狀態(tài)。這樣，出現(xiàn)在IB0-IB2上的數(shù)據(jù)便由門230和238打入CREG1的寄存器236、234和232。于是，這些寄存器的Q輸出便根據(jù)控制字的相應(yīng)位來(lái)更新。類似地，如果控制字的最高有效位為邏輯零，而次高有效位為邏輯1，則門240變成響應(yīng)狀態(tài)，而門230和250保持非響應(yīng)狀態(tài)。在這種狀況下，出現(xiàn)在IB0和IB1上的數(shù)據(jù)便由門240和248打入CREG2的寄存器246和244。最后，如果控制字的最高有效位和次高有效位的狀態(tài)均為邏輯零，則門250變成響應(yīng)狀態(tài)，而門230和240保持非響應(yīng)狀態(tài)。在這種狀況下，門250和260將信號(hào)線IB0和IB1的數(shù)字狀態(tài)打入寄存器258和256中存貯。以這種方式，可以在中央控制器12的控制下利用接口控制器38控制字傳送給一個(gè)選定的控制寄存器。
最后一個(gè)操作代碼字1111指示接口控制器38把一個(gè)相應(yīng)的數(shù)據(jù)字傳送給數(shù)字輸出端口電路36。從中央控制器進(jìn)行傳送的串行傳送協(xié)議與“控制寫”所用協(xié)議相同，也就是，首先傳送4位操作代碼，后接相應(yīng)的4位數(shù)據(jù)字，稱作端口數(shù)據(jù)。操作代碼字和相應(yīng)數(shù)據(jù)字在它們的相應(yīng)寄存器中集結(jié)，這與前述相同，而信號(hào)線IB0-IB3提供給端口電路36中的一組鎖存寄存器(如圖5所示)。DDU電路中的譯碼器電路122對(duì)操作代碼字PW2譯碼并產(chǎn)生信號(hào)PWR。信號(hào)PWR與選通信號(hào)ISS一起提供給36(見圖5)中的控制電路，使那里的鎖存寄存器能夠存貯線IB0-IB3的數(shù)據(jù)字。提供了一組驅(qū)動(dòng)電路來(lái)把鎖存寄存器中的數(shù)字代碼字傳送到它們的相應(yīng)的數(shù)字輸出線PA3-PA0。
盡管對(duì)本發(fā)明的描述是聯(lián)系上述具體實(shí)施例進(jìn)行的，但可以理解，對(duì)它可作多種補(bǔ)充、修改和替換而不偏離本發(fā)明的廣泛的原理。因此，本發(fā)明不應(yīng)局限于任何單一的實(shí)施例，而應(yīng)根據(jù)所附權(quán)利要求的內(nèi)容來(lái)確定其廣度和范圍。
權(quán)利要求
1.一種頻率合成器，至少包括一個(gè)鎖相環(huán)(PLL)電路(10)，在工作中由中央控制器(12)規(guī)定其特征，以產(chǎn)生一個(gè)合成的信道頻率信號(hào)(SF1)，所述鎖相環(huán)電路包括至少一個(gè)存貯寄存器，它由數(shù)據(jù)字(D1)動(dòng)態(tài)程序控制，該數(shù)據(jù)字規(guī)定所述鎖相環(huán)電路的操作特征，以產(chǎn)生所述合成的信道頻率信號(hào)，所述頻率合成器以下述部件的組合為其特征一個(gè)接口控制器(38，圖2)聯(lián)在所述中央控制器和所述鎖相環(huán)電路的所述至少一個(gè)存貯寄存器之間，在工作中它從所述中央控制器接受(經(jīng)SS、SCK、SI、SDO)操作代碼字和數(shù)據(jù)字；以及一個(gè)緩存存貯器(40，圖4)與所述接口控制器相聯(lián)，用于存貯規(guī)定所述鎖相環(huán)操作特征的一組數(shù)據(jù)字，所述接口控制器響應(yīng)來(lái)自所述中央控制器的操作代碼，以指揮數(shù)據(jù)字(D1、MDD)在所述中央控制器、至少一個(gè)存貯寄存器以及緩存存貯器之間的傳送。
2.根據(jù)權(quán)利要求1的頻率合成器，其特點(diǎn)在于它的接口控制器包括第一裝置(SPI、MMU、DDU)，有選擇地操作把中央控制器與至少一個(gè)存貯寄存相聯(lián)并控制數(shù)據(jù)字在二者之間的傳送；第二裝置(SPI、MMU、DDU)，有選擇地操作把中央控制器與緩存存貯器相聯(lián)并控制數(shù)據(jù)字在二者之間的傳送；第三裝置(SPI、MMU、DDU)，有選擇地操作把緩存存貯器與至少一個(gè)存貯寄存器相聯(lián)并控制數(shù)據(jù)字在二者之間的傳送；以及裝置(SPI)，用于對(duì)來(lái)自中央控制器的操作代碼字譯碼，并根據(jù)譯出的操作代碼字來(lái)選定所述第一、第二和第三裝置之一去完成被指定的操作。
3.根據(jù)權(quán)利要求2的頻率合成器，其特征在于操作代碼字和數(shù)據(jù)字是以串行格式在中央控制器、接口控制器、緩存存貯器以及至少一個(gè)存貯寄存器之間傳送。
4.根據(jù)權(quán)利要求3的頻率合成器，其特征在于所述接口控制器包括四個(gè)端口與中央控制器相連；第一端口(SS)用于從中央控制器接收選通信號(hào)；第二端口(SCK)用于從中央控制器接受時(shí)鐘信號(hào)，用于同步操作代碼字和數(shù)據(jù)字的串行傳送；第三端口(SDI)用于從中央控制器接受串行格式的操作代碼字和數(shù)據(jù)字；第四端口(SDO)用于以串行形式向中央控制器發(fā)送數(shù)據(jù)字。
5.根據(jù)權(quán)利要求4的頻率合成器，其特征在于所述接口控制器包括一種裝置(圖6，210，214)，它有選擇地將第三端口轉(zhuǎn)換成雙向串行字傳送端口(SDI)，用于發(fā)送和接收串行格式字。
6.根據(jù)權(quán)利要求3的頻率合成器，其特征在于其接口控制器包括三個(gè)端口與中央控制器相聯(lián)第一端口(SS)用于從中央控制器接收選通信號(hào)；第二端口(SCK)用于從中央控制器接收時(shí)鐘信號(hào)，用于同步操作代碼字和數(shù)據(jù)字的串行傳送；第三端口用于雙向地向中央控制器發(fā)送及從中央控制器接收串行格式的字。
7.根據(jù)權(quán)利要求3的頻率合成器，其特征在于譯碼裝置包括一個(gè)移位寄存器(86、88、90、92)，用于從中央控制器接收串行格式的操作代碼字并將該操作代碼字轉(zhuǎn)換成并行格式(IB0-IB3)；一個(gè)觸發(fā)器寄存器(98-101)聯(lián)到所述移位寄存器上，用于存貯并行格式的操作代碼字；以及一種裝置，用于對(duì)存貯在所述觸發(fā)器寄存器中的操作代碼字譯碼(120、122)，并根據(jù)所譯出的操作代碼字來(lái)選擇第一、第二及第三裝置之一去完成它規(guī)定的操作。
8.根據(jù)權(quán)利要求7構(gòu)成的頻率合成器，其特征在于接口控制器包括從中央控制器接收選通信號(hào)(SS)和時(shí)鐘信號(hào)(SCK、CKI)的裝置；其中，移位寄存器由所還時(shí)鐘信號(hào)同步，去串行地從中央控制器接收操作代碼字；還在其中由選通信號(hào)控制觸發(fā)器寄存器把一個(gè)操作代碼預(yù)置到觸發(fā)器寄存器中，這個(gè)預(yù)置代碼字被譯碼，從而實(shí)現(xiàn)中央控制器與移位寄存器的聯(lián)接，以同步接收操作代碼字。
9.根據(jù)權(quán)利要求1構(gòu)成的頻率合成器，其特征在于包括裝置(16、20)，該裝置根據(jù)編程(Programmed)特征值來(lái)為鎖相環(huán)電路產(chǎn)生參考頻率信號(hào)，還包括一個(gè)伴隨的存貯寄存器(CREG2、CREG3)可由數(shù)據(jù)字動(dòng)態(tài)程序控制，用以規(guī)定所述產(chǎn)生信號(hào)裝置的特征；其中，接口控制器與所述伴隨存貯寄存器相聯(lián)，并響應(yīng)來(lái)自中央控制器的操作代碼字，以指揮在中央控制器和所述伴隨存貯寄存器之間傳送數(shù)據(jù)字。
10.根據(jù)權(quán)利要求1構(gòu)成的頻率合成器，其特征在于包括裝置(24)，它根據(jù)程序給定的特征為鎖相環(huán)電路產(chǎn)生環(huán)偏移控制信號(hào)，還包括一個(gè)伴隨的存貯寄存器(CREG1)，可由數(shù)據(jù)字(IB0-IB3)動(dòng)態(tài)程序控制來(lái)規(guī)定所述產(chǎn)生信號(hào)裝置的特征；其中，接口控制器與所述伴隨存貯寄存器相聯(lián)，并響應(yīng)來(lái)自中央控制器的操作代碼字，以指揮在中央控制器和所述伴隨存貯寄存器之間傳送數(shù)據(jù)字。
11.一種頻率合成器，它包括至少一個(gè)鎖相環(huán)電路，由一中央控制器規(guī)定其操作特征以產(chǎn)生合成的信道頻率信號(hào)，所述鎖相環(huán)電路包括至少一個(gè)存貯寄存器由數(shù)據(jù)字動(dòng)態(tài)程序控制規(guī)定其所述鎖相環(huán)電路的操作特征，以產(chǎn)生所述合成的信道頻率信號(hào)，所述頻率合成器的特征在于包括一個(gè)接口控制器，其操作是從中央控制器接收操作代碼字、相應(yīng)的數(shù)據(jù)字以及特征數(shù)據(jù)字。一個(gè)緩存存貯器(圖4)。聯(lián)接到所述接口控制器上，用于在相應(yīng)的一組寄存器(RAM)中存貯一組特征數(shù)據(jù)字，每一個(gè)這種數(shù)據(jù)字相應(yīng)于所述鎖相環(huán)電路產(chǎn)生所述合成信道頻率信號(hào)時(shí)的一個(gè)唯一的操作特征，所述接口控制器響應(yīng)第一個(gè)操作代碼和相應(yīng)的第一個(gè)數(shù)據(jù)字，把一個(gè)特征數(shù)據(jù)字從所述中央控制器傳送到所述緩存存貯器，存貯于唯一對(duì)應(yīng)于所述第一數(shù)據(jù)字代碼的寄存器中；所述接口控制器還響應(yīng)第二操作代碼字和相應(yīng)的第二數(shù)據(jù)字(圖16)，把一個(gè)特征數(shù)據(jù)字從所述緩存存貯器中唯一對(duì)應(yīng)于該第二數(shù)據(jù)字(圖16)代碼的寄存器傳送到所述鎖相環(huán)電路的至少一個(gè)存貯寄存器中，在那里，鎖相環(huán)電路的所述至少一個(gè)寄存器由緩存存貯器傳送來(lái)的特征數(shù)據(jù)字動(dòng)態(tài)地程序控制。
12.根據(jù)權(quán)利要求11構(gòu)成的頻率合成器，其特征在于緩存存貯器包括一個(gè)移位寄存器(圖4)，它的操作是把一個(gè)數(shù)據(jù)字從串行格式變換成并行格式存貯于緩存存貯器的一個(gè)寄存器中；同時(shí)，這里的接口控制器包括從中央控制器接收時(shí)鐘信號(hào)的裝置；以及響應(yīng)第一操作代碼字的裝置，它由中央控制器的所述時(shí)鐘信號(hào)(CK)控制，把串行格式的特征數(shù)據(jù)字從中央控制器移送到緩存存貯器的移位寄存器。
13.根據(jù)權(quán)利要求11構(gòu)成的頻率合成器，其特征在于緩存存貯器包括第一移位寄存器(圖4)，它的操作是將并行格式的數(shù)據(jù)字轉(zhuǎn)換成串行格式(MDO)；樣里的鎖相環(huán)電路的至少一個(gè)寄存器包括一個(gè)第二移位寄存器(圖3)，它的操作是將數(shù)據(jù)字(DI)從串行格式轉(zhuǎn)換成并行格式；再有，這里的接口控制器包括的裝置響應(yīng)第二操作代碼字，把按照相應(yīng)的第二數(shù)據(jù)字從緩存存貯器中取出的特征數(shù)據(jù)字(MDO)并行傳送給第一移位寄存器，并且受獨(dú)立于中央控制器而產(chǎn)生的內(nèi)部時(shí)鐘信號(hào)FL控制，將特征數(shù)據(jù)字并行地從第一移位寄存器送入第二移位寄存器。
14.根據(jù)權(quán)利要求13構(gòu)成的頻率合成器，其特征在于鎖相環(huán)電路(圖3)的至少一個(gè)寄存器包括一個(gè)觸發(fā)器寄存器，它根據(jù)命令(SSL01)的操作是將第二移位寄存器中的特征數(shù)據(jù)字并行傳送給鎖相環(huán)電路，以規(guī)定其操作特征來(lái)產(chǎn)生合成的信道頻率信號(hào)；再有，這里的接口控制器包括接收來(lái)自中央控制器的選通信號(hào)(ISS)的手段(圖10)和響應(yīng)該選通信號(hào)去操作所述觸發(fā)器寄存器的裝置(168-190)。
15.根據(jù)權(quán)利要求13構(gòu)成的頻率合成器，其特征在于包括一個(gè)第二鎖相環(huán)電路(14)，它由中央控制器規(guī)定其操作特征以產(chǎn)生另一個(gè)合成的信道頻率信號(hào)，所述第二鎖相環(huán)電路(圖3)包括第三移位寄存器，其操作是將數(shù)據(jù)字從串行格式轉(zhuǎn)換成并行格式；這里的接口控制器包括一種裝置去響應(yīng)第三操作代碼字，把緩存寄存器中對(duì)應(yīng)于第三操作代碼字的存貯器中的并行特征數(shù)據(jù)字傳送到第一移位寄存器，再在內(nèi)部時(shí)鐘信號(hào)控制下把該特征數(shù)據(jù)字從第一移位寄存器串行移送到第二鎖相環(huán)電路的第三移位寄存器。
16.根據(jù)權(quán)利要求15構(gòu)成的頻率合成器，其特征在于這第二鎖相環(huán)電路包括一個(gè)觸發(fā)器寄存器，它的操作根據(jù)命令將第三寄存器中的特征數(shù)據(jù)字以并行格式傳送給第二鎖相環(huán)電路，用于規(guī)定其操作特征以產(chǎn)生另一個(gè)合成的信道頻率信號(hào)；在這里，接口控制器包括從中央控制器接收選通信號(hào)的手段及響應(yīng)這一選通信號(hào)來(lái)操作所述觸發(fā)器寄存器的裝置。
17.根據(jù)權(quán)利要求15構(gòu)成的頻率合成器，其特征在于接口控制器包含一種裝置去響應(yīng)第四操作代碼字和相應(yīng)的第四數(shù)據(jù)字(圖16)，把緩存存貯器中相應(yīng)于第四操作代碼字的寄存器存放的第一特征數(shù)據(jù)字并行傳送到第一移位寄存器，并在內(nèi)部時(shí)鐘信號(hào)控制下將第一特征數(shù)據(jù)字從第一移位寄存器串行地移入第二移位寄存器，并在完成所述移位操作時(shí)將第二特征數(shù)據(jù)字從緩存存貯器中對(duì)應(yīng)于第四數(shù)據(jù)字代碼的寄存器并行地傳送到第一移位寄存器，在將存放在第二移位寄存器中的第一特征數(shù)據(jù)字串行移入第三移位寄存器的同時(shí)，再在內(nèi)部時(shí)鐘信號(hào)控制下將這第二特征數(shù)據(jù)字從第一移位寄存器串行地移入第二移位寄存器。一旦完成了這后一個(gè)移位操作，將第一特征數(shù)據(jù)字存放于第二鎖相環(huán)電路的第三移位寄存器，而將第二特征數(shù)據(jù)字存放于該鎖相環(huán)電路的第二移位寄存器。
18.根據(jù)權(quán)利要求17構(gòu)成的頻率合成器，其特征在于鎖相環(huán)電路(圖3)包括一個(gè)第一觸發(fā)器電路，它的操作是根據(jù)命令將第二移位寄存器中的特征數(shù)據(jù)字傳送給鎖相環(huán)電路來(lái)規(guī)定其操作特征以產(chǎn)生合成的信號(hào)頻率信號(hào)；這里的第二鎖相環(huán)電路包括一個(gè)第二觸發(fā)器電路，它的操作是根據(jù)命令將第三移位寄存器中的特征數(shù)據(jù)字傳送給第二鎖相環(huán)電路，去規(guī)定其操作特征以產(chǎn)生另一個(gè)合成的信號(hào)頻率信號(hào)；這里的接口控制器包括從中央控制器接收選通信號(hào)(ISS)的裝置和響應(yīng)選通信號(hào)同時(shí)操作第一和第二觸發(fā)器寄存器的裝置。
19.根據(jù)權(quán)利要求11構(gòu)成的頻率合成器，其特征在于接口控制器包括四個(gè)端口與中央控制器相聯(lián)第一端口從中央控制器接收一個(gè)選通信號(hào)；第二端口從中央控制器接收一個(gè)時(shí)鐘信號(hào)，它同步操作代碼字和數(shù)據(jù)字的串行傳送；第三端口以半行格式從中央控制器接收操作代碼字和數(shù)據(jù)字；第四端口以半行格式向中央控制器發(fā)送數(shù)據(jù)字。
20.根據(jù)權(quán)利要求19構(gòu)成的頻率合成器，其特征在于接口控制器包括能夠有選擇地將第三端口轉(zhuǎn)換成可以發(fā)送和接收串行格式字的雙向串行字傳送端口的裝置。
21.根據(jù)權(quán)利要求11構(gòu)成的頻率合成器，其特征在于接口控制器包括三個(gè)端口與中央控制器相聯(lián)第一端口從中央控制器接收選通信號(hào)；第二端口從中央控制器接收時(shí)鐘信號(hào)用以同步操作代碼字和數(shù)據(jù)字的半行傳送；第三端口用于雙向地分別向中央控制器發(fā)送和從中央控制器接收串行格式的字。
22.一種頻率合成器，包括多個(gè)鎖相環(huán)(PLL)電路，由中央控制器規(guī)定每個(gè)鎖相環(huán)電路的特征以產(chǎn)生相應(yīng)的合成信道頻率信號(hào)，每個(gè)鎖相環(huán)電路包括一個(gè)存貯寄存器以表征其相應(yīng)鎖相環(huán)電路的數(shù)據(jù)字動(dòng)態(tài)編程來(lái)產(chǎn)生其合成的信道頻率信號(hào)，所述頻率合成器的特征在于包括一個(gè)接口控制器，其操作功能是從中央控制器接收操作代碼字、相應(yīng)數(shù)據(jù)字及特征數(shù)據(jù)字；以及一個(gè)緩存存貯器，它與所述接口控制器相聯(lián)，用于在相應(yīng)的一組寄存器中存貯一組特征數(shù)據(jù)字，每個(gè)這類數(shù)據(jù)字相應(yīng)于一個(gè)鎖相環(huán)電路在產(chǎn)生其合成信道頻率信號(hào)時(shí)的唯一操作特征(圖16)，所述接口控制器響應(yīng)操作代碼字和相應(yīng)的數(shù)據(jù)字，來(lái)指揮特征數(shù)據(jù)字從所述緩存存貯器中被選中的寄存器向所述一組鎖相環(huán)電路中被選中之一的存貯寄存器的傳送。
23.根據(jù)權(quán)利要求22構(gòu)成的頻率合成器，其特征在于接口控制器自動(dòng)響應(yīng)從中央控制器接收的操作代碼字和相應(yīng)數(shù)據(jù)字，來(lái)指揮特征數(shù)據(jù)字從緩存存貯器向所述一組鎖相環(huán)電路中被選中一個(gè)的傳送。
24.根據(jù)權(quán)利要求22構(gòu)成的頻率合成器，其特征在于接口控制器包括一種裝置，能根據(jù)一個(gè)相應(yīng)數(shù)據(jù)字代碼從緩存存貯器的一個(gè)寄存器取出特征數(shù)據(jù)字以傳送給一個(gè)鎖相環(huán)電路。
25.根據(jù)權(quán)利要求22構(gòu)成的頻率合成器，其特征在于接口控制器包括一種裝置，能根據(jù)一個(gè)操作代碼字的代碼從緩存存貯器的一個(gè)寄存器取出一個(gè)特征數(shù)據(jù)字以傳送給一個(gè)鎖相環(huán)電路。
26.根據(jù)權(quán)利要求22構(gòu)成的一個(gè)頻率合成器，其特征在于接口控制器包括一種裝置，能響應(yīng)單一操作代碼和單一相應(yīng)數(shù)據(jù)字來(lái)指揮多個(gè)特征數(shù)據(jù)字從緩存存貯器中選定的相應(yīng)寄存器向選定的多個(gè)鎖相環(huán)電路的存貯寄存器的傳送。
全文摘要
一種頻率合成器包括至少一個(gè)可按程序規(guī)定其特征的鎖相環(huán)電路；一個(gè)緩存存貯器和一個(gè)接口控制器，它響應(yīng)來(lái)自中央控制器的操作代碼，來(lái)指揮在至少一個(gè)所述鎖相環(huán)電路、緩存存貯器及中央控制器之間傳送用以規(guī)定鎖相環(huán)電路特征的數(shù)據(jù)字。并可根據(jù)預(yù)先規(guī)定的協(xié)議在它們之間進(jìn)行串行地?cái)?shù)據(jù)字傳送。
文檔編號(hào)H03L7/18GK1048470SQ9010312
公開日1991年1月9日 申請(qǐng)日期1990年6月25日 優(yōu)先權(quán)日1989年6月29日
發(fā)明者海羅爾德·巴里·韋恩, 塔赫尼亞·奧米德, 大衛(wèi)·沃爾特·李, 理瓦斯·馬里奧·阿伯特 申請(qǐng)人:莫托羅拉公司