專利名稱：相位取樣頻率合成器的制作方法
技術領域：
本發(fā)明涉及一種頻率合成器。
當今世界上所用的頻率合成技術有三種類型經(jīng)典的直接式合成技術，帶鎖相環(huán)及其分頻器的合成技術(簡稱鎖相法)，以數(shù)字技術和集成電路為設計依據(jù)的數(shù)字式合成技術(簡稱數(shù)字法)。
評價頻率合成技術優(yōu)劣的標準有技術指標上的最高輸出頻率及其輸出頻率范圍、頻率穩(wěn)定度、分辨力和開關時間等項參數(shù);還有商品形態(tài)上的造價和體積。上述三類技術在這兩方面都有各自的優(yōu)缺點。其中數(shù)字法和直接式的共同優(yōu)點在于穩(wěn)定度、分辨力和開關時間等方面;而鎖相法則在通訊領域中的廣泛應用顯示了它的比較全面的優(yōu)良效果。
然而，近代大容量快速跳頻通訊的發(fā)展，又使得鎖相法滿足不了跳頻速率的要求，因為鎖相法存在著分辨力與開關時間相矛盾的弊病，致使頻率合成技術在通訊領域應用上成為一個難題。
已有適用于VHF頻段通訊領域的合成器，皆離不開鎖相法這種模式?？梢源致缘胤譃閮深愐活愂遣捎孟辔桓櫦夹g，如小數(shù)分頻法，專利FR-015808(1981)，(GB-1560233，US-068199，1982);GB-030336(1983)，(US-4344045)均公開了此技術。另一類是采用頻率可變的參考源，Albert.L.Bramble(“Direct Digital Frequency Synthesis”proc.35thAnn.Frequency Control Symposium.May 1981)和C.K.Richardson(“A Novel Synthesiser for Miniature SSB Radio Equipment”proc.39thAnn.Frequency Control Symposium.May 1985)均公開了此類技術。若從信息處理方面(包括邏輯電路工作速度要求，相位抖動的影響，參量調(diào)整方便等)考慮，后者仍是一條比較可取的途徑。其中所說頻率參考源，仍是一頻率合成器，只是對這樣的頻率合成器有著特殊的要求，這可概括為如下需要同時具備的兩個方面一方面，雖然這種合成器處于較低頻工作，但要求其最高輸出頻率盡可能高;另一方面，要求能有選擇性地調(diào)整技術指標且不引起相互影響。但是已有的合成器仍無法滿足這種要求。其原因在于頻率合成原理上。已有的合成器僅保證在某些條件下具體應用的可行性，而未考慮過這種特殊的要求。例如，上述Albert.L.Bramble提出的合成器的參考源是數(shù)字法的典型代表，是取樣定理在頻率合成上的具體應用。按取樣定理，其最高輸出頻率可以達到參考頻率(即取樣頻率)fr的一半(通常僅取四分之一)。若要在一定最高輸出頻率上提高分辨力，則需付出相當可觀的內(nèi)存容量作為代價;還有，作為參考信號所需的是相位訊息，幅度信息的正弦值在此是可有可無的，但電路結(jié)構(gòu)上又是不能不要?！皵?shù)字頻率合成器的一種新方法”(國外電子測量技術，1983.N.02)所述的合成器其最高輸出頻率只有參考頻率fr的二十分之一。上述C.K.Richardson提供的合成器其可變參考源又沿用了鎖相環(huán)原理，因而只能在某種有限的范圍內(nèi)應用。
本發(fā)明的目的旨在提供一種按相位取樣原理設計的頻率合成器。該原理能夠直接從參考頻率信號的相位信息中提取所需輸出頻率信號的相位信息，該合成器能夠同時具備背景技術中所述三種技術所具備的優(yōu)點而避開其缺點，其最高輸出頻率能達到參考頻率fr之值，分辨率可按接近極限值任意選擇而所增加的設備不多(若fr采用晶振，則相位累加器及相應的D/A轉(zhuǎn)換器僅用六位便可達到要求)，開關時間及輸出頻率穩(wěn)定度同一般數(shù)字法，該發(fā)明能有效地解決鎖相法的的固有矛盾。
本發(fā)明包括帶有數(shù)/模轉(zhuǎn)換器D/A的相位累加器PA，過零相位檢測器Dg，為PA和Dg提供控制和觸發(fā)信號的邏輯電路。相位累加器PA最好采用BCD碼相位累加器，PA由N位累加器組成，每位累加器代表一位十進制數(shù)。所需的十進制數(shù)總位數(shù)N由頻率合成器給定的技術指標確定。一位累加器可由D型觸發(fā)器、加法器和相應的控制電路所組成，并采用BCD碼運算。
BCD碼D/A轉(zhuǎn)換器由與BCD碼相位累加器PA有相應位數(shù)的各位D/A轉(zhuǎn)換電路構(gòu)成，按BCD碼運算。每位D/A值代表一位十進制數(shù)，兩相鄰位成十倍關系，不存在進位問題。PA與D/A之間采用并行連接。
所說的過零相位檢測器Dg包括兩組(兩相)結(jié)構(gòu)相同的電壓/脈寬轉(zhuǎn)換電路V/D、過零相位檢測信號的第一個脈沖附加電路PO和或門。或門的輸入端與兩相V/D電路和過零相位檢測信號的第一個脈沖附加電路PO連接。PO電路的目的在于給過零相位檢測信號fS(t)補充第一個起始脈沖。
所說的邏輯電路由參考信號分相器、兩組與門和觸發(fā)器組成。產(chǎn)生三種邏輯信號，先是在指令信號C(t)操縱下的相位累加器PA產(chǎn)生一進位信號CT(t)，再從參考信號fr(t)中分解出運算信號φr(t)，再由此獲得門控信號MA(t)和Mβ(t)。可采用兩個與門和兩個雙穩(wěn)態(tài)觸發(fā)器構(gòu)成。指令信號可以是來自頻率合成器外部，也可以在內(nèi)部自行產(chǎn)生。不管何種情形，它必須和參考信號fr(t)同步，且脈寬等于Tr/2(參考頻率為fr)，以保證預置量X值完全進入PA后才開始進行累加運算。上述門控信號MA(t)和Mβ(t)同時又是檢測器Dg的觸發(fā)信號，而運算信號φr(t)也是產(chǎn)生門控信號的觸發(fā)器的觸發(fā)信號。


圖1為本發(fā)明所述的采用BCD碼的相位取樣頻率合成器的電路結(jié)構(gòu)方框圖。
圖2為本發(fā)明所述相位取樣頻率合成器若干主要信號的相位一時間圖，以說明輸出頻率的合成過程中合成器系統(tǒng)里若干連接點上信號的相互關系。輸出頻率fS設計在參考頻率fr的(0.5～1)倍范圍內(nèi)。
頻率合成器系統(tǒng)結(jié)構(gòu)分為三部分帶D/A轉(zhuǎn)換器的相位累加器PA(皆以BCD碼進行運算)，過零相位檢測器Dg和邏輯電路系統(tǒng)L.C..預先將一小數(shù)值X通過預置器在指令信號C(t)的導引下，于C(t)后沿時刻輸入相位累加器PA，此處X＝(fr-fs)/fs，其中fr為參考頻率，fs為所需輸出頻率。從該時刻開始X值在PA被逐次地進行累加運算，所得數(shù)值由D/A轉(zhuǎn)換為相應的模擬電壓，由控制信號交替地送入過零相位檢測器Dg內(nèi)，在那里完成對輸出信號的過零檢測，輸出所需頻率。從C(t)前沿算起，X值進入PA的時間實際上要經(jīng)歷一個指令信號C(t)的寬度(等于Tr/2，每次啟動時僅有一個脈沖)，并在與此接鄰的運算信號φr(t)脈沖位置上，PA完成第一次累加運算，輸出量為Y(1)＝X(如何完成第一次累加運算，詳細后述)。當出現(xiàn)第二個運算脈沖后，PA的輸出量為Y(2)＝2X。第三次為Y(3)＝3X，依此類推，直至累加數(shù)nx≥1，進位信號CT(t)便在該運算脈沖位置上出現(xiàn)。圖2中的CT(t)其前沿畫得較寬，表示它出現(xiàn)時刻的可能范圍，其值決定于PA內(nèi)加法器的進位傳播延遲時間。當出現(xiàn)nx＝0時，表示PA完成一個累加周期。PA的輸出為數(shù)字量。必須經(jīng)由D/A轉(zhuǎn)換為相應的模擬電壓才能進入過零相位檢測器Dg內(nèi)起控制作用。PA與D/A采用并行連接。
檢測器Dg的組成如圖1中虛線所示方塊。它由兩組(兩相)結(jié)構(gòu)相同的電壓/脈寬轉(zhuǎn)換電路V/D、過零相位檢測信號的第一個脈沖附加電路Po和或門“+”組成。其中A組V/D電路由與門y3經(jīng)取樣保持電路S/H接到觸發(fā)器DA的輸入端;B組由與門y4經(jīng)另一個S/H電路接到觸發(fā)器Dβ的輸入端。進入Dg內(nèi)的模擬電壓必須首先分別經(jīng)由A相和B相的門控信號MA(t)和MB(t)導引，輪流交替地在不同時間內(nèi)進入Dg內(nèi)。這種門控信號在不同的時刻上，其脈寬可以相等，也可以不等，遇到扣除脈沖位置，脈寬就加一倍，以保證模擬電壓有足夠的延遲時間供給V/D電路輸出相應的脈寬，這種脈寬的后沿就是所需輸出頻率信號的過零相位。V/D電路內(nèi)的控制方式分為兩檔，第一檔對應于X＜1，CT(t)＝0的情況;第二檔對應于X≥1，CT(t)＝1的情況。CT(t)線也接到D/A的另一輸入端，目的是起加1作用，在D/A內(nèi)設有加1自動開關，由CT(t)信號控制加1運算。
DA和DB包含如下兩種電路結(jié)構(gòu)，其一是能將電壓轉(zhuǎn)換為相應脈寬的一種V/D電路，例如用單穩(wěn)態(tài)電路稍加改變即可，在單穩(wěn)態(tài)里的RC時間常數(shù)改用壓控恒流源充當R值;其二是微分和倒相電路，其作用在于檢出V/D電路輸出脈沖的后沿信號。
DA和DB輸出的A相和B相過零相位檢測信號DA(t)和DB(t)經(jīng)“或”電路進行邏輯加后輸出過零點相位信號，即所需頻率信號fs(t)。或電路的第三個輸入信號來自Po電路的輸出信號一首位脈沖信號Po(t)。P0電路由一個具有略大于Tr/2輸出脈寬的單穩(wěn)態(tài)和一個與門電路組成。單穩(wěn)態(tài)由指令信號C(t)的后沿啟動，φr(t)脈沖只有在單穩(wěn)態(tài)輸出脈寬期間內(nèi)才能通過門電路，目的在于給輸出信號fs(t)補充第一個起始脈沖。在每段指令信號C(t)期間內(nèi)，僅有一位脈沖。
邏輯電路產(chǎn)生三種邏輯信號。先是在指令信號C(t)操縱下的相位累加器PA產(chǎn)生一進位信號CT(t)，后從參考信號fr(t)中分解出運算信號φr(t)，再由此獲得門控信號MA(t)和MB(t)。這種邏輯電路可采用參考信號分相器“π”和兩個與門y1、y2、雙穩(wěn)態(tài)觸發(fā)器Mc、M組成。參考信號fr(t)經(jīng)過分相器獲得第一相時鐘信號φ1(t)和第二相時鐘信號φ2(t)，如圖2所示，φ1(t)和φ2(t)分別輸入與門y1和y2，與門y1的另一輸入信號為PA輸出的進位信號。與門y1的輸出送MC觸發(fā)器，由MC觸發(fā)器的“1”端產(chǎn)生的脈沖扣除信號Mc(t)送至第二個與門y2。由y2輸出運算信號φr(t)，它同時也是M觸發(fā)器的觸發(fā)信號和Po的開關信號。每當累加器累加一次，M觸發(fā)器就翻轉(zhuǎn)一次，由M觸發(fā)器“0”態(tài)端產(chǎn)生A相門控信號，“1”態(tài)端產(chǎn)生B相門控產(chǎn)生。與門y3和y4每隔一個φr(t)脈沖的間隔也各自相應地開啟及關閉一次(一個開啟另一個便在該時刻關閉)。來自D/A的模擬電壓經(jīng)開啟的與門進入相應的S/H電路，在那里一直被保持到V/D電路輸出脈寬的后沿。y3和y4輪流交替地開啟和關閉，DA和DB也相應地輪流工作，即各自在觸發(fā)信號前沿被啟動，輸出脈寬與相應的累加相位置相對應。檢測出DA(t)和DB(t)輸出信號的后沿并經(jīng)倒相和“或”電路相加組合，就可輸出具有過零點相位信息的輸出信號fS(t)。由于PA和D/A之間采用并行連接法，在第n次運算脈沖位置上PA內(nèi)的數(shù)字量Yi(n)所形成的和數(shù)輸出、D/A內(nèi)模擬電壓的產(chǎn)生以及控制模擬電壓進入檢測器Dg的控制信號CT(t)、MA(t)和MB(t)，這些信號脈沖的起始點，幾乎是在同一時刻形成。它們之間的時延只有ns數(shù)量級(取決于器件的開關速度)。用fS(t)去觸發(fā)雙穩(wěn)態(tài)，可得具有頻率為fS的方波信號;若由“或”電路兩輸入端引出DA(t)和DB(t)分別觸發(fā)兩個雙穩(wěn)態(tài)，則可得頻率為fS/2，相位差為π/2的兩列方波信號。
上述方波信號經(jīng)相應的濾波電路F，不難得到正弦波信號。若對輸出頻譜不十分苛求，則可采用二極管網(wǎng)絡濾波電路，可使電路大為簡化。
門控信號MA(t)和MB(t)同時又是檢測器Dg的觸發(fā)信號。
在指令信號C(t)前沿，開始將系統(tǒng)歸零，其特征有三1、X將禁止，PA中各D觸發(fā)器被歸零，使得進位信號CT(t)歸零，進入D/A內(nèi)的PA各輸出量Yi(n)也為零，D/A輸出值為零。
2、觸發(fā)器MC被歸零，Mc(t)跳變?yōu)楦唠娖剑蜷_與門y2，為第一次累加運算準備第一個φr(t)脈沖。如圖2所示，Mc(t)的起始段有兩段虛線，表示MC歸零前的兩種可能狀態(tài)。其他信號也有類似狀態(tài)。
3、檢測器Dg內(nèi)的兩組V/D電路被恢復零態(tài)。由于是被C(t)的正向脈沖強行置零，故由M觸發(fā)器送入的觸發(fā)信號并不影響歸零的進行。在電路設計上應當保證C(t)與MA(t)〔或MB(t)〕不產(chǎn)生競爭狀態(tài)。
在C(t)脈寬的兩倍處為系統(tǒng)的零點時刻。此時系統(tǒng)中各部分已具備了運行條件X值已完全進入PA，C(t)已結(jié)束，在第一個φr(t)脈沖位置上，PA輸出第一個累加量Y(1)＝X。第一次累加運算的條件為C(t)將MC觸發(fā)器置零，從而打開與門y2，由φ1(t)提供C(t)之后的第一個φr(t)脈沖。此后，φr(t)的產(chǎn)生可歸結(jié)為φ2(t)·Mc(t)的邏輯乘，但MC的觸發(fā)信號又以φ1(t)·CT(t)邏輯乘為條件，即φ1(t)和CT(t)經(jīng)與門y1接到MC的輸入端作為觸發(fā)信號，以此構(gòu)成從φ2(t)扣除一個脈沖的條件，并且僅僅扣除一個。在扣除狀態(tài)中，φ2(t)被禁止，CT(t)繼續(xù)存在，直到第二個φ1(t)到來之后將MC翻轉(zhuǎn)由Mc(t)打開y2送出第二個φr(t)。y2的輸出還接到M的輸入端，所以φr(t)又是M觸發(fā)器的觸發(fā)信號。在系統(tǒng)零點上，M被觸發(fā)，但由于它沒有歸零端，其狀態(tài)是任意的，這對輸出信號頻率并無影響。
在圖1中YN(n)表示第N位十進制數(shù)的第n次累加數(shù)值。BCD碼相位累加器所需的十進制數(shù)總位數(shù)由合成器給定的技術指標決定。例如某一頻率合成器的參考頻率fr穩(wěn)定度為10-6/天，則此合成器的輸出頻率最高精確值可取六位數(shù)，所需累加器的位數(shù)N＝6;如果取三位數(shù)已能滿足使用頻率的要求，則取N＝3即可。如對于要求3.25KC，68.5mc或1.08mc等數(shù)值之用戶便是。每位累加器按BCD碼進行運算，以4比特的電路結(jié)構(gòu)進行累加運算時按二進制加法進行，累加數(shù)超過十便產(chǎn)生進位，十以下的數(shù)值保留在累加器內(nèi)。一位累加器可由D型觸發(fā)器、加法器和相應的控制電路組成。
本發(fā)明由上述三部分電路按相位取樣關系相互連接構(gòu)成，由邏輯電路系統(tǒng)提供的控制、觸發(fā)信號能夠從參考頻率fr信號中提取所需的相位信息，這種信息必須符合表征所需頻率的x值之要求，經(jīng)由BCD碼相位累加器PA和與之并行連接的BCD碼相位累加器PA和與之并行連接的BCD碼D/A轉(zhuǎn)換器計算，再由過零點相位檢測器Dg檢測。
由此可見，本發(fā)明按相位取樣原理設計而成，它能夠直接從參考頻率信號相位信息中提取所需輸出頻率信號的相位信息，有效地解決鎖相法中存在的開關時間與分辨力相矛盾的弊病，適應近代跳頻通信應用上要求高速率的需要。在最高輸出頻率、分辨力和開關時間三項技術指標以及電路結(jié)構(gòu)這兩方面性能優(yōu)于現(xiàn)有的頻率合成技術。
權(quán)利要求
1.一種相位取樣頻率合成器，其特征在于包括帶有數(shù)/模轉(zhuǎn)換器D/A的相位累加器PA，過零相位檢測器Dz和為PA與Dz提供控制與觸發(fā)信號的邏輯電路。
2.如權(quán)利要求1所述的頻率合成器，其特征在于所說的相位累加器PA最好為BCD碼相位累加器，BCD碼D/A轉(zhuǎn)換器由與BCD碼相位累加器PA有相應位數(shù)的每位D/A轉(zhuǎn)換電路構(gòu)成，PA與D/A之間采用并行連接;所說的過零相位檢測器Dg包括兩組(兩相)結(jié)構(gòu)相同的電壓/脈寬轉(zhuǎn)換電路V/D、過零相位檢測信號fS(t)的第一個脈沖附加電路P0和或門，或門的輸入端與兩相V/D電路和過零相位檢測信號fS(t)的第一個脈沖附加電路P0連接;所說的邏輯電路包括參考信號分相器、兩組與門和觸發(fā)器，PA由代表N位十進制數(shù)的N位累加器構(gòu)成。
3.根據(jù)權(quán)利要求2所述的頻率合成器、其特征在于一位累加器由D型觸發(fā)器、加法器和相應的控制電路組成，采用BCD碼運算。
4.根據(jù)權(quán)利要求2所述的頻率合成器，其特征在于兩組V/D電路各由與門經(jīng)取樣保持(S/H)電路再接電壓轉(zhuǎn)換為相應脈寬電路。
5.根據(jù)權(quán)利要求4所述的頻率合成器，其特征在于電壓轉(zhuǎn)換為相應脈寬電路用單穩(wěn)態(tài)電路，其RC時間常數(shù)用壓控恒流源充當R值，用微分和倒相電路檢出V/D電路輸出脈沖的后沿信號。
6.根據(jù)權(quán)利要求1所述的頻率合成器，其特征在于過零相位檢測信號fS(t)的第一個脈沖附加電路P0由一個具有略大于Tr/2輸出脈寬的單穩(wěn)態(tài)和一個與門電路組成。
全文摘要
本發(fā)明涉及一種頻率合成器。它提供一種按相位取樣原理設計的新型頻率合成器，由帶D/A轉(zhuǎn)換器的BCD碼相位累加器、過零相位檢測器和提供控制、觸發(fā)信號的邏輯電路系統(tǒng)等組成。本發(fā)明能直接從參考頻率信號的相位信息中提取所需輸出頻率信號的相位信息，同時具備現(xiàn)有三種頻率合成技術(直接式、鎖相法和數(shù)字法)的優(yōu)點而克服其缺點，有效地解決鎖相法中開關時間與分辨力之間的矛盾。
文檔編號H03L7/16GK1040466SQ8910701
公開日1990年3月14日 申請日期1989年8月31日 優(yōu)先權(quán)日1989年8月31日
發(fā)明者周天明 申請人:廈門大學