本發(fā)明屬于集成電路，具體地涉及一種帶放大器輔助型輸出緩沖器的采樣保持電路。

背景技術(shù)：

1、在近代無(wú)線電應(yīng)用和下一代移動(dòng)通信系統(tǒng)中，都需要低功耗、高采樣率(gs/s以上)和中高分辨率(10bit以上)的模數(shù)轉(zhuǎn)換器(analog-to-digital?converter，adc)。一般而言，flash?adc的采樣率可以很容易達(dá)到1gs/s以上，但是因?yàn)殡娐分械谋容^器數(shù)量會(huì)隨分辨率的增加而呈現(xiàn)指數(shù)上漲的趨勢(shì)，因此其分辨率很難在維持較低功耗的前提下達(dá)到8bit以上；sar?adc則在分辨率上很容易做到8bit以上，且功耗更低，但是由于其逐次逼近算法的特征，單通道adc很難在高分辨率的前提下做到高采樣率；pipelineadc和saradc類似，但是其流水線特征更容易在單通道下做到更高的采樣率，但是額外的殘差放大器和比較器也會(huì)帶來(lái)功耗上的犧牲。

2、為了達(dá)到更高的速度，時(shí)間交織型adc逐漸成為高速高精度adc的主流結(jié)構(gòu)。通過(guò)將n個(gè)子通道adc進(jìn)行交織，就可以在相同分辨率下得到n倍采樣率的adc，大幅提高adc的性能指標(biāo)。但是時(shí)間交織型adc交織在一起的多個(gè)通道輸入節(jié)點(diǎn)的負(fù)載也成n倍增加，因此輸入端的帶寬成為了限制時(shí)間交織型adc速度發(fā)展的主要瓶頸之一，為了解決這個(gè)問(wèn)題，通常會(huì)在前端輸入網(wǎng)絡(luò)對(duì)輸入信號(hào)進(jìn)行采樣和保持，然后讓保持信號(hào)通過(guò)信號(hào)緩沖器來(lái)驅(qū)動(dòng)子adc，這對(duì)于信號(hào)緩沖器的線性度和帶寬都提出了更高的要求。

3、現(xiàn)在主流的設(shè)計(jì)在adc前端的信號(hào)緩沖器大多為交流耦合多級(jí)共源共柵上下拉對(duì)稱結(jié)構(gòu)的源極跟隨器，這種結(jié)構(gòu)具有優(yōu)秀的帶寬特性，但是為了達(dá)到更高線性度而采用的多級(jí)共源共柵也增加了額外的電壓余度，并且需要不同的直流電壓進(jìn)行偏置才能保證合適的工作狀態(tài)。

技術(shù)實(shí)現(xiàn)思路

1、鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種帶放大器輔助型輸出緩沖器的采樣保持電路，以解決上述問(wèn)題。

2、根據(jù)本發(fā)明提供了一種帶放大器輔助型輸出緩沖器的采樣保持電路，包括：

3、采樣電路，用于對(duì)模擬輸入電壓信號(hào)進(jìn)行采樣保持處理，產(chǎn)生具有不同共模電壓的保持信號(hào)；

4、放大器輔助型輸出緩沖器，所述放大器輔助型輸出緩沖器包括上下拉對(duì)稱型源極跟隨器和放大器，其中，所述源極跟隨器的柵極與所述采樣電路的輸出端連接，且所述源極跟隨器的源極作為所述采樣保持電路的輸出端，用于輸出保持信號(hào)，所述放大器的輸入端與所述采樣電路的輸出端和所述源極跟隨器的漏極連接，所述放大器的輸出端與所述源極跟隨器的漏極連接。

5、在一實(shí)施例中，所述采樣電路以分裂的形式產(chǎn)生具有不同共模電壓的保持信號(hào)，并連接到所述放大器的偏置節(jié)點(diǎn)進(jìn)行直流偏置，所述采樣電路包括第一采樣開關(guān)s1和構(gòu)成差分形式的采樣電路n和采樣電路p，第一采樣開關(guān)s1的第一端連接模擬輸入電壓信號(hào)，第二端連接采樣電路n和采樣電路p。

6、在一實(shí)施例中，所述采樣電路n和采樣電路p采用底板采樣或頂板采樣。

7、在一實(shí)施例中，所述采樣電路n和采樣電路p的結(jié)構(gòu)相同，分別包括各自的采樣電容cs、第二采樣開關(guān)s2n/s2p和第三采樣開關(guān)s3n/s3p，采樣電容cs的底板與第一采樣開關(guān)s1的第二端和第二樣開關(guān)s2n/s2p的第二端連接，采樣電容cs的頂板與第三采樣開關(guān)s3n/s3p的第二端和所述源極跟隨器的柵極連接，第二采樣開關(guān)s2n/s2p的第一端連接保持共模電壓vcm1，第三采樣開關(guān)s3n/s3p的第一端分別連接采樣共模電壓vcmn/vcmp。

8、在一實(shí)施例中，第一采樣開關(guān)s1由第一時(shí)鐘信號(hào)φ1控制；第二采樣開關(guān)s2n/s2p由第二時(shí)鐘信號(hào)φ2控制；第三采樣開關(guān)s3n/s3p由第三時(shí)鐘信號(hào)φ1i控制。

9、在一實(shí)施例中，第三時(shí)鐘信號(hào)φ1i與第一時(shí)鐘信號(hào)φ1同相位且第三時(shí)鐘信號(hào)φ1i的下降沿和上升沿分別在第一時(shí)鐘信號(hào)φ1的下降沿和上升沿之前；第二時(shí)鐘信號(hào)φ2與第一時(shí)鐘信號(hào)φ1反相，且第二時(shí)鐘信號(hào)φ2的下降沿在第一時(shí)鐘信號(hào)φ1的上升沿之前且第二時(shí)鐘信號(hào)φ2的上升沿在第一時(shí)鐘信號(hào)φ1的下降沿之后。

10、在一實(shí)施例中，所述源極跟隨器包括第一n型場(chǎng)效應(yīng)晶體管mn1和第一p型場(chǎng)效應(yīng)晶體管mp1；其中，mn1和mp1的柵極分別連接采樣電路n和采樣電路p的輸出端，漏極分別與所述放大器的輸出端連接，源極相互連接作為所述采樣保持電路的輸出，mn1和mp1的各自襯底端和源極短接。

11、在一實(shí)施例中，所述放大器為多級(jí)電流復(fù)用型放大器，包括第一級(jí)放大器opan/opap和構(gòu)成第二級(jí)放大器的第二p型場(chǎng)效應(yīng)晶體管mp2/第二n型場(chǎng)效應(yīng)晶體管mn2；其中，opan的反相輸入端與采樣電路n的輸出端連接，正相輸入端與mn1的漏極和mp2的漏極連接，輸出端與mp2的柵極連接，mp2的源極接vdd；opap的正相輸入端與采樣電路p的輸出端連接，反相輸入端與mp1的漏極和mn2的漏極連接，輸出端與mn2的柵極連接，mn2的源極vss。

12、在一實(shí)施例中，opan和opap采用五管ota、共源極放大器或共源共柵放大器。

13、在一實(shí)施例中，opan/opap分別包括四個(gè)場(chǎng)效應(yīng)晶體管m1～m4/m5～m8及各自的米勒補(bǔ)償電容cc和調(diào)零電阻rz；其中，m1、m2和m5、m6的源端連接在一起作為放大器的輸入端，m1的柵極與mp2的漏極連接，漏極與m3的漏極連接，m2的柵極與采樣電路n的輸出端連接，漏極與m4的漏極連接，m3和m4的源極接vdd且柵極互連，m3的漏極與源極連接，m4的漏極與mp2的柵極連接，m5的柵極與mn2的漏極連接，漏極與m7的漏極連接，m6的柵極與采樣電路p的輸出端連接，漏極與m8的漏極連接，m7和m8的源極接vss且柵極互連，m7的漏極與源極連接，m8的漏極與mn2的柵極連接；opan的調(diào)零電阻rz和米勒補(bǔ)償電容cc串聯(lián)連接在m4的漏極和mp2的漏極之間，opap的調(diào)零電阻rz和米勒補(bǔ)償電容cc串聯(lián)連接在m8的漏極和mn2的漏極之間。

14、如上所述，本發(fā)明通過(guò)電流復(fù)用型放大器將采樣電路的輸出保持信號(hào)前饋到上下拉對(duì)稱型源極跟隨器的漏極，在保持上下拉對(duì)稱結(jié)構(gòu)的源極跟隨器自身高帶寬的優(yōu)點(diǎn)前提下，提高了其線性度，并且降低功耗，另外由于對(duì)稱結(jié)構(gòu)，電路均可以采用短溝道場(chǎng)效應(yīng)管進(jìn)行設(shè)計(jì)，從而減小電路面積。

技術(shù)特征：

1.一種帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，所述采樣電路以分裂的形式產(chǎn)生具有不同共模電壓的保持信號(hào)，并連接到所述放大器的偏置節(jié)點(diǎn)進(jìn)行直流偏置，所述采樣電路包括第一采樣開關(guān)s1和構(gòu)成差分形式的采樣電路n和采樣電路p，第一采樣開關(guān)s1的第一端連接模擬輸入電壓信號(hào)，第二端連接采樣電路n和采樣電路p。

3.根據(jù)權(quán)利要求2所述的帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，所述采樣電路n和采樣電路p采用底板采樣或頂板采樣。

4.根據(jù)權(quán)利要求2所述的帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，所述采樣電路n和采樣電路p的結(jié)構(gòu)相同，分別包括各自的采樣電容cs、第二采樣開關(guān)s2n/s2p和第三采樣開關(guān)s3n/s3p，采樣電容cs的底板與第一采樣開關(guān)s1的第二端和第二樣開關(guān)s2n/s2p的第二端連接，采樣電容cs的頂板與第三采樣開關(guān)s3n/s3p的第二端和所述源極跟隨器的柵極連接，第二采樣開關(guān)s2n/s2p的第一端連接保持共模電壓vcm1，第三采樣開關(guān)s3n/s3p的第一端分別連接采樣共模電壓vcmn/vcmp。

5.根據(jù)權(quán)利要求3所述的帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，第一采樣開關(guān)s1由第一時(shí)鐘信號(hào)φ1控制；第二采樣開關(guān)s2n/s2p由第二時(shí)鐘信號(hào)φ2控制；第三采樣開關(guān)s3n/s3p由第三時(shí)鐘信號(hào)φ1i控制。

6.根據(jù)權(quán)利要求4所述的帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，第三時(shí)鐘信號(hào)φ1i與第一時(shí)鐘信號(hào)φ1同相位且第三時(shí)鐘信號(hào)φ1i的下降沿和上升沿分別在第一時(shí)鐘信號(hào)φ1的下降沿和上升沿之前；第二時(shí)鐘信號(hào)φ2與第一時(shí)鐘信號(hào)φ1反相，且第二時(shí)鐘信號(hào)φ2的下降沿在第一時(shí)鐘信號(hào)φ1的上升沿之前且第二時(shí)鐘信號(hào)φ2的上升沿在第一時(shí)鐘信號(hào)φ1的下降沿之后。

7.根據(jù)權(quán)利要求2所述的帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，所述源極跟隨器包括第一n型場(chǎng)效應(yīng)晶體管mn1和第一p型場(chǎng)效應(yīng)晶體管mp1；其中，mn1和mp1的柵極分別連接采樣電路n和采樣電路p的輸出端，漏極分別與所述放大器的輸出端連接，源極相互連接作為所述采樣保持電路的輸出，mn1和mp1的各自襯底端和源極短接。

8.根據(jù)權(quán)利要求6所述的帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，所述放大器為多級(jí)電流復(fù)用型放大器，包括第一級(jí)放大器opan/opap和構(gòu)成第二級(jí)放大器的第二p型場(chǎng)效應(yīng)晶體管mp2和第二n型場(chǎng)效應(yīng)晶體管mn2；其中，opan的反相輸入端與采樣電路n的輸出端連接，正相輸入端與mn1的漏極和mp2的漏極連接，輸出端與mp2的柵極連接，mp2的源極接vdd；opap的正相輸入端與采樣電路p的輸出端連接，反相輸入端與mp1的漏極和mn2的漏極連接，輸出端與mn2的柵極連接，mn2的源極接vss。

9.根據(jù)權(quán)利要求8所述的帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，opan和opap采用五管ota、共源極放大器或共源共柵放大器。

10.根據(jù)權(quán)利要求8所述的帶放大器輔助型輸出緩沖器的采樣保持電路，其特征在于，opan/opap分別包括四個(gè)場(chǎng)效應(yīng)晶體管m1～m4/m5～m8及各自的米勒補(bǔ)償電容cc和調(diào)零電阻rz；其中，m1、m2和m5、m6的源端連接在一起作為放大器的輸入端，m1的柵極與mp2的漏極連接，漏極與m3的漏極連接，m2的柵極與采樣電路n的輸出端連接，漏極與m4的漏極連接，m3和m4的源極接vdd且柵極互連，m3的漏極與源極連接，m4的漏極與mp2的柵極連接，m5的柵極與mn2的漏極連接，漏極與m7的漏極連接，m6的柵極與采樣電路p的輸出端連接，漏極與m8的漏極連接，m7和m8的源極接vss且柵極互連，m7的漏極與源極連接，m8的漏極與mn2的柵極連接；opan的米勒補(bǔ)償電容cc和調(diào)零電阻rz串聯(lián)連接在m4的漏極和mp2的漏極之間，opap的米勒補(bǔ)償電容cc和調(diào)零電阻rz串聯(lián)連接在m8的漏極和mn2的漏極之間。

技術(shù)總結(jié)
本發(fā)明公開了一種帶放大器輔助型輸出緩沖器的采樣保持電路包括：采樣電路，用于對(duì)模擬輸入電壓信號(hào)進(jìn)行采樣保持處理，產(chǎn)生具有不同共模電壓的保持信號(hào)；放大器輔助型輸出緩沖器，所述放大器輔助型輸出緩沖器包括上下拉對(duì)稱型源極跟隨器和放大器，其中，所述源極跟隨器的柵極與所述采樣電路的輸出端連接，且所述源極跟隨器的源極作為所述采樣保持電路的輸出端，用于輸出保持信號(hào)，所述放大器的輸入端與所述采樣電路的輸出端和所述源極跟隨器的漏極連接，所述放大器的輸出端與所述源極跟隨器的漏極連接。本發(fā)明結(jié)構(gòu)簡(jiǎn)單，有較高的魯棒性，同時(shí)具備優(yōu)秀的高帶寬和高線性度的指標(biāo)，并且有著功耗低、面積小、直流工作點(diǎn)可調(diào)等優(yōu)點(diǎn)。

技術(shù)研發(fā)人員：程琪德,姚兵兵,邱雷
受保護(hù)的技術(shù)使用者：同濟(jì)大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30