本發(fā)明涉及半導(dǎo)體集成電路，特別是涉及一種帶失配校準(zhǔn)的逐次逼近模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

1、逐次逼近模數(shù)轉(zhuǎn)換器是逐次逼近寄存器型模數(shù)轉(zhuǎn)換器(successive-approximation?register?adc，sar?adc)的簡(jiǎn)稱(chēng)，是一種將連續(xù)的模擬信號(hào)轉(zhuǎn)換為離散的數(shù)字表示的模擬數(shù)字轉(zhuǎn)換器，它使用二分查找(binary?search)算法搜索并比較各種可能的輸入電壓的量化值，最終得到模數(shù)轉(zhuǎn)換的數(shù)字信號(hào)輸出。

2、逐次逼近模數(shù)轉(zhuǎn)換器通常制造在芯片上，芯片在生產(chǎn)制造過(guò)程中由于每個(gè)加工步驟的不確定性會(huì)使得每個(gè)器件名義上的設(shè)計(jì)值與最終物理實(shí)現(xiàn)值并不相同。這種生產(chǎn)不確定性導(dǎo)致的絕對(duì)偏差值可能高達(dá)20％，且每個(gè)器件具體的偏差程度是無(wú)法預(yù)測(cè)的。失配(mismatch)通常是指同一塊芯片上兩個(gè)相同類(lèi)型器件之間參數(shù)的相對(duì)偏差，而非單個(gè)器件參數(shù)值的絕對(duì)偏差。逐次逼近模數(shù)轉(zhuǎn)換器內(nèi)部的二進(jìn)制加權(quán)電容陣列在制造時(shí)容易發(fā)生失配，這會(huì)造成逐次逼近模數(shù)轉(zhuǎn)換器的非線(xiàn)性。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本發(fā)明實(shí)施例提供了一種帶失配校準(zhǔn)的逐次逼近模數(shù)轉(zhuǎn)換器，能降低時(shí)鐘抖動(dòng)等噪聲、共模電壓失調(diào)對(duì)逐次逼近模數(shù)轉(zhuǎn)換器的影響。

2、本發(fā)明實(shí)施例提供的帶失配校準(zhǔn)的逐次逼近模數(shù)轉(zhuǎn)換器包括：采樣保持電路，用于對(duì)模擬信號(hào)進(jìn)行采樣，得到模擬輸入電壓；差分電容陣列，包括逐次逼近位電容陣列、自動(dòng)平衡電容陣列和校準(zhǔn)電容陣列，其中，逐次逼近位電容陣列用于對(duì)模擬輸入電壓進(jìn)行量化，生成模擬輸出電壓，逐次逼近位電容陣列包含冗余位電容，冗余位電容用于校準(zhǔn)量化過(guò)程中的數(shù)字偏差，自動(dòng)平衡電容陣列、校準(zhǔn)電容陣列均分別連接逐次逼近位電容陣列的p端、n端，自動(dòng)平衡電容陣列用于平衡p端、n端的共模電壓，校準(zhǔn)電容陣列用于校準(zhǔn)逐次逼近位電容陣列的數(shù)字權(quán)重；比較器模塊，比較器模塊的輸入端分別連接采樣保持電路和差分電容陣列，比較器模塊用于將模擬輸出信號(hào)與模擬輸入信號(hào)進(jìn)行比較，輸出比較結(jié)果；逐次逼近邏輯電路，連接比較器的輸出端和差分電容陣列，逐次逼近邏輯電路用于根據(jù)比較結(jié)果控制和管理逐次逼近位電容陣列中電容的狀態(tài)，以使模擬輸出電壓逐次逼近模擬輸入電壓；校準(zhǔn)邏輯電路，連接比較器的輸出端和差分電容陣列，校準(zhǔn)邏輯電路用于控制和管理自動(dòng)平衡電容陣列和校準(zhǔn)電容陣列。

3、根據(jù)本發(fā)明實(shí)施例，逐次逼近位電容陣列包括低段電容陣列、中段電容陣列和高段電容陣列，其中，低段電容陣列、中段電容陣列和高段電容陣列由非二進(jìn)制編碼的整數(shù)權(quán)重的電容陣列構(gòu)成；采樣保持電路通過(guò)高段電容陣列的下極板進(jìn)行采樣。

4、根據(jù)本發(fā)明實(shí)施例，校準(zhǔn)邏輯電路包括自測(cè)量校準(zhǔn)電路，用于控制和管理校準(zhǔn)電容陣列；自測(cè)量校準(zhǔn)電路以差分電容陣列的特定位為基點(diǎn)，通過(guò)校準(zhǔn)電容陣列分別測(cè)量和計(jì)算p端和n端的權(quán)重，將p端和n端的權(quán)重的差值的一半作為校準(zhǔn)后的權(quán)重。

5、根據(jù)本發(fā)明實(shí)施例，自動(dòng)平衡電容陣列連接中段電容陣列的p端、n端；校準(zhǔn)邏輯電路包括自動(dòng)平衡電路，用于控制和管理自動(dòng)平衡電容陣列，其中，自動(dòng)平衡電路使自動(dòng)平衡電容陣列等效于在中段電容陣列中增加至多6個(gè)電容單位的電容。

6、根據(jù)本發(fā)明實(shí)施例，自動(dòng)平衡電容陣列包括低段平衡電容陣列和中段平衡電容陣列，低段平衡電容陣列具有與低段電容陣列相同的權(quán)重配置，中段平衡電容陣列的權(quán)重配置為2：1：1；自動(dòng)平衡電路通過(guò)控制接入p端或n端的自動(dòng)平衡電容陣列的電容的權(quán)重，使p端與n端的共模電壓的偏差值在預(yù)設(shè)差值內(nèi)。

7、根據(jù)本發(fā)明實(shí)施例，低段電容陣列、中段電容陣列和高段電容陣列均包含冗余位電容。

8、根據(jù)本發(fā)明實(shí)施例，逐次逼近模數(shù)轉(zhuǎn)換器還包括擾動(dòng)信號(hào)注入模塊，校準(zhǔn)邏輯電路還包括基于殘差電壓控制策略實(shí)現(xiàn)的純模擬抖動(dòng)電路，其中，擾動(dòng)信號(hào)注入模塊用于將偽隨機(jī)擾動(dòng)信號(hào)通過(guò)純模擬抖動(dòng)電路注入到冗余位電容中。

9、根據(jù)本發(fā)明實(shí)施例，逐次逼近型模數(shù)轉(zhuǎn)換器的運(yùn)行模式包括校準(zhǔn)模式和正常工作模式，校準(zhǔn)模式在正常工作模式開(kāi)始前完成，其中，校準(zhǔn)模式包括共模電壓自動(dòng)平衡階段、自測(cè)量校準(zhǔn)階段和抖動(dòng)注入階段，正常工作模式包括采樣階段、保持階段和量化階段。

10、根據(jù)本發(fā)明實(shí)施例，高段電容陣列中任意一個(gè)非最低位的權(quán)重電容的權(quán)重小于比任意一個(gè)非最低位的權(quán)重電容更低位的所有權(quán)重電容的權(quán)重之和。

11、根據(jù)本發(fā)明實(shí)施例，低段電容陣列的下部包含亞最小單元電容陣列，用于提高校準(zhǔn)數(shù)字位權(quán)重的精度。

12、根據(jù)本發(fā)明實(shí)施例的帶失配校準(zhǔn)的逐次逼近模數(shù)轉(zhuǎn)換器，在差分電容陣列中集成逐次逼近位電容陣列、自動(dòng)平衡電容陣列和校準(zhǔn)電容陣列，通過(guò)在逐次逼近位電容陣列中增加冗余位電容，校準(zhǔn)量化過(guò)程中的數(shù)字偏差，從而抑制噪聲失調(diào)等非理想因素對(duì)模數(shù)轉(zhuǎn)換結(jié)果的影響；自動(dòng)平衡電容陣列連接逐次逼近位電容陣列的p端、n端，通過(guò)比較檢測(cè)p、n兩端共模電壓，改變接入p端、n端的自動(dòng)平衡電容大小，從而能夠平衡p端、n端的共模電壓，校準(zhǔn)電容陣列連接逐次逼近位電容陣列的p端、n端，校準(zhǔn)電容陣列能夠校準(zhǔn)逐次逼近位電容陣列的數(shù)字權(quán)重。相比現(xiàn)有的方案，本發(fā)明實(shí)施例的逐次逼近模數(shù)轉(zhuǎn)換器的失配校準(zhǔn)更加有效且充分。

技術(shù)特征：

1.一種帶失配校準(zhǔn)的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述逐次逼近位電容陣列包括低段電容陣列、中段電容陣列和高段電容陣列，其中，所述低段電容陣列、中段電容陣列和高段電容陣列由非二進(jìn)制編碼的整數(shù)權(quán)重的電容陣列構(gòu)成；

3.根據(jù)權(quán)利要求2所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述校準(zhǔn)邏輯電路包括自測(cè)量校準(zhǔn)電路，用于控制和管理所述校準(zhǔn)電容陣列；

4.根據(jù)權(quán)利要求2所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述自動(dòng)平衡電容陣列連接所述中段電容陣列的p端、n端；

5.根據(jù)權(quán)利要求4所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述自動(dòng)平衡電容陣列包括低段平衡電容陣列和中段平衡電容陣列，所述低段平衡電容陣列具有與所述低段電容陣列相同的權(quán)重配置，所述中段平衡電容陣列的權(quán)重配置為2：1：1；

6.根據(jù)權(quán)利要求2所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述低段電容陣列、中段電容陣列和高段電容陣列均包含所述冗余位電容。

7.根據(jù)權(quán)利要求1或6任一項(xiàng)所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述逐次逼近模數(shù)轉(zhuǎn)換器還包括擾動(dòng)信號(hào)注入模塊，所述校準(zhǔn)邏輯電路還包括基于殘差電壓控制策略實(shí)現(xiàn)的純模擬抖動(dòng)電路，其中，所述擾動(dòng)信號(hào)注入模塊用于將偽隨機(jī)擾動(dòng)信號(hào)通過(guò)所述純模擬抖動(dòng)電路注入到所述冗余位電容中。

8.根據(jù)權(quán)利要求7所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述逐次逼近型模數(shù)轉(zhuǎn)換器的運(yùn)行模式包括校準(zhǔn)模式和正常工作模式，所述校準(zhǔn)模式在所述正常工作模式開(kāi)始前完成，其中，所述校準(zhǔn)模式包括共模電壓自動(dòng)平衡階段、自測(cè)量校準(zhǔn)階段和抖動(dòng)注入階段，所述正常工作模式包括采樣階段、保持階段和量化階段。

9.根據(jù)權(quán)利要求2所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述高段電容陣列中任意一個(gè)非最低位的權(quán)重電容的權(quán)重小于比所述任意一個(gè)非最低位的權(quán)重電容更低位的所有權(quán)重電容的權(quán)重之和。

10.根據(jù)權(quán)利要求2所述的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述低段電容陣列的下部包含亞最小單元電容陣列，用于提高校準(zhǔn)數(shù)字位權(quán)重的精度。

技術(shù)總結(jié)
本發(fā)明提供一種帶失配校準(zhǔn)的逐次逼近模數(shù)轉(zhuǎn)換器，涉及半導(dǎo)體集成電路領(lǐng)域。該逐次逼近模數(shù)轉(zhuǎn)換器包括：采樣保持電路、差分電容陣列、比較器模塊、逐次逼近邏輯電路和校準(zhǔn)邏輯電路。差分電容陣列包括逐次逼近位電容陣列、自動(dòng)平衡電容陣列和校準(zhǔn)電容陣列。逐次逼近位電容陣列用于對(duì)模擬輸入電壓進(jìn)行量化，生成模擬輸出電壓。逐次逼近位電容陣列包含冗余位電容，冗余位電容用于校準(zhǔn)量化過(guò)程中的數(shù)字偏差。自動(dòng)平衡電容陣列、校準(zhǔn)電容陣列均分別連接逐次逼近位電容陣列的P端、N端，自動(dòng)平衡電容陣列用于平衡P端、N端的共模電壓，校準(zhǔn)電容陣列用于校準(zhǔn)逐次逼近位電容陣列的數(shù)字權(quán)重。本發(fā)明能夠降低噪聲、共模電壓失調(diào)對(duì)模數(shù)轉(zhuǎn)換精度的影響。

技術(shù)研發(fā)人員：曹曉東,李明軒,張雪蓮
受保護(hù)的技術(shù)使用者：中國(guó)科學(xué)院半導(dǎo)體研究所
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19