本公開涉及半導(dǎo)體器件及制造該半導(dǎo)體器件的方法。

背景技術(shù)：

1、正在進行研究以減小構(gòu)成半導(dǎo)體器件的元件的尺寸并提高其性能。例如，正在進行研究以在動態(tài)隨機存取存儲器(dram)中可靠地且穩(wěn)定地形成尺寸減小的元件。

技術(shù)實現(xiàn)思路

1、示例實施例提供了一種可以提高集成度的半導(dǎo)體器件。

2、根據(jù)示例實施例的一方面，一種半導(dǎo)體器件包括：下芯片結(jié)構(gòu)；以及上芯片結(jié)構(gòu)，所述上芯片結(jié)構(gòu)位于所述下芯片結(jié)構(gòu)上，其中，所述下芯片結(jié)構(gòu)包括：存儲結(jié)構(gòu)；下互連結(jié)構(gòu)，所述下互連結(jié)構(gòu)電連接到所述存儲結(jié)構(gòu)；以及下接合焊盤，所述下接合焊盤電連接到所述下互連結(jié)構(gòu)，并且其中，所述上芯片結(jié)構(gòu)包括：上基底；外圍晶體管，所述外圍晶體管位于所述上基底上；第一上互連結(jié)構(gòu)，所述第一上互連結(jié)構(gòu)位于所述上基底上并電連接到所述外圍晶體管；通路，所述通路穿透所述上基底并電連接到所述第一上互連結(jié)構(gòu)；上接合焊盤，所述上接合焊盤位于所述上基底下方并接合到所述下接合焊盤；以及中間連接結(jié)構(gòu)，所述中間連接結(jié)構(gòu)位于所述上基底和所述下芯片結(jié)構(gòu)之間并且電連接所述上接合焊盤和所述通路。

3、根據(jù)示例實施例的一方面，一種半導(dǎo)體器件包括：下芯片結(jié)構(gòu)，所述下芯片結(jié)構(gòu)包括：第一存儲區(qū)域；第二存儲區(qū)域；以及延伸區(qū)域，所述延伸區(qū)域位于所述第一存儲區(qū)域和所述第二存儲區(qū)域之間；以及上芯片結(jié)構(gòu)，所述上芯片結(jié)構(gòu)位于所述下芯片結(jié)構(gòu)上，其中，所述下芯片結(jié)構(gòu)還包括：位線，所述位線位于所述第一存儲區(qū)域中并延伸到所述延伸區(qū)域中；以及互補位線，所述互補位線位于所述第二存儲區(qū)域中并延伸到所述延伸區(qū)域中，其中，所述上芯片包括：上基底；讀出放大器陣列區(qū)域，所述讀出放大器陣列區(qū)域位于所述上基底上并且包括讀出放大器區(qū)域；以及通路，所述通路穿透所述上基底，其中，所述讀出放大器陣列區(qū)域與所述第一存儲區(qū)域垂直地交疊，其中，所述讀出放大器區(qū)域當(dāng)中的第一讀出放大器區(qū)域電連接到所述位線中的第一位線和所述互補位線當(dāng)中的第一互補位線，其中，所述第一讀出放大器區(qū)域包括：第一連接區(qū)域；第二連接區(qū)域；以及第一讀出放大器，并且其中，所述通路包括：第一布線(routing)通路，所述第一布線通路位于所述第一連接區(qū)域下方并穿透所述上基底；以及第二布線通路，所述第二布線通路位于所述第二連接區(qū)域下方并穿透所述上基底。

4、根據(jù)示例實施例的一方面，一種半導(dǎo)體器件包括：下芯片結(jié)構(gòu)，所述下芯片結(jié)構(gòu)包括：第一存儲區(qū)域；第二存儲區(qū)域；以及延伸區(qū)域，所述延伸區(qū)域位于所述第一存儲區(qū)域和所述第二存儲區(qū)域之間；以及上芯片結(jié)構(gòu)，所述上芯片結(jié)構(gòu)位于所述下芯片結(jié)構(gòu)上，其中，所述下芯片結(jié)構(gòu)包括：位線，所述位線位于所述第一存儲區(qū)域中并延伸到所述延伸區(qū)域中；互補位線，所述互補位線位于所述第二存儲區(qū)域中并延伸到所述延伸區(qū)域中；下布線接合焊盤陣列區(qū)域，所述下布線接合焊盤陣列區(qū)域位于所述第一存儲區(qū)域上并且包括第一下布線接合焊盤和第二下布線接合焊盤；第一下布線互連結(jié)構(gòu)，所述第一下布線互連結(jié)構(gòu)電連接所述位線和所述第一下布線接合焊盤；以及第二下布線互連結(jié)構(gòu)，所述第二下布線互連結(jié)構(gòu)電連接所述互補位線和所述第二下布線接合焊盤，其中，所述上芯片結(jié)構(gòu)包括：上基底；讀出放大器陣列區(qū)域，所述讀出放大器陣列區(qū)域位于所述上基底上并包括讀出放大器區(qū)域；上布線接合焊盤陣列區(qū)域，所述上布線接合焊盤陣列區(qū)域位于所述上基底下方并且包括第一上布線接合焊盤和第二上布線接合焊盤；布線通路，所述布線通路穿透所述上基底并包括第一布線通路和第二布線通路；第一中間布線連接結(jié)構(gòu)，所述第一中間布線連接結(jié)構(gòu)位于所述上基底和所述上布線接合焊盤陣列區(qū)域之間，并且電連接所述第一布線通路和所述第一上布線接合焊盤；以及第二中間布線連接結(jié)構(gòu)，所述第二中間布線連接結(jié)構(gòu)位于所述上基底和所述上布線接合焊盤陣列區(qū)域之間，并且電連接所述第二布線通路和所述第二上布線接合焊盤，其中，所述第一下布線接合焊盤和所述第二下布線接合焊盤接合到所述第一上布線接合焊盤和所述第二上布線接合焊盤，其中，所述讀出放大器陣列區(qū)域、所述布線通路、所述上布線接合焊盤陣列區(qū)域、以及所述下布線接合焊盤陣列區(qū)域與所述第一存儲區(qū)域垂直地交疊，并且其中，所述讀出放大器區(qū)域當(dāng)中的第一讀出放大器區(qū)域電連接到所述位線當(dāng)中的第一位線和所述互補位線當(dāng)中的第一上位線。

技術(shù)特征：

1.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述下互連結(jié)構(gòu)包括：

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述中間連接結(jié)構(gòu)包括：

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述存儲結(jié)構(gòu)與所述下接合焊盤、所述上接合焊盤、所述中間連接結(jié)構(gòu)、所述通路和所述外圍晶體管垂直地交疊。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述上基底包括：

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述存儲結(jié)構(gòu)包括：

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述位線延伸到所述存儲結(jié)構(gòu)外部，并且包括位于所述存儲結(jié)構(gòu)外部的位線接觸區(qū)域，

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述通路包括：

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述通路包括導(dǎo)電柱和覆蓋所述導(dǎo)電柱的側(cè)表面和下表面的阻擋層，并且

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述上芯片結(jié)構(gòu)還包括：

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中，所述至少一條第二上互連線的厚度大于所述至少一條第一上互連線的厚度。

12.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其中，所述下芯片結(jié)構(gòu)還包括：

14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，所述第一下布線互連結(jié)構(gòu)和所述第二下布線互連結(jié)構(gòu)中的每一者包括：

15.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，所述上芯片結(jié)構(gòu)包括：

16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中，所述第一中間布線連接結(jié)構(gòu)和所述第二中間布線連接結(jié)構(gòu)中的每一者包括：

17.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中，所述第一讀出放大器包括：

18.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，所述第一布線通路的中心垂直軸線和所述第一上布線接合焊盤的中心垂直軸線不垂直地對齊。

19.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：

20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其中，所述第一讀出放大器區(qū)域包括：

技術(shù)總結(jié)
一種半導(dǎo)體器件包括下芯片結(jié)構(gòu)和位于所述下芯片結(jié)構(gòu)上的上芯片結(jié)構(gòu)。所述下芯片結(jié)構(gòu)包括：存儲結(jié)構(gòu)；下互連結(jié)構(gòu)，所述下互連結(jié)構(gòu)電連接到所述存儲結(jié)構(gòu)；以及下接合焊盤，所述下接合焊盤電連接到所述下互連結(jié)構(gòu)。所述上芯片結(jié)構(gòu)包括：上基底；外圍晶體管，所述外圍晶體管位于所述上基底上；第一上互連結(jié)構(gòu)，所述第一上互連結(jié)構(gòu)在所述上基底上電連接到所述外圍晶體管；通路，所述通路穿透所述上基底并電連接到所述第一上互連結(jié)構(gòu)；上接合焊盤，所述上接合焊盤位于所述上基底下方接合到所述下接合焊盤；以及中間連接結(jié)構(gòu)，所述中間連接結(jié)構(gòu)在所述上基底和所述下芯片結(jié)構(gòu)之間電連接所述上接合焊盤和所述通路。

技術(shù)研發(fā)人員：李泓濬,李基碩,崔賢根,金根楠,南仁哲
受保護的技術(shù)使用者：三星電子株式會社
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/26