本發(fā)明是關于半導體存儲器裝置，特別是關于具有三維結(jié)構(gòu)的閃存存儲器。

背景技術：

1、業(yè)界需要一種具有三維結(jié)構(gòu)的閃存存儲器，其中存儲單元陣列沿著垂直于襯底主表面的方向堆疊，以提高存儲單元的整合性。

技術實現(xiàn)思路

1、半導體存儲器裝置包含垂直堆疊在襯底之上的多個納米線、以及分別包繞這些納米線的多個存儲膜。每個存儲膜包含形成在相應納米線上的至少兩個介電層。此半導體存儲器裝置還包含圍繞存儲膜的柵極電極層、以及密封柵極電極層的隔離結(jié)構(gòu)。隔離結(jié)構(gòu)直接接觸柵極電極層和存儲膜的至少兩個介電層。

2、半導體存儲器裝置包含在垂直方向上堆疊的第一列的存儲晶體管。第一列中的每個存儲晶體管包含至少兩個納米線，并且存儲晶體管的這些納米線堆疊于各自階中。此半導體存儲器裝置還包含第二列的漏極線，這些漏極線在垂直方向上堆疊在各自階中。第二列漏極線分為多組，每一組漏極線包含至少兩個漏極線，它們與相應的存儲晶體管的至少兩個納米線電性連接。此半導體存儲器裝置還包含分別著陸在多組漏極線上的多個導電通孔，每一組中的至少兩個漏極線通過相應的導電通孔彼此電性連接。

3、半導體存儲器裝置的形成方法包含形成交替排列的多個通道層和多個犧牲層的堆疊。堆疊包含第一條狀區(qū)、第二條狀區(qū)和連接第一條狀區(qū)、和第二條狀區(qū)的連接區(qū)。此方法還包含移除連接區(qū)中的犧牲層的部分，形成存儲膜以圍繞連接區(qū)中通道層的部分，形成柵極電極層以圍繞存儲膜，以及移除第一條狀區(qū)和第二條狀區(qū)中的犧牲層的部分，以形成暴露出存儲膜的多個間隙。此方法還包含從間隙部分地移除存儲膜，以及用多個導電線取代第一條狀區(qū)和第二條狀區(qū)中的通道層的部分。

技術特征：

1.一種半導體存儲器裝置，其特征在于，包括：

2.如權利要求1所述的半導體存儲器裝置，其特征在于，所述至少兩個介電層為一氧化硅層和一氮化硅層。

3.如權利要求1所述的半導體存儲器裝置，其特征在于，還包括：

4.如權利要求3所述的半導體存儲器裝置，其特征在于，所述第一導電線分為多組源極線，且每一組源極線包括通過一導電通孔彼此電性連接的至少兩個源極線。

5.如權利要求3所述的半導體存儲器裝置，其特征在于，所述第二導電線分為多組漏極線，且每一組漏極線包括通過一導電通孔彼此電性連接的至少兩個漏極線。

6.如權利要求3所述的半導體存儲器裝置，其特征在于，還包括：

7.如權利要求6所述的半導體存儲器裝置，其特征在于，所述第一源極/漏極區(qū)中的每一個的一頂面與相應的所述第一導電線的一頂面齊平，且所述第一源極/漏極區(qū)中的每一個的一底面與相應的所述第一導電線的一底面齊平。

8.如權利要求1所述的半導體存儲器裝置，其特征在于，所述存儲膜中的每一個還包括一金屬層，所述金屬層夾設于所述存儲膜的所述至少兩個介電層之間，且與所述隔離結(jié)構(gòu)直接接觸。

9.一種半導體存儲器裝置，其特征在于，包括：

10.如權利要求9所述的半導體存儲器裝置，其特征在于，還包括：

11.如權利要求10所述的半導體存儲器裝置，其特征在于，所述第三列中的所述源極線分為多組，每一組源極線包括至少兩個源極線，其與相應的所述存儲晶體管的所述至少兩個存儲納米線電性連接，且每一組中的所述至少兩個源極線彼此電性連接。

12.如權利要求9所述的半導體存儲器裝置，其特征在于，

13.如權利要求9所述的半導體存儲器裝置，其特征在于，所述納米線延伸在一第一水平方向，且所述漏極線延伸在一第二水平方向，所述第二水平方向垂直于所述第一水平方向。

14.如權利要求13所述的半導體存儲器裝置，其特征在于，還包括：

15.如權利要求9所述的半導體存儲器裝置，其特征在于，所述導電通孔中的一者貫穿相應組中的所述至少兩個漏極線。

16.一種半導體存儲器裝置的形成方法，其特征在于，包括：

17.如權利要求16所述的半導體存儲器裝置的形成方法，其特征在于，形成所述存儲膜的步驟包括：

18.如權利要求17所述的半導體存儲器裝置的形成方法，其特征在于，從所述間隙部分地移除所述存儲膜的步驟包括：

19.如權利要求16所述的半導體存儲器裝置的形成方法，其特征在于，所述第一條狀區(qū)和所述第二條狀區(qū)延伸在一第一水平方向，且所述連接區(qū)延伸在與所述第一水平方向垂直的一第二水平方向。

20.如權利要求16所述的半導體存儲器裝置的形成方法，其特征在于，還包括：

技術總結(jié)
本申請?zhí)峁┮粋€半導體存儲器裝置及其形成方法，半導體存儲器裝置包含垂直堆疊在襯底之上的多個納米線、以及分別包繞這些納米線的多個存儲膜。每個存儲膜包含形成在相應納米線上的至少兩個介電層。此半導體存儲器裝置還包含圍繞存儲膜的柵極電極層、以及密封柵極電極層的隔離結(jié)構(gòu)。隔離結(jié)構(gòu)直接接觸柵極電極層和存儲膜的至少兩個介電層。

技術研發(fā)人員：陳達
受保護的技術使用者：華邦電子股份有限公司
技術研發(fā)日：
技術公布日：2024/12/26