本申請(qǐng)中描述的實(shí)施例涉及集成電路器件(“IC”)。更具體地，本申請(qǐng)中描述的實(shí)施例涉及具有改進(jìn)的線性度的相位插值器。

背景技術(shù)：

可編程邏輯器件(“PLD”)是一類能夠被編程用于執(zhí)行規(guī)定邏輯功能的集成電路?，F(xiàn)場(chǎng)可編程門陣列(“FPGA”)是一類PLD，其典型地包括可編程片(tile)的陣列。這些可編程片可以包括，例如，輸入/輸出模塊(“IOB”)、可配置邏輯模塊(“CLB”)、專用的隨機(jī)存取存儲(chǔ)器模塊(“BRAM”)、乘法器、數(shù)字信號(hào)處理模塊(“DSP”)、處理器、時(shí)鐘管理器、延遲鎖定回路(“DLL”)等等。在此使用的“包括”指的是包括但不限于。

每個(gè)可編程片均典型地包括可編程互連和可編程邏輯?？删幊袒ミB典型地包括大量不同長(zhǎng)度的互連線路，互連線路通過可編程互連點(diǎn)(“PIP”)互連?？删幊踢壿嬐ㄟ^使用可編程元件執(zhí)行用戶設(shè)計(jì)的邏輯，其中可編程元件包括，例如，函數(shù)發(fā)生器、寄存器、算術(shù)邏輯等等。

通過將配置數(shù)據(jù)流加載到對(duì)如何配置可編程元件進(jìn)行定義的內(nèi)部配置存儲(chǔ)單元中，能夠?qū)删幊袒ミB和可編程邏輯進(jìn)行編程?？梢詮拇鎯?chǔ)器(例如，從外部PROM)中讀取配置數(shù)據(jù)，或者可以通過外部器件將配置數(shù)據(jù)寫入FPGA。若干單個(gè)存儲(chǔ)單元的整體狀態(tài)則確定了FPGA的功能。

另一類型的PLD是復(fù)雜可編程邏輯器件，或者稱作CPLD。CPLD包括兩個(gè)或多個(gè)相互連接的“功能模塊”，并且這些“功能模塊”通過互連交換矩陣被連接至輸入/輸出(“I/O”)資源。CPLD的每個(gè)功能模塊均包括兩級(jí)的“與/或”結(jié)構(gòu)，該結(jié)構(gòu)與可編程邏輯陣列(“PLA”)和可編程陣列邏輯(“PAL”)器件中使用的結(jié)構(gòu)類似。

在CPLD中，配置數(shù)據(jù)在芯片上被存儲(chǔ)在非易失性存儲(chǔ)器中。在一些CPLD中，配置數(shù)據(jù)在芯片上被存儲(chǔ)在非易失性存儲(chǔ)器中，隨后被下載至易失性存儲(chǔ)器中，以作為初始配置(編程)序列的一部分。

對(duì)于所有這些可編程邏輯器件(“PLD”)，器件的功能性由數(shù)據(jù)比特控制，其中數(shù)據(jù)比特以該目的被提供至該器件。數(shù)據(jù)比特可以被存儲(chǔ)在易失性存儲(chǔ)器(例如，如在FPGA和一些CPLD中的靜態(tài)存儲(chǔ)單元)、非易失性存儲(chǔ)器(例如，如一些CPLD中的FLASH存儲(chǔ)器)或者任何其它類型的存儲(chǔ)單元中。

可以通過使用處理層(例如，金屬層)來對(duì)其它PLD進(jìn)行編程，其中處理層將器件上的各種元件可編程地互連。這些PLD被稱作掩碼可編程器件。也可以以其它方法(例如，使用熔絲或反熔絲技術(shù))來實(shí)現(xiàn)PLD。術(shù)語(yǔ)“PLD”或者“可編程邏輯器件”包括但不限于這些示例性的器件，還包括只被部分編程的器件。例如，一種類型的PLD包括硬編碼晶體管邏輯和被可編程地互連至硬編碼晶體管邏輯的可編程交換結(jié)構(gòu)的組合。

PLD可以被用于實(shí)施相位插值器，相位插值器可以被用于對(duì)采樣時(shí)鐘信號(hào)進(jìn)行調(diào)整。一般而言，相位插值器通過改變采樣時(shí)鐘信號(hào)的相位進(jìn)行工作，從而使得采樣時(shí)鐘信號(hào)與接收/目標(biāo)時(shí)鐘信號(hào)相匹配。這使得能夠以正確的時(shí)間和/或速率對(duì)接收數(shù)據(jù)進(jìn)行采樣。在一些實(shí)現(xiàn)方式中，相位插值器可以操作電流模式邏輯(“CML”)，電流模式邏輯可以使用差分信號(hào)在兩個(gè)相位角之間(例如，在0和90度之間)對(duì)采樣時(shí)鐘進(jìn)行插值。

在電流模式邏輯(“CML”)中，當(dāng)從某一相位區(qū)間切換到另一相位區(qū)間時(shí)，不同元件(例如晶體管)之間的器件失配(mismatch)會(huì)在象限邊界處產(chǎn)生較差的統(tǒng)計(jì)上的差分非線性(“DNL”)。相應(yīng)地，對(duì)于這些類型的實(shí)現(xiàn)方式，改善在象限邊界處的統(tǒng)計(jì)上的DNL是可取且有用的。

技術(shù)實(shí)現(xiàn)要素：

一個(gè)或多個(gè)實(shí)施例大致涉及在相位邊界處具有改進(jìn)的統(tǒng)計(jì)上的DNL的相位插值器。一個(gè)實(shí)施例涉及相位插值器，所述相位插值器具有數(shù)模轉(zhuǎn)換器(DAC)，DAC生成被輸入至傳輸門(例如，多路復(fù)用器)的電壓偏置信號(hào)。多路復(fù)用器包括一個(gè)或多個(gè)開關(guān)，這些開關(guān)向一個(gè)或多個(gè)電流源輸出控制電流的電壓。DAC還可以生成泄放電流并將其提供給一個(gè)或多個(gè)電流源，而旁路所述傳輸門。泄放電流可以使未激活的電流源中的晶體管保持在低電流但非零電流的狀態(tài)。

一種相位插值器，包括：數(shù)模轉(zhuǎn)換器，其用于生成與相位信號(hào)相關(guān)聯(lián)的偏置信號(hào)；多路復(fù)用器，其具有輸入接口和輸出接口，其中所述數(shù)模轉(zhuǎn)換器被耦接至所述多路復(fù)用器的輸入接口；第一電流源；以及第二電流源；其中，所述數(shù)模轉(zhuǎn)換器被配置成向所述第一電流源和所述第二電流源提供泄放電流信號(hào)，而旁路所述多路復(fù)用器。

可選地，所述第一電流源和所述第二電流源被耦接至所述多路復(fù)用器的輸出接口，以接收控制電流源電壓。

可選地，所述第一電流源包括：具有第一源極/漏極節(jié)點(diǎn)的第一晶體管，所述第一源極/漏極節(jié)點(diǎn)被耦接至所述多路復(fù)用器的輸出接口；以及具有柵極的第二晶體管，所述柵極被耦接至所述第一晶體管的源極/漏極節(jié)點(diǎn)。

可選地，所述第一晶體管和所述第二晶體管形成固定的晶體管對(duì)。

可選地，所述第二晶體管具有被耦接至地的第一源極/漏極節(jié)點(diǎn)。

可選地，所述第二晶體管具有被耦接至電流源節(jié)點(diǎn)的第二源極/漏極節(jié)點(diǎn)。

可選地，所述相位信號(hào)包括第一相位區(qū)間和第二相位區(qū)間，其中所述第一相位區(qū)間和所述第二相位區(qū)間不重疊。

可選地，所述第一電流源與所述第一相位區(qū)間相關(guān)聯(lián)，所述第二電流源與所述第二相位區(qū)間相關(guān)聯(lián)。

可選地，所述第一電流源和所述第二電流源被配置成，當(dāng)所述第一電流源和所述第二電流源處于激活狀態(tài)時(shí)，接收來自所述多路復(fù)用器的輸出接口的各自的輸出，并且接收所述泄放電流信號(hào)；以及所述第一電流源和所述第二電流源被配置成，當(dāng)所述第一電流源和所述第二電流源處于未激活狀態(tài)時(shí)，在不具有來自所述多路復(fù)用器的輸出接口的輸出的情況下，接收所述泄放電流信號(hào)。

可選地，所述相位插值器還包括：第三電流源；以及第四電流源；其中所述數(shù)模轉(zhuǎn)換器被耦接至所述第三電流源和所述第四電流源。

可選地，所述多路復(fù)用器包括：與第一組相位相對(duì)應(yīng)的第一開關(guān)，其中所述第一組相位半包含覆蓋0至90度；與第二組相位相對(duì)應(yīng)的第二開關(guān)，其中所述第二組相位半包含覆蓋90至180度；與第三組相位相對(duì)應(yīng)的第三開關(guān)，其中所述第三組相位半包含覆蓋180至270度；以及與第四組相位相對(duì)應(yīng)的第四開關(guān)，其中所述第四組相位半包含覆蓋270至360度。

可選地，所述第一電流源和所述第二電流源被配置成在所述第一組相位中插值相位角，所述第二電流源和所述第三電流源被配置成在所述第二組相位中插值相位角，所述第三電流源和所述第四電流源被配置成在所述第三組相位中插值相位角，并且所述第一電流源和所述第四電流源被配置成在所述第四組相位中插值相位角。

可選地，所述第一電流源、所述第二電流源、所述第三電流源和所述第四電流源各自具有固定的晶體管對(duì)。

可選地，所述泄放電流中的一個(gè)被用于將所述第一電流源中的晶體管保持在非零電流的狀態(tài)。

一種用于相位插值的方法，包括：在第一電流源和第二電流源接收各自的控制電流源電壓，其中控制電壓信號(hào)是由多路復(fù)用器響應(yīng)于偏置電壓信號(hào)而輸出的；在所述第一電流源和所述第二電流源接收各自的第一和第二泄放電流信號(hào)，其中所述第一和第二泄放電流信號(hào)旁路所述多路復(fù)用器；以及生成與待插值的相位角相對(duì)應(yīng)的差分信號(hào)，所述差分信號(hào)包括來自所述第一電流源的第一輸出電壓信號(hào)和來自所述第二電流源的第二輸出電壓信號(hào)。

可選地，所述方法還包括：在第三電流源和第四電流源接收各自的第三和第四泄放電流信號(hào)，其中所述第三和第四泄放電流信號(hào)旁路所述多路復(fù)用器。

可選地，當(dāng)所述多路復(fù)用器輸出用于所述第一和第二電流源的所述控制電壓信號(hào)時(shí)，所述多路復(fù)用器不會(huì)輸出用于所述第三和第四電流源的任何控制電壓信號(hào)。

可選地，當(dāng)所述多路復(fù)用器輸出用于所述第二和第三電流源的控制電壓信號(hào)時(shí)，所述多路復(fù)用器不會(huì)輸出用于所述第一和第四電流源的任何控制電壓信號(hào)；其中，當(dāng)所述多路復(fù)用器輸出用于所述第三和第四電流源的控制電壓信號(hào)時(shí)，所述多路復(fù)用器不會(huì)輸出用于所述第一和第二電流源的任何控制電壓信號(hào)；并且其中，當(dāng)所述多路復(fù)用器輸出用于所述第一和第四電流源的控制電壓信號(hào)時(shí)，所述多路復(fù)用器不會(huì)輸出用于所述第二和第三電流源的任何控制電壓信號(hào)。

可選地，所述第一、第二、第三和第四電流源中一次只有兩個(gè)處于激活狀態(tài)，從而為四組相位中的一組提供相位角插值。

可選地，所述四組相位中的第一組相位半包含覆蓋0至90度，所述四組相位中的第二組相位半包含覆蓋90至180度，所述四組相位中的第三組相位半包含覆蓋180至270度，并且所述四組相位中的第四組相位半包含覆蓋270至360度。

在說明書、附圖和權(quán)利要求書中將更加詳細(xì)地描述一些實(shí)施例的方面、目的和優(yōu)點(diǎn)。前面的實(shí)用新型內(nèi)容和后面的具體實(shí)施方式都只是示例性的和說明性的，其并非意圖限制權(quán)利要求的范圍。

附圖說明

附圖示出了實(shí)施例的設(shè)計(jì)和功用，在實(shí)施例中，相似的元素由同一參考數(shù)字指代。這些附圖不一定按比例繪制。為了更好地理解如何獲得上述以及其它的優(yōu)點(diǎn)和目標(biāo)，本申請(qǐng)將對(duì)實(shí)施例進(jìn)行更具體地描述，這也將在附圖中示出出來。這些附圖僅描繪了示例性的實(shí)施例，因此其并不能被當(dāng)成是對(duì)權(quán)利要求范圍的限制。

圖1是簡(jiǎn)化的方框圖，其描繪了示例性的現(xiàn)場(chǎng)可編程門陣列(“FPGA”)架構(gòu)，可以在該FPGA架構(gòu)中實(shí)現(xiàn)本申請(qǐng)描述的一個(gè)或多個(gè)方面；

圖2是電路圖，其描繪了相位插值器的相位插值接口的示例；

圖3是方框圖/電路圖，其描繪了具有相位插值器的差分?jǐn)?shù)據(jù)接收器前端的示例；

圖4是方框圖/電路圖，其描繪了圖3中的相位插值器的控制電路的示例；

圖5是方框圖/電路圖，其描繪了圖3中的相位插值器的處于第一結(jié)構(gòu)的控制電路的示例；

圖6是方框圖/電路圖，其描繪了圖3中的相位插值器的處于第二結(jié)構(gòu)的控制電路的示例；

圖7示出了一種用于執(zhí)行改進(jìn)的相位插值的方法。

具體實(shí)施方式

下面通過參考附圖的方式描述了各種實(shí)施例。應(yīng)當(dāng)注意，附圖并非按比例繪制，并且貫穿整個(gè)附圖，具有相同結(jié)構(gòu)或功能的元素由相似的參考數(shù)字表示。還應(yīng)注意，附圖僅意圖促進(jìn)對(duì)實(shí)施例的描述。附圖并不意圖作為本申請(qǐng)的窮盡性描述，或者作為對(duì)本申請(qǐng)范圍的限制。此外，示出的實(shí)施例不需要具有顯示的所有方面或優(yōu)點(diǎn)。連同特定實(shí)施例進(jìn)行描述的方面和優(yōu)點(diǎn)不會(huì)被必然地限定至該實(shí)施例，并且盡管沒有被示出或盡管沒有被明確描述，在任何其它實(shí)施例中也可以實(shí)踐這些方面或優(yōu)點(diǎn)。

FPGA包括在陣列中的一些不同類型的可編程邏輯模塊。例如，圖1示出了FPGA架構(gòu)100，其包括大量不同的可編程片，包括多千兆位收發(fā)器(“MGT”)101、可配置邏輯模塊(“CLB”)102、隨機(jī)存取存儲(chǔ)器模塊(“BRAM”)103、輸入/輸出模塊(“IOB”)104、配置和時(shí)鐘邏輯(“CONFIG/CLOCKS”)105、數(shù)字信號(hào)處理模塊(“DSP”)106、專用輸入/輸出模塊(“I/O”)107(例如，配置端口和時(shí)鐘端口)，以及其它可編程邏輯108，例如數(shù)字時(shí)鐘管理器、模數(shù)轉(zhuǎn)換器、系統(tǒng)監(jiān)控邏輯等。一些FPGA還包括專用處理器模塊(“PROC”)110。

在一些FPGA中，每個(gè)可編程片均包括可編程邏輯互連元件(“INT”)111，INT 111具有與相鄰片內(nèi)的可編程互連元件之間的標(biāo)準(zhǔn)連接。因此，可編程互連元件合起來一起為示出的FPGA執(zhí)行可編程互連資源?？删幊袒ミB元件111也可以包括與相同單元內(nèi)的可編程邏輯元件的連接，如圖1頂部包括的示例所示。

例如，CLB 102可以包括可配置邏輯元件(“CLE”)112，CLE 112可以被編程以實(shí)現(xiàn)用戶邏輯加上單個(gè)可編程互連元件(“INT”)111。除了包括一個(gè)或多個(gè)可編程互連元件之外，BRAM 103可以包括BRAM邏輯元件(“BRL”)113。通常地，片內(nèi)包括的互連元件的數(shù)量取決于片的高度。在圖示的實(shí)施例中，BRAM片具有的高度和5個(gè)CLB相同，但是也可以使用其他的數(shù)量(例如，4個(gè))。除了包括合理數(shù)量的可編程互連元件之外，DSP片106可以包括DSP邏輯元件(“DSPL”)114。除了可編程互連元件111的一個(gè)實(shí)例之外，IOB 104可以包括，例如，輸入/輸出邏輯元件(“IOL”)115的兩個(gè)實(shí)例。本領(lǐng)域的技術(shù)人員十分清楚，諸如被連接至I/O邏輯元件115的實(shí)際I/O焊盤，通常不會(huì)被局限于輸入/輸出邏輯元件115的區(qū)域。

在圖示的示例中，靠近裸片中部的水平區(qū)域(圖1所示)被用作配置邏輯、時(shí)鐘邏輯以及其他控制邏輯。從該水平區(qū)域延伸出來的垂直列109被用于橫跨FPGA的寬度來分配時(shí)鐘信號(hào)和配置信號(hào)。

使用圖1中示出的架構(gòu)的一些FPGA包括額外的邏輯模塊，這些組成了FPGA很大一部分的邏輯模塊拆散了常規(guī)的柱狀結(jié)構(gòu)。額外的邏輯模塊可以是可編程模塊和/或?qū)Ｓ眠壿?。例如，處理器模塊110跨越了CLB和BRAM的一些列。

需要注意的是，圖1只意圖示出示例性的FPGA架構(gòu)。例如，一橫行中邏輯模塊的數(shù)量、行的相對(duì)寬度、行的數(shù)量和順序、行中包括的邏輯模塊的類型、邏輯模塊的相對(duì)大小以及圖1的頂部包括的互連/邏輯實(shí)現(xiàn)方式都僅僅是示例性的。例如，在實(shí)際的FPGA中，無論CLB出現(xiàn)在哪里，都通常包括不止一個(gè)相鄰行的CLB，以便于用戶邏輯的有效實(shí)現(xiàn)，但是相鄰CLB行的數(shù)量隨著FPGA的總體大小的變化而變化。

在下面的描述中討論了相位插值器，其中使用FPGA的編程邏輯全部地或者部分地執(zhí)行相位插值器。然而，為了清楚目的，舉例說明而非限制，使用專用邏輯來執(zhí)行所描述的這種相位插值器。

圖2是電路圖，其根據(jù)一些實(shí)施例示出了相位插值器的相位插值接口200。電源電壓(例如Vdd 201)被連接至第一電阻(例如電阻器202)和第二電阻(例如電阻器203)。雖然電阻器202和203被示例性地描繪成電阻負(fù)載，但是應(yīng)當(dāng)理解，例如PMOS晶體管這樣的晶體管也可以被用于提供電阻負(fù)載。

對(duì)于CML驅(qū)動(dòng)器的實(shí)現(xiàn)方式，電阻器202和203被配置用于輸出CML緩沖器或驅(qū)動(dòng)器的輸出電阻，這對(duì)于CML的實(shí)現(xiàn)方式來說，每個(gè)電阻器被配置成提供至少大約為50歐姆(例如，50歐姆±10歐姆)的電阻。在其它示例中，每個(gè)電阻器提供的電阻可以大于50歐姆或者小于50歐姆。然而，雖然下面的示例描述的是CML驅(qū)動(dòng)器的實(shí)現(xiàn)方式，但是應(yīng)當(dāng)理解，可以使用任何差分信號(hào)(例如，差分對(duì))。

電阻器202將Vdd 201耦接至電源耦合節(jié)點(diǎn)，例如輸出節(jié)點(diǎn)232；電阻器203將Vdd 201耦接至另一電源耦合節(jié)點(diǎn)，例如輸出節(jié)點(diǎn)233。輸出電壓，例如Vout1，來源于輸出節(jié)點(diǎn)232；而輸出電壓，例如Vout2，來源于輸出節(jié)點(diǎn)233。這些輸出電壓的差值與被選擇的相位相關(guān)聯(lián)，其中從相位插值接口200提供該被選擇的相位。

相位插值接口200包括多個(gè)CML差分對(duì)緩沖器，其可以被耦接至相位插值器的單個(gè)數(shù)模轉(zhuǎn)換器(“DAC”)，如下所述。在該示例中，存在四個(gè)差分對(duì)，其一般被指示成通道1(“CH1”)、通道2(“CH2”)、通道3(“CH3”)、通道4(“CH4”)。然而，應(yīng)當(dāng)理解，通道的數(shù)量可以少于四個(gè)(例如，二、三)，或者多于四個(gè)。例如，在其它情況下，可以實(shí)施十個(gè)通道。

在示出的示例中，通道CH1用于0至90度的相位角區(qū)間，也就是x-y相位角圖表的第一象限。通道CH2用于90至180度的相位角區(qū)間，也就是第二象限。通道CH3用于180至270度的相位角區(qū)間，也就是第三象限。通道CH4用于270至360度的相位角區(qū)間，也就是第四象限。

在圖2所示的示例中，存在兩組晶體管。第一組晶體管，也就是晶體管221、223、225和227，被耦接至輸出節(jié)點(diǎn)232。另一組晶體管，也就是晶體管222、224、226和228，被耦接至輸出節(jié)點(diǎn)233。更具體地，晶體管221、223、225和227中的每一個(gè)的第一源極/漏極節(jié)點(diǎn)被耦接至輸出節(jié)點(diǎn)232，而晶體管222、224、226和228中的每一個(gè)的第一源極/漏極節(jié)點(diǎn)被耦接至輸出節(jié)點(diǎn)233。

晶體管221-228在它們的第二源極/漏極節(jié)點(diǎn)被成對(duì)地耦接。晶體管221和222的第二源極/漏極節(jié)點(diǎn)被耦接至電流源節(jié)點(diǎn)261。晶體管223和224的第二源極/漏極節(jié)點(diǎn)被耦接至電流源節(jié)點(diǎn)262。晶體管225和226的第二源極/漏極節(jié)點(diǎn)被耦接至電流源節(jié)點(diǎn)263。晶體管227和228的第二源極/漏極節(jié)點(diǎn)被耦接至電流源節(jié)點(diǎn)264。在該示例性的實(shí)施例中，NMOS晶體管被描繪成晶體管221至228，所以其第一源極/漏極節(jié)點(diǎn)是漏極節(jié)點(diǎn)，其第二源極/漏極節(jié)點(diǎn)是源極節(jié)點(diǎn)。然而，在其它情況下，晶體管221-228中的一個(gè)或多個(gè)可以被實(shí)施成PMOS晶體管，或者PMOS和NMOS晶體管的組合。

在示出的示例中，晶體管221、223、225和227的柵極被分別耦接以接收時(shí)鐘信號(hào)的一組相位。此外，晶體管222、224、226和228的柵極被分別耦接以接收該時(shí)鐘信號(hào)的該組相位。

0度相位信號(hào)，例如0度相位時(shí)鐘(“ck0”)信號(hào)210，被提供至晶體管221的柵極；180度相位信號(hào)，例如180度相位時(shí)鐘(“ck180”)信號(hào)211，被提供至晶體管222的柵極。90度相位信號(hào)，例如90度相位時(shí)鐘(“ck90”)信號(hào)212，被提供至晶體管223的柵極；270度相位信號(hào)，例如270度相位時(shí)鐘(“ck270”)信號(hào)213，被提供至晶體管224的柵極。180度相位信號(hào)，例如180度相位時(shí)鐘(“ck180”)信號(hào)211，被提供至晶體管225的柵極；0度相位信號(hào)，例如0度相位時(shí)鐘(“ck0”)信號(hào)210，被提供至晶體管226的柵極。270度相位信號(hào)，例如270度相位時(shí)鐘(“ck270”)信號(hào)213，被提供至晶體管227的柵極；90度相位信號(hào)，例如90度相位時(shí)鐘(“ck90”)信號(hào)212，被提供至晶體管228的柵極。

應(yīng)當(dāng)理解，雖然描述了一組由0、90、180、270度組成的相位信號(hào)，并且每個(gè)相位區(qū)間大致是90度，但是在其它情況下，可以實(shí)施與之不同的起始和結(jié)束相位和/或相位區(qū)間。還應(yīng)理解，ck0信號(hào)210和ck180信號(hào)211是時(shí)鐘信號(hào)的一對(duì)互補(bǔ)對(duì)，而ck90信號(hào)212和ck270信號(hào)213是另一對(duì)互補(bǔ)的時(shí)鐘信號(hào)。因此，例如，如果ck0信號(hào)210是邏輯高，那么ck180信號(hào)211是邏輯低，反之亦然。同樣，如果ck90信號(hào)212是邏輯高，那么ck270信號(hào)213是邏輯低，反之亦然。

相應(yīng)地，在操作過程中，如果晶體管221實(shí)質(zhì)上處于導(dǎo)通的狀態(tài)(例如，“打開”狀態(tài))，那么晶體管222實(shí)質(zhì)上處于不導(dǎo)通的狀態(tài)(例如，“關(guān)閉”狀態(tài))，反之亦然。同樣，如果晶體管223打開，那么晶體管224關(guān)閉，反之亦然。此外，如果晶體管225打開，那么晶體管226關(guān)閉，反之亦然。最后，如果晶體管227打開，那么晶體管228關(guān)閉，反之亦然。

在圖2所示的示例中，兩對(duì)晶體管221/222和晶體管225/226被耦接以接收0度相位時(shí)鐘信號(hào)和180度相位時(shí)鐘信號(hào)。此外，兩對(duì)晶體管223/224和晶體管227/228被耦接以接收90度相位時(shí)鐘信號(hào)和270度相位時(shí)鐘信號(hào)。關(guān)聯(lián)于不同的輸出節(jié)點(diǎn)，向每對(duì)晶體管組應(yīng)用的時(shí)鐘信號(hào)相位從左往右變化(flip)。

電流源網(wǎng)絡(luò)259被耦接在電流源節(jié)點(diǎn)261-264和地260之間。電流源網(wǎng)絡(luò)259包括用于實(shí)現(xiàn)通道CH1-CH4的電流源251、252、253、254。具體而言，電流源251、252用于通道CH1，電流源252、253用于通道CH2，電流源253、254用于通道CH3，電流源254、251用于通道CH4。

電流源251被耦接在電流源節(jié)點(diǎn)261和地260之間。與相位選擇區(qū)間相關(guān)的偏置控制(“bias”)信號(hào)，例如bias0信號(hào)241，被提供作為電流源251的輸入。電流源252被耦接在電流源節(jié)點(diǎn)262和地260之間。與相位選擇區(qū)間相關(guān)的偏置信號(hào)，例如bias90信號(hào)242，被提供作為電流源252的輸入。電流源253被耦接在電流源節(jié)點(diǎn)263和地260之間。與相位選擇區(qū)間相關(guān)的偏置信號(hào)，例如bias180信號(hào)243，被提供作為電流源253的輸入。電流源254被耦接在電流源節(jié)點(diǎn)264和地260之間。與相位選擇區(qū)間相關(guān)的偏置信號(hào)，例如bias270信號(hào)244，被提供作為電流源254的輸入。

在示出的實(shí)施例中，在0和90度之間選擇的相位，也就是在x-y相位角圖表的第一象限的相位，意味著bias0信號(hào)241和bias90信號(hào)242被有效(asserted)或維持有效以用于提供驅(qū)動(dòng)電流和插值，而bias180信號(hào)243和bias270信號(hào)244被解除有效(de-asserted)，且只接收泄放電流。在此使用的有效或者解除有效并不必然意味著電流源完全地處于打開或關(guān)閉狀態(tài)。而是，為了在0度和90度之間插值，bias0信號(hào)241和bias90信號(hào)242接收不同量的電流，從而以某一方向或另一方向移動(dòng)相位。例如，bias0信號(hào)241提供的電流比bias90信號(hào)242提供的電流更多，這導(dǎo)致輸出相位更接近c(diǎn)k0；同時(shí)，bias180信號(hào)243和bias270信號(hào)244被解除有效，在這種情況下，它們處于待命狀態(tài)并且不會(huì)主動(dòng)對(duì)信號(hào)進(jìn)行插值。進(jìn)一步，應(yīng)當(dāng)注意，雖然泄放電流使得被解除有效的晶體管保持在非零的電流值，但是所有電流源(包括有效的和解除有效的)都可以接收泄放電流，以下將會(huì)進(jìn)一步詳細(xì)描述。在一些情況下，信號(hào)的有效和解除有效可以被實(shí)施成一種選擇操作，例如被用于多路復(fù)用技術(shù)。在示出的實(shí)施例中，在90和180度之間選擇的相位，也就是在x-y相位角圖表的第二象限的相位，意味著bias90信號(hào)242和bias180信號(hào)243被有效或維持有效，而bias0信號(hào)241和bias270信號(hào)244被解除有效或者維持不有效(not asserted)(例如，只接收泄放電流)。在示出的實(shí)施例中，在180和270度之間選擇的相位，也就是在x-y相位角圖表的第三象限的相位，意味著bias180信號(hào)243和bias270信號(hào)244被有效或維持有效，而bias0信號(hào)241和bias90信號(hào)242被解除有效或者維持不有效。在示出的實(shí)施例中，在270和0度之間選擇的相位，也就是在x-y相位角圖表的第四象限的相位，意味著bias270信號(hào)244和bias0信號(hào)241被有效或維持有效，而bias90信號(hào)242和bias180信號(hào)243被解除有效或者維持不有效。在示例性的實(shí)施例中，四個(gè)相位區(qū)間中的每一個(gè)均是半包含的(semi-inclusive)(例如，不重疊的)，也就是說，包含該區(qū)間的起始相位角，并且不包含該區(qū)間的結(jié)束相位角，如下所示：[0,90)、[90,180)、[180,270)、[270,0)。

應(yīng)當(dāng)理解，對(duì)于高速串行操作而言，尾電流會(huì)是響應(yīng)靈敏的(responsive)。因此，為了提高操作速度，沒有被選擇的通道的電流源被切換成使缺省偏置，但是不關(guān)閉偏置，如下額外詳細(xì)的描述。

偏置信號(hào)241-244被配置成分別控制將電流源251-254中的哪一個(gè)用于驅(qū)動(dòng)電流或泄放電流。例如，在首先選擇180和270度之間的相位角之后，再選擇0和90度之間的相位。在該示例中，bias0信號(hào)241和bias90信號(hào)242用于提供驅(qū)動(dòng)電流，而bias180信號(hào)243和bias270信號(hào)244用于提供泄放電流。同樣地，相似的描述可以被應(yīng)用于對(duì)任何其它象限的任何相位的選擇，其中與被選擇的相位的區(qū)間相關(guān)聯(lián)的偏置信號(hào)有效，而沒有與被選擇的相位的區(qū)間相關(guān)聯(lián)的偏置信號(hào)無效。

應(yīng)當(dāng)理解，可以通過將非零缺省偏置與未被選擇的相位相關(guān)聯(lián)來實(shí)施“泄放的”尾電流，也因此共同地存在“泄放”電流輸出的偏移或偏差。因此，作為示例，“泄放”電流與零電流之間存在偏移。處于未被選擇或者待命狀態(tài)的偏置信號(hào)的權(quán)重根據(jù)具體應(yīng)用的不同而各不相同，例如，取決于能夠承受多大的待命電流或泄放電流，以及能夠承受多久的電流源操作延遲等等。因此，“泄放”電流偏移的量會(huì)根據(jù)具體應(yīng)用的不同而不同。通常以微安培為單位測(cè)量集成電路應(yīng)用的泄放電流。

圖3是方框圖/電路圖，其示出了差分?jǐn)?shù)據(jù)接收器前端299的實(shí)施例。差分?jǐn)?shù)據(jù)接收器前端299包括時(shí)鐘數(shù)據(jù)恢復(fù)(“CDR”)模塊280、相位插值器295和時(shí)鐘模塊285。同時(shí)參考圖2和圖3，進(jìn)一步描述了差分?jǐn)?shù)據(jù)接收器前端299。

可以用鎖相環(huán)(“PLL”)來實(shí)施時(shí)鐘模塊285。PLL 285接收參考時(shí)鐘信號(hào)286并且生成不同相位的時(shí)鐘信號(hào)。在該示例性的實(shí)施例中，PLL 285生成至少大體在0度相位的ck0信號(hào)210、至少大體在90度相位的ck90信號(hào)212、至少大體在180度相位的ck180信號(hào)211以及至少大體在270度相位的ck270信號(hào)213。時(shí)鐘信號(hào)210、211、212、213被輸入至位于相位插值器295的如前圖2中描述的相位插值接口200。

在使用過程中，差分?jǐn)?shù)據(jù)298的數(shù)據(jù)流297被提供作為CDR模塊280的輸入。CDR模塊280可以被實(shí)施用于產(chǎn)生編碼輸出，例如二進(jìn)制編碼輸出281?？蛇x的，CDR模塊280可以具有下述專利文件中的結(jié)構(gòu)：Cheng Hsiang Hsieh等人于2010年6月16日申請(qǐng)的美國(guó)專利，其美國(guó)專利號(hào)為8,253,451，專利名稱為“Clock Data Recovery”，其全部?jī)?nèi)容在此通過參考的方式明確地并入本申請(qǐng)。

在該示例性的實(shí)施例中，七比特的二進(jìn)制碼被用作二進(jìn)制編碼輸出281，也就是說，被用于從0至127的以1為增量的編碼，二進(jìn)制編碼輸出281被輸出至相位插值器295。然而，應(yīng)當(dāng)理解，可以使用其它編碼和/或其它比特長(zhǎng)度。在該示例性的實(shí)施例中，該二進(jìn)制碼的數(shù)值0至31用于半包含的0至90度的相位(即如前所述的只包含一邊)；該二進(jìn)制碼的數(shù)值32至63用于半包含的90至180度的相位；該二進(jìn)制碼的數(shù)值64至95用于半包含的180至270度的相位；該二進(jìn)制碼的數(shù)值96至127用于半包含的270至0度的相位。

位于相位插值器295的編碼-偏置(code-to-bias)轉(zhuǎn)換器290被耦接以接收二進(jìn)制編碼輸出281，下面會(huì)進(jìn)行更詳細(xì)地描述，并且轉(zhuǎn)換器290被配置成生成泄放或電流驅(qū)動(dòng)信號(hào)294。轉(zhuǎn)換器290可以被實(shí)施成數(shù)模轉(zhuǎn)換器(“DAC”)。應(yīng)當(dāng)理解，本申請(qǐng)中描述的從DAC 290輸出的電流驅(qū)動(dòng)信號(hào)294可以是模擬信號(hào)，而除了Vout1和Vout2之外，本申請(qǐng)中描述的其它信號(hào)可以是數(shù)字信號(hào)。將電流驅(qū)動(dòng)信號(hào)294從DAC 290提供至相位插值接口200，相位插值接口200提供輸出291(Vout1，Vout2)?？蛇x地，本申請(qǐng)中描述的控制電路被合并作為DAC 290和相位插值接口200的一部分。下述專利中描述了實(shí)施DAC模塊290的其它可選的細(xì)節(jié)以及用于相位插值接口的實(shí)施例：Cheng Hsiang Hsieh等人于2010年6月16日申請(qǐng)的美國(guó)專利，其美國(guó)專利號(hào)為8,184,029，專利名稱為“Phase Interpolator”，其全部?jī)?nèi)容在此通過參考的方式明確地并入本申請(qǐng)。

在某一實(shí)施例中，編碼-偏置轉(zhuǎn)換器290可以被實(shí)施成溫度計(jì)編碼的DAC，溫度計(jì)編碼的DAC具有能夠從一個(gè)或多個(gè)矩陣中選擇一個(gè)單元(cell)的列解碼器和行解碼器，其中單元的選擇是響應(yīng)于二進(jìn)制編碼輸出281。被選擇的單元能夠設(shè)置：有多少個(gè)驅(qū)動(dòng)晶體管應(yīng)當(dāng)處于電流源內(nèi)的“打開”狀態(tài)。在一些實(shí)施例中，電流源包括多個(gè)晶體管，當(dāng)被設(shè)置成邏輯高/低時(shí)，這些晶體管輸出控制電流源電壓?？刂齐娏髟措妷嚎梢员惠斎胫烈粋€(gè)或多個(gè)傳輸門(例如，多路復(fù)用器)，其可以選擇不同的值以使相位角在給定的相位區(qū)間內(nèi)移動(dòng)(例如，在0至90度之間的區(qū)間內(nèi)進(jìn)行相位移動(dòng))。

當(dāng)相位插值器中的多路復(fù)用器從一個(gè)相位區(qū)間切換到另一相位區(qū)間時(shí)，一些方法就會(huì)出現(xiàn)缺點(diǎn)；也就是，在跨越邊界時(shí)(例如，從0至90度，切換到90至180度)。當(dāng)穿過邊界進(jìn)行切換時(shí)，電流源內(nèi)的晶體管可能會(huì)失配，這是因?yàn)樗鼈儽唤怦畈⑶冶获罱又辆哂胁煌锢硖匦缘男碌木w管。這種問題(有些時(shí)候被稱作“器件失配”)的發(fā)生可能是由于工藝的變化(例如，制造晶體管或者其它IC元件的變化)，其所生產(chǎn)的晶體管被期望具有相同的性能，但是當(dāng)在電路中實(shí)施時(shí)，在行為上會(huì)展現(xiàn)出統(tǒng)計(jì)上的差異。在相位插值的情況中，當(dāng)耦接的晶體管(只用于接收泄放電流)被驅(qū)動(dòng)至邏輯高(例如，被有效)以接收偏置電流和泄放電流時(shí)，會(huì)發(fā)生器件失配，反之亦然。在相位插值器件中，在相位邊界上的器件失配會(huì)成為特別棘手的問題，并且往往會(huì)導(dǎo)致象限邊界附近或周圍呈現(xiàn)較差的統(tǒng)計(jì)上的DNL。

圖4是方框圖/電路圖，其根據(jù)一些實(shí)施例示出了改進(jìn)的相位插值器400，其在相位邊界上具有改進(jìn)的性能?？梢栽趫D1-3的結(jié)構(gòu)中實(shí)施相位插值器400。例如，作為圖3中的相位插值器295。同時(shí)參考圖1-4，進(jìn)一步討論了改進(jìn)的相位插值器400。

電流模式的DAC 402可以接收二進(jìn)制輸入編碼輸出281，并將該編碼輸出轉(zhuǎn)換成偏置電流IOUT 404和IOUTB 406。偏置電流IOUT 404和IOUTB 406可以直接輸入至傳輸門，例如多路復(fù)用器408。如圖所示，多路復(fù)用器408具有輸入接口407和輸出接口409，其中一個(gè)或多個(gè)偏置電流通過輸入接口407輸入，而電流控制源電壓信號(hào)從輸出接口409流出。雖然只示出了單個(gè)多路復(fù)用器，但是在其它結(jié)構(gòu)中，可以使用其它類型的傳輸門或者數(shù)據(jù)選擇器。相似地，與作為示例的單個(gè)多路復(fù)用器408相反，可以使用多個(gè)傳輸門。如圖所示，多路復(fù)用器408包括多個(gè)開關(guān)SW1 410a、SW2 410b、SW3 410c、SW4 410d(統(tǒng)稱為SW1-SW4)，并且相應(yīng)的選擇器可以控制SEL1 412a、SEL2 412b、SEL3 412c、SEL4 412d(統(tǒng)稱為SEL<4:1>)，以激活或者禁用各自的開關(guān)。

如圖所示，電流模式的DAC 402還能作為泄放電流源，以生成多個(gè)泄放電流信號(hào)414a-414d(ILIVE)。在一些情況下，DAC 402包括用于生成泄放電流信號(hào)414a-414d的泄放電流源。泄放電流信號(hào)414a-414d可以耦接至電流源416以及輸出接口409(控制電壓也從輸出接口409流出)。需要注意，與過去的方法相比，泄放電流信號(hào)414a-414d旁路(bypass)多路復(fù)用器，并且被直接耦接至電流源416。如上所述，每個(gè)泄放電流信號(hào)414均將非有效電流源內(nèi)的晶體管保持在非零的電流值，從而使得晶體管沒有一直被關(guān)閉，而是保留少量的電荷，以使得晶體管能夠更加快速地被轉(zhuǎn)變至所需要的邏輯高狀態(tài)。

根據(jù)一些實(shí)施例，電流源416包括多個(gè)晶體管，晶體管的功能是作為用于不同偏置信號(hào)的電流鏡(current mirror)。第一組晶體管417中的晶體管430a-430d各自具有被耦接至地的第一源極/漏極、被耦接至輸出接口409的第二源極/漏極(例如，從輸出接口409接收電流控制源電壓)以及被耦接至源電壓的柵極。第二組晶體管418中的晶體管440a-440d各自具有被耦接至地的第一源極/漏極、被耦接至各自的電流源節(jié)點(diǎn)(例如，圖2中描述的電流源節(jié)點(diǎn)261-264中的任何一個(gè))的第二源極/漏極節(jié)點(diǎn)以及柵極，其中柵極與晶體管430中對(duì)應(yīng)的晶體管的第二源極/漏極耦接，從而與其相應(yīng)的晶體管430a-430d(來自第一組晶體管417)形成固定的晶體管對(duì)。具體而言，晶體管430a、440a形成第一固定晶體管對(duì)，以用于多個(gè)電流源416中的第一電流源。晶體管430b、440b形成第二固定晶體管對(duì)，以用于多個(gè)電流源416中的第二電流源。晶體管430c、440c形成第三固定晶體管對(duì)，以用于多個(gè)電流源416中的第三電流源。晶體管430d、440d形成第四固定晶體管對(duì)，以用于多個(gè)電流源416中的第四電流源。在一些實(shí)施例中，晶體管430a-430d、440a-440d可以被實(shí)施成NMOS類型，盡管也可以實(shí)施成使用其它類型晶體管的其它結(jié)構(gòu)(例如，PMOS晶體管、PMOS/NMOS的組合)。

為了形成電流源，來自每組的晶體管可以被耦接為電流鏡。例如，第一電流源可以包括晶體管M1 430a和晶體管QUAD1 440a，第二電流源可以包括晶體管M2 430b和晶體管QUAD2 440b，第三電流源可以包括晶體管M3 430c和晶體管QUAD3 440c，第四電流源可以包括晶體管M4 430d和晶體管QUAD4 440d。成對(duì)的電流源可以被用于在相位角的區(qū)間內(nèi)插值時(shí)鐘信號(hào)。在示出的示例中，通過第一電流源(晶體管M1、QUAD1)和第二電流源(晶體管M2、QUAD2)可以管理具有0和90度之間的相位區(qū)間的第一通道。通過第二電流源(晶體管M2、QUAD2)和第三電流源(晶體管M3、QUAD3)可以管理具有90和180度之間的相位區(qū)間的第二通道。通過第三電流源(晶體管M3、QUAD3)和第四電流源(晶體管M4、QUAD4)可以管理具有180和270度之間的相位區(qū)間的第三通道。通過第一電流源(晶體管M1、QUAD1)和第四電流源(晶體管M4、QUAD4)可以管理具有270和360度之間的相位區(qū)間的第四通道。

如上所示，第一電流源、第二電流源、第三電流源、第四電流源各自具有固定的晶體管對(duì)。在使用過程中，第一電流源和第二電流源被配置成在第一組相位(例如，半包含的0至90度)中插值相位角，第二電流源和第三電流源被配置成在第二組相位(例如，半包含的90至180度)中插值相位角，第三電流源和第四電流源被配置成在第三組相位(例如，半包含的180至270度)中插值相位角，并且第一電流源和第四電流源被配置成在第四組相位(例如，半包含的270至360度)中插值相位角。

如圖所示，DAC(泄放電流源)402通過各自的導(dǎo)線被耦接至各自的電流源416的晶體管430a-430d，其中導(dǎo)線被配置成將泄放電流信號(hào)414a-414d分別傳輸至電流源416。相應(yīng)地，泄放電流信號(hào)414a-414d旁路多路復(fù)用器408，并且在沒有穿過多路復(fù)用器408的情況下被傳輸至各自的電流源416。

圖5和6顯示的示例將0至90度的第一相位區(qū)間切換至90至180度的第二相位區(qū)間。參考圖5，圖5顯示了以第一配置500呈現(xiàn)的相位插值器，DAC 402接收第一相位插值(PI)編碼，以用于第一相位區(qū)間的插值。據(jù)此，在多路復(fù)用器408中僅僅使用控制選擇器SEL1選擇了一個(gè)開關(guān)SW1 410a。響應(yīng)于第一PI編碼，DAC 402轉(zhuǎn)換該P(yáng)I編碼，并將偏置電流IOUT 404和IOUTB 406輸入至SW1 410a。響應(yīng)于偏置電流，開關(guān)SW1 410a提供控制電流源電壓，控制電流源電壓是用于控制電流源416的電壓。具體而言，來自SW1 410a的控制電流源電壓被輸入至晶體管M1 430a(這使得電流在QUAD1晶體管440a鏡像復(fù)制)，并且被輸入至晶體管M2 430b(這使得電流在QUAD2晶體管440b鏡像復(fù)制)。相應(yīng)地，第一電流源416(具有晶體管M1、QUAD1)和第二電流源416(具有晶體管M2、QUAD2)處于激活狀態(tài)，而第三和第四電流源416(分別具有晶體管M3、QUAD3和晶體管M4、QUAD4)處于未激活狀態(tài)，并且只接收來自泄放電流源(DAC)402的泄放電流，而不會(huì)接收來自多路復(fù)用器408的任何控制電流源電壓。激活的電流源416生成與待插值的相位角相對(duì)應(yīng)的差分信號(hào)，差分信號(hào)包括來自第一電流源416的第一輸出電壓信號(hào)和來自第二電流源416的第二輸出電壓信號(hào)。

一般而言，四個(gè)電流源(分別具有M1-M4)是否接收泄放電流和偏置電流的組合，取決于給定的電流源是處于能夠被主動(dòng)用于插值(例如，被有效)的狀態(tài)還是處于待命狀態(tài)。在圖5所示的示例中，M1和M2除了接收泄放電流之外還接收偏置電流。如圖5所示，流向M1的電流由I1_A表示，其中“A”代表相應(yīng)的電流源處于激活/有效狀態(tài)。電流I1_A的值等于泄放電流ILIVE 414A的值和偏置電流IOUT 404的值。相似地，M2也處于激活/有效狀態(tài)，并且輸入M2的電流是I2_A。電流I2_A的值等于泄放電流ILIVE 414B的值和偏置電流IOUTB 406的值。相比之下，流向M3和M4(對(duì)應(yīng)于解除有效的電流源)的電流分別由I3_N和I4_N表示(其中“N”表示相應(yīng)的電流源被解除有效)。在所示的實(shí)例中，I3_N和I4_N的值分別是其各自泄放電流的值，即ILIVE 414C和ILIVE 414D。

現(xiàn)參考圖6，其顯示了以第二配置600呈現(xiàn)的相位插值器。當(dāng)DAC 402接收第二PI編碼以切換至第二相位區(qū)間(從90度至180度)時(shí)，控制選擇器SEL2打開SW2并且維持其余開關(guān)的關(guān)閉狀態(tài)。因此，控制電流源電壓被輸入至M2(這使得電流在QUAD2晶體管鏡像復(fù)制)，并且被輸入至晶體管M3(這使得對(duì)應(yīng)電流在QUAD3晶體管鏡像復(fù)制)。據(jù)此，在該配置中，第二電流源(M2/QUAD2)和第三電流源(M3/QUAD3)處于激活狀態(tài)以便接收偏置電流和泄放電流，而第一和第四電流源(分別是M1/QUAD1和M4/QUAD4)只接收來自泄放電流源(在該示例中是DAC 402)的泄放電流，且不會(huì)接收偏置電流。如圖6所示，流向M2的電流由I2_A表示。電流I2_A的值等于泄放電流ILIVE 414B的值和偏置電流IOUTB 406的值。相似地，M3也處于激活/有效狀態(tài)，并且其電流輸入是I3_A。電流l3_A的值等于泄放電流ILIVE 414C的值和偏置電流IOUT 404的值。相比之下，流向M1和M4(對(duì)應(yīng)于解除有效的電流源)的電流分別由I1_N和I4_N表示。在所示的實(shí)例中，I1_N和I4_N的值分別是其各自泄放電流的值，即ILIVE 414A和ILIVE 414D。

從第二相位區(qū)間(90至180度)至第三相位區(qū)間(180至270度)的切換，以及從第三相位區(qū)間(180至270度)至第四相位區(qū)間(270至360度)的切換均與上面的描述相似。

與以前的方法相比，當(dāng)在區(qū)間之間切換時(shí)，晶體管之間的配對(duì)是預(yù)先固定的。也就是說，當(dāng)切換相位區(qū)間時(shí)，上述第一、第二、第三和第四晶體管對(duì)沒有進(jìn)行相互交換(例如，不管是在通道CH1還是通道CH2，M2/QUAD2均保持配對(duì))。因此，本申請(qǐng)中描述的實(shí)施例在象限變換時(shí)，不是將泄放電流切換至不同的晶體管，而是向晶體管對(duì)提供固定的泄放電流。這使得成對(duì)晶體管的特性變得更加穩(wěn)定，因?yàn)槊繉?duì)中的每個(gè)晶體管同時(shí)接收相同的泄放信號(hào)和/或相同的高(例如，驅(qū)動(dòng))信號(hào)。因此，避免了器件失配，并且獲得了改善的統(tǒng)計(jì)上的DNL。

圖7示出了用于實(shí)施改進(jìn)的相位插值的方法。方法700包括：在第一電流源和第二電流源接收各自的控制電流源電壓，其中控制電壓信號(hào)是由多路復(fù)用器響應(yīng)于偏置電壓信號(hào)輸出的(第702項(xiàng))。方法700還包括：在第一電流源和第二電流源接收各自的第一和第二泄放電流信號(hào)，其中第一和第二泄放電流信號(hào)旁路多路復(fù)用器(第704項(xiàng))。方法700還包括：生成與待插值的相位角相對(duì)應(yīng)的差分信號(hào)，差分信號(hào)包括來自第一電流源的第一輸出電壓信號(hào)和來自第二電流源的第二輸出電壓信號(hào)(第706項(xiàng))。

可選地，方法700還包括：在第三電流源和第四電流源接收各自的第三和第四泄放電流信號(hào)，其中第三和第四泄放電流信號(hào)旁路多路復(fù)用器。

可選地，當(dāng)多路復(fù)用器輸出用于第一和第二電流源的控制電壓信號(hào)時(shí)，多路復(fù)用器不會(huì)輸出用于第三和第四電流源的任何控制電壓信號(hào)。

可選地，當(dāng)多路復(fù)用器輸出用于第二和第三電流源的控制電壓信號(hào)時(shí)，多路復(fù)用器不會(huì)輸出用于第一和第四電流源的任何控制電壓信號(hào)；當(dāng)多路復(fù)用器輸出用于第三和第四電流源的控制電壓信號(hào)時(shí)，多路復(fù)用器不會(huì)輸出用于第一和第二電流源的任何控制電壓信號(hào)；并且當(dāng)多路復(fù)用器輸出用于第一和第四電流源的控制電壓信號(hào)時(shí)，多路復(fù)用器不會(huì)輸出用于第二和第三電流源的任何控制電壓信號(hào)。

可選地，上述第一、第二、第三和第四電流源中一次只有兩個(gè)處于激活狀態(tài)，從而為四組相位中的一組提供相位角插值。

可選地，四組相位中的第一組相位半包含覆蓋0至90度，四組相位中的第二組相位半包含覆蓋90至180度，四組相位中的第三組相位半包含覆蓋180至270度，并且四組相位中的第四組相位半包含覆蓋270至360度。

在上面的實(shí)施例中，描述了四個(gè)泄放電流信號(hào)414a-414d。在其它實(shí)施例中，泄放電流信號(hào)的數(shù)量可以少于四個(gè)(例如，兩個(gè)，三個(gè))，或者多于四個(gè)。相似地，在其它實(shí)施例中，多路復(fù)用器408中具有的開關(guān)少于四個(gè)(例如，兩個(gè)，三個(gè))，或者多于四個(gè)，而不是具有四個(gè)開關(guān)410a-410d。相似地，在其它實(shí)施例中，電流源416可能少于四個(gè)，或者多于四個(gè)，而不是具有四個(gè)電流源416。此外，與四個(gè)開關(guān)410a-410d相對(duì)應(yīng)的每個(gè)相位區(qū)間不需要具有90度的區(qū)間，其在其它實(shí)施例中可以具有其它的區(qū)間數(shù)值。例如，如果多路復(fù)用器408具有10個(gè)開關(guān)410，那么每個(gè)對(duì)應(yīng)的相位區(qū)間將是360度/10＝36度。一般而言，每個(gè)相位區(qū)間是360度/多路復(fù)用器408中開關(guān)410的數(shù)量。

應(yīng)當(dāng)理解，說明書中使用的“第一”、“第二”、“第三”和“第四”等，或者任何其它相似的術(shù)語(yǔ)，被用于指代不同或單獨(dú)的項(xiàng)目，但并不一定指代項(xiàng)目的順序。例如，“第一電流源”和“第二電流源”被用于指代兩個(gè)電流源。

雖然前面描述了具體的實(shí)施例，但是應(yīng)當(dāng)理解，其并不意圖將請(qǐng)求保護(hù)的申請(qǐng)限定至優(yōu)選的實(shí)施例，并且很顯然地，在不偏離本申請(qǐng)的精神和范圍的情況下，本領(lǐng)域的技術(shù)人員可以作出各種變化和修改。相應(yīng)地，說明書和附圖被認(rèn)為是說明性的，而不是限制性的。本申請(qǐng)意圖覆蓋所有替代、改進(jìn)和等同的方案。