本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，具體涉及一種上電復(fù)位電路。

背景技術(shù)：

上電復(fù)位電路在電路上電期間產(chǎn)生復(fù)位信號對系統(tǒng)進(jìn)行復(fù)位，在很多高精度系統(tǒng)中，對系統(tǒng)復(fù)位信號和電源電壓信號之間的延時有嚴(yán)格的要求，而目前的上電復(fù)位電路都只是會產(chǎn)生一個上電延時，而這個延時的精度都非常的低，已經(jīng)無法滿足高精度系統(tǒng)的要求。

技術(shù)實現(xiàn)要素：

為解決現(xiàn)有上電復(fù)位電路的復(fù)位延時不精確的技術(shù)問題，本發(fā)明提供了一種精確度高的上電復(fù)位電路。

一種上電復(fù)位電路，包括：偏置電流產(chǎn)生模塊和上電復(fù)位模塊，偏置電流產(chǎn)生模塊的輸出uout1接上電復(fù)位模塊的輸入in。

進(jìn)一步的，所述偏置電流產(chǎn)生模塊包括：由第一pmos晶體管p1、第一nmos晶體管n1和第二nmos晶體管n2構(gòu)成的啟動電路以及第二pmos晶體管p2、第三pmos晶體管p3、第三nmos晶體管n3、第四nmos晶體管n4和第一電阻r1構(gòu)成的偏置電流電路；第一pmos晶體管p1的源極接電源，柵極和漏極相連并與第一nmos晶體管n1的漏極和第二nmos晶體管n2的柵極相接；第一nmos晶體管n1的源極接地，柵極與第四nmos晶體管n4的柵極相接；第二nmos晶體管n2的源極接地，漏極接第二pmos管p2的漏極及第三nmos管n3的漏極；第二pmos晶體管p2的源極接電源，柵極和漏極連接并接第三pmos晶體管p3的柵極；第三pmos晶體管p3的源極接電源，漏極接第四nmos晶體管n4的漏極并作為輸出電壓端uout1；第三nmos晶體管n3的漏極接第二pmos晶體管p2的漏極，源極接地，柵極接第四nmos晶體管n4的柵極；第四nmos晶體管n4的漏極和柵極相連作為輸出電壓端uout1，源極接第一電阻r1的一端，第一電阻r1的另一端接地。

進(jìn)一步的，所述上電復(fù)位模塊包括第四pmos晶體管p11、第五pmos晶體管p12、第五nmos晶體管n10、第二電阻r2、電容c1和反相器inv1；第五nmos晶體管n10的柵極接輸入in，源極接地，漏極接第四pmos晶體管p11的柵極和漏極以及第五pmos晶體管p12的柵極；第四pmos晶體管p11的源極接電源；第五pmos晶體管p12的源極接電源，漏極接第二電阻r2和電容c1的一端以及反相器的輸入；第二電阻r2和電容c1的另一端接地；反相器inv1的輸出接輸出uout2。

本發(fā)明的上電復(fù)位電路中，增加了偏置電流產(chǎn)生模塊，利用偏置電流產(chǎn)生電路產(chǎn)生一路精準(zhǔn)的偏置電流，然后利用這個偏置電流對電容進(jìn)行充電，從而產(chǎn)生精確的復(fù)位延時，滿足高精度系統(tǒng)的要求。

附圖說明

圖1是本發(fā)明實施方式提供的上電復(fù)位電路結(jié)構(gòu)示意圖；

圖2是本發(fā)明實施方式提供的偏置電流產(chǎn)生模塊電路結(jié)構(gòu)示意圖；

圖3是本發(fā)明實施方式提供的上電復(fù)位模塊電路結(jié)構(gòu)示意圖。

具體實施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明了，下面結(jié)合具體實施方式并參照附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。

如圖1所示，本發(fā)明提供的上電復(fù)位電路包括偏置電流產(chǎn)生模塊1和上電復(fù)位模塊2，偏置電流產(chǎn)生模塊的輸出uout1接上電復(fù)位模塊的輸入in。

如圖2所示，偏置電流產(chǎn)生模塊包括：由第一pmos晶體管p1、第一nmos晶體管n1和第二nmos晶體管n2構(gòu)成的啟動電路以及第二pmos晶體管p2、第三pmos晶體管p3、第三nmos晶體管n3、第四nmos晶體管n4和第一電阻r1構(gòu)成的偏置電流電路；第一pmos晶體管p1的源極接電源，柵極和漏極相連并與第一nmos晶體管n1的漏極和第二nmos晶體管n2的柵極相接；第一nmos晶體管n1的源極接地，柵極與第四nmos晶體管n4的柵極相接；第二nmos晶體管n2的源極接地，漏極接第二pmos管p2的漏極及第三nmos管n3的漏極；第二pmos晶體管p2的源極接電源，柵極和漏極連接并接第三pmos晶體管p3的柵極；第三pmos晶體管p3的源極接電源，漏極接第四nmos晶體管n4的漏極并作為輸出電壓端uout1；第三nmos晶體管n3的漏極接第二pmos晶體管p2的漏極，源極接地，柵極接第四nmos晶體管n4的柵極；第四nmos晶體管n4的漏極和柵極相連作為輸出電壓端uout1，源極接第一電阻r1的一端，第一電阻r1的另一端接地。

如圖3所示，上電復(fù)位模塊包括第四pmos晶體管p11、第五pmos晶體管p12、第五nmos晶體管n10、第二電阻r2、電容c1和反相器inv1；第五nmos晶體管n10的柵極接輸入in，源極接地，漏極接第四pmos晶體管p11的柵極和漏極以及第五pmos晶體管p12的柵極；第四pmos晶體管p11的源極接電源；第五pmos晶體管p12的源極接電源，漏極接第二電阻r2和電容c1的一端以及反相器的輸入；第二電阻r2和電容c1的另一端接地；反相器inv1的輸出接輸出uout2。

本發(fā)明的上電復(fù)位電路中，增加了偏置電流產(chǎn)生模塊，利用偏置電流產(chǎn)生電路產(chǎn)生一路精準(zhǔn)的偏置電流，然后利用這個偏置電流對電容進(jìn)行充電，從而產(chǎn)生精確的復(fù)位延時，滿足高精度系統(tǒng)的要求。

應(yīng)當(dāng)理解的是，本發(fā)明的上述具體實施方式僅僅用于示例性說明或解釋本發(fā)明的原理，而不構(gòu)成對本發(fā)明的限制。因此，在不偏離本發(fā)明的精神和范圍的情況下所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。此外，本發(fā)明所附權(quán)利要求旨在涵蓋落入所附權(quán)利要求范圍和邊界、或者這種范圍和邊界的等同形式內(nèi)的全部變化和修改例。

技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明提供了一種上電復(fù)位電路，屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域。該電路包括：偏置電流產(chǎn)生模塊和上電復(fù)位模塊，偏置電流產(chǎn)生模塊的輸出UOUT1接上電復(fù)位模塊的輸入IN。利用偏置電流產(chǎn)生電路產(chǎn)生一路精準(zhǔn)的偏置電流，然后利用這個偏置電流對電容進(jìn)行充電，從而產(chǎn)生精確的復(fù)位延時，滿足高精度系統(tǒng)的要求。

技術(shù)研發(fā)人員：不公告發(fā)明人
受保護(hù)的技術(shù)使用者：長沙方星騰電子科技有限公司
技術(shù)研發(fā)日：2017.05.07
技術(shù)公布日：2017.09.22