本發(fā)明構(gòu)思涉及印刷電路板(pcb)、包括該pcb的半導(dǎo)體封裝和/或制造該pcb的方法，更具體地，涉及包括多個(gè)配線層的pcb、包括該pcb的半導(dǎo)體封裝和/或制造該pcb的方法。

背景技術(shù)：

隨著電子產(chǎn)業(yè)的快速發(fā)展和用戶需求的增長(zhǎng)，期望電子裝置具有例如更多的功能和更小的尺寸。因此，包括在電子裝置中的半導(dǎo)體封裝也被期望具有更小的厚度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明構(gòu)思提供可減小半導(dǎo)體封裝的厚度并改善印刷電路板(pcb)的可靠性的pcb、包括該pcb的半導(dǎo)體封裝和/或制造該pcb的方法。

根據(jù)示例實(shí)施方式，一種pcb包括：基板基底，具有至少一個(gè)基底層；多個(gè)配線層，在至少一個(gè)基底層的頂表面和底表面上，該多個(gè)配線層分別限定多個(gè)配線圖案，多個(gè)配線層當(dāng)中的一個(gè)配線圖案的導(dǎo)電材料的彈性模量小于多個(gè)配線層當(dāng)中的另一個(gè)配線圖案的導(dǎo)電材料的彈性模量。

根據(jù)示例實(shí)施方式，一種pcb包括：基板基底，包括至少一個(gè)基底層；多個(gè)配線層，在至少一個(gè)基底層的頂表面和底表面上，該多個(gè)配線層分別限定多個(gè)配線圖案，配線圖案的一部分的金屬的晶粒尺寸大于配線圖案的另一部分的金屬的晶粒尺寸。

根據(jù)示例實(shí)施方式，一種半導(dǎo)體封裝包括：印刷電路板(pcb)，具有基板基底和多個(gè)配線層，該基板基底具有至少一個(gè)基底層，該多個(gè)配線層在至少一個(gè)基底層的頂表面和底表面上，該多個(gè)配線層限定多個(gè)配線圖案，多個(gè)配線圖案當(dāng)中的一個(gè)配線圖案的金屬的彈性模量小于多個(gè)配線圖案當(dāng)中的另一個(gè)配線圖案的金屬的彈性模量；至少一個(gè)第一半導(dǎo)體芯片，附接到pcb的頂表面并電連接到多個(gè)配線圖案的至少一部分；以及第一模層，覆蓋pcb的頂表面的至少一部分和所述至少一個(gè)第一半導(dǎo)體芯片。

根據(jù)示例實(shí)施方式，一種制造印刷電路板(pcb)的方法可以包括：形成第一配線層；在第一基底層上形成第二配線層；將其上形成第二配線層的第一基底層附接到第一配線層使得第一基底層面對(duì)第一配線層。第一配線層和第二配線層可以具有彼此不同的彈性模量。

根據(jù)示例實(shí)施方式，一種半導(dǎo)體封裝可以包括：印刷電路板(pcb)，具有至少一個(gè)基底層、包括第一配線圖案和第二配線圖案的多個(gè)配線圖案，第一配線圖案和第二配線圖案在以下中的至少一個(gè)上：(1)分別在至少一個(gè)基底層的頂表面和底表面上和(2)分別在pcb的第一水平區(qū)域和第二水平區(qū)域上，第一配線圖案的彈性模量不同于第二配線圖案的彈性模量；半導(dǎo)體芯片，附接到pcb的表面；以及模層，覆蓋pcb的頂表面的至少一部分和半導(dǎo)體芯片。

附圖說(shuō)明

從以下結(jié)合附圖的詳細(xì)描述，本發(fā)明構(gòu)思的示例實(shí)施方式將被更清楚地理解，附圖中：

圖1是根據(jù)示例實(shí)施方式的印刷電路板(pcb)的截面圖；

圖2是根據(jù)示例實(shí)施方式的pcb的截面圖；

圖3是根據(jù)示例實(shí)施方式的pcb的截面圖；

圖4是根據(jù)示例實(shí)施方式的pcb的截面圖；

圖5是根據(jù)示例實(shí)施方式的pcb的截面圖；

圖6是根據(jù)示例實(shí)施方式的pcb的截面圖；

圖7a至圖7i是用于說(shuō)明根據(jù)示例實(shí)施方式的制造pcb的方法的截面圖；

圖8a至圖8i是用于說(shuō)明根據(jù)示例實(shí)施方式的制造pcb的方法的截面圖；

圖9a是根據(jù)比較示例的半導(dǎo)體封裝的截面圖；

圖9b是根據(jù)示例實(shí)施方式的半導(dǎo)體封裝的截面圖；

圖10a是根據(jù)比較示例的半導(dǎo)體封裝的截面圖；

圖10b是根據(jù)示例實(shí)施方式的半導(dǎo)體封裝的截面圖；

圖11a至圖11d是根據(jù)示例實(shí)施方式的半導(dǎo)體封裝的截面圖；

圖12a是示出導(dǎo)電材料的晶粒尺寸和導(dǎo)電材料的彈性模量之間的關(guān)系的曲線圖，用于說(shuō)明包括在根據(jù)示例實(shí)施方式的pcb中的配線圖案的導(dǎo)電材料的彈性模量；

圖12b是示出在形成導(dǎo)電材料的電鍍方法中使用的電流密度或添加劑量與導(dǎo)電材料的彈性模量之間的關(guān)系的曲線圖，用于說(shuō)明根據(jù)示例實(shí)施方式的pcb中包括的配線圖案的導(dǎo)電材料的彈性模量；

圖13是根據(jù)示例實(shí)施方式的pcb的截面圖；

圖14a至圖14f是用于說(shuō)明根據(jù)示例實(shí)施方式的制造pcb的方法的截面圖；以及

圖15是根據(jù)示例實(shí)施方式的系統(tǒng)的方框圖。

具體實(shí)施方式

現(xiàn)在將在下面參照附圖更全面地描述本發(fā)明構(gòu)思，附圖中示出本發(fā)明的元件。

圖1是根據(jù)示例實(shí)施方式的印刷電路板(pcb)100a的截面圖。

參照?qǐng)D1，pcb100a包括基板基底110a和多個(gè)配線層(例如第一至第三配線層1、2和3)，每個(gè)配線層具有配線圖案120a。

基板基底110a可以通過(guò)堆疊多個(gè)基底層(例如第一基底層112a和第二基底層114a)而形成。

在某些示例實(shí)施方式中，基板基底110a以及第一基底層112a和第二基底層114a中的每個(gè)可以由從酚醛樹(shù)脂、環(huán)氧樹(shù)脂和聚酰亞胺中選擇的至少一種材料形成。例如，基板基底110a以及第一基底層112a和第二基底層114a中的每個(gè)可以包括從阻燃劑4(fr4)、四官能環(huán)氧樹(shù)脂、聚苯醚、環(huán)氧樹(shù)脂/聚苯醚、雙馬來(lái)酰亞胺三嗪(bt)、聚醯胺短纖席材(thermount)、氰酸酯、聚酰亞胺和液晶聚合物中選擇的至少一種材料。

第一至第三配線層1、2和3可以設(shè)置在第一基底層112a和第二基底層114a的頂表面和底表面上。當(dāng)基板基底110a通過(guò)堆疊第一基底層112a和第二基底層114a而形成時(shí)，第一配線層1可以設(shè)置在第一基底層112a的頂表面上，第二配線層2可以設(shè)置在第一基底層112a的底表面和第二基底層114a的頂表面之間，第三配線層3可以設(shè)置在第二基底層114a的底表面上。

這里所用的術(shù)語(yǔ)“配線層”指的是設(shè)置在基板基底110a的頂表面上、在基板基底110a的底表面上和/或在第一基底層112a和第二基底層114a之間的具有配線的層。也就是，配線層的數(shù)目可以比基板基底110a的基底層的數(shù)目多一個(gè)。

在某些示例實(shí)施方式中，當(dāng)基板基底110a包括一個(gè)基底層時(shí)，兩個(gè)配線層可以設(shè)置在基板基底110a的頂表面和底表面上，并且當(dāng)基板基底110a包括三個(gè)或更多的基底層時(shí)，可以設(shè)置四個(gè)或更多的配線層。

第一至第三配線層1、2和3的每個(gè)可以具有配線圖案120a。此外，第一配線層1可以具有第一配線圖案122a，第二配線層2可以具有第二配線圖案124a，第三配線層3可以具有第三配線圖案126a。

第一至第三配線圖案122a、124a和126a的每個(gè)可以由導(dǎo)電材料形成。在某些示例實(shí)施方式中，第一至第三配線圖案122a、124a和126a的每個(gè)可以由金屬形成。

第一至第三配線層1、2和3當(dāng)中的至少一個(gè)配線層的配線圖案120a的導(dǎo)電材料的彈性模量可以小于至少一個(gè)其它配線層的配線圖案120a的導(dǎo)電材料的彈性模量。

第一配線層1的第一配線圖案122a的導(dǎo)電材料、第二配線層2的第二配線圖案124a的導(dǎo)電材料以及第三配線層3的第三配線圖案126a的導(dǎo)電材料可以分別具有第一彈性模量、第二彈性模量和第三彈性模量。

在某些示例實(shí)施方式中，第一配線層1的第一配線圖案122a的導(dǎo)電材料的第一彈性模量、第二配線層2的第二配線圖案124a的導(dǎo)電材料的第二彈性模量以及第三配線層3的第三配線圖案126a的導(dǎo)電材料的第三彈性模量可以從設(shè)置在基板基底110a的底表面上的第三配線層3到設(shè)置在基板基底110a的頂表面上的第一配線層1逐漸增大。例如，第一彈性模量可以大于第二彈性模量，第二彈性模量可以大于第三彈性模量。

在某些示例實(shí)施方式中，第一至第三配線層1、2和3的第一至第三配線圖案122a、124a和126a可以包括相同的金屬。第一至第三配線圖案122a、124a和126a的每個(gè)可以通過(guò)采用電鍍法形成。例如，第一至第三配線圖案122a、124a和126a可以由銅形成。

第一至第三配線層1、2和3當(dāng)中的至少一個(gè)配線層的配線圖案120a的金屬的晶粒尺寸可以大于至少一個(gè)其它配線層的配線圖案120a的金屬的晶粒尺寸。

這里使用的術(shù)語(yǔ)“晶粒尺寸”可以指的是配線層的配線圖案的金屬的平均晶粒尺寸。

第一配線層1的第一配線圖案122a的金屬、第二配線層2的第二配線圖案124a的金屬以及第三配線層3的第三配線圖案126a的金屬可以分別具有第一晶粒尺寸、第二晶粒尺寸和第三晶粒尺寸。

在某些示例實(shí)施方式中，第一配線圖案122a的金屬的第一晶粒尺寸、第二配線圖案124a的金屬的第二晶粒尺寸以及第三配線圖案126a的金屬的第三晶粒尺寸可以從設(shè)置在基板基底110a的底表面上的第三配線層3到設(shè)置在基板基底110a的頂表面上的第一配線層逐漸減小。例如，第一晶粒尺寸可以小于第二晶粒尺寸，第二晶粒尺寸可以小于第三晶粒尺寸。

電連接第一至第三配線圖案122a、124a和126a的第一導(dǎo)電過(guò)孔132和第二導(dǎo)電過(guò)孔134可以形成在基板基底110a中。在某些示例實(shí)施方式中，第一導(dǎo)電過(guò)孔132和第二導(dǎo)電過(guò)孔134的每個(gè)可以由銅、鎳、不銹鋼或鈹銅形成。第一導(dǎo)電過(guò)孔132可以穿過(guò)第一基底層112a，第二導(dǎo)電過(guò)孔134可以穿過(guò)第二基底層114a。

覆蓋第一配線圖案122a的至少一部分的頂阻焊層142可以形成在基板基底110a的頂表面上。覆蓋第三配線圖案126a的至少一部分的底阻焊層144可以形成在基板基底110a的底表面上。第一配線圖案122a和第三配線圖案126a的由于沒(méi)有被頂阻焊層142和底阻焊層144覆蓋而暴露的部分可以分別用作pcb100a的頂焊盤和底焊盤。金屬層(未示出)可以進(jìn)一步形成在頂焊盤和底焊盤的每個(gè)上。金屬層可以增大頂焊盤和底焊盤的粘合力，并可以減小接觸電阻。例如，金屬層可以通過(guò)采用熱空氣焊料均涂(hasl)或鎳(ni)/金(au)電鍍形成。

頂阻焊層142和底阻焊層144的每個(gè)可以通過(guò)例如利用絲網(wǎng)印刷或噴墨印刷將焊料掩模絕緣墨水施加到基板基底110a的頂表面和底表面、然后進(jìn)行熱固化、紫外線(uv)固化或紅外線(ir)固化而形成。

頂阻焊層142和底阻焊層144可以通過(guò)例如利用絲網(wǎng)印刷、噴涂將可光成像阻焊劑整個(gè)地施加到基板基底110a的頂表面和底表面或利用層壓接合膜型阻焊劑材料、利用曝光和顯影去除不需要的部分以及進(jìn)行熱固化、uv固化或ir固化而形成。

半導(dǎo)體芯片可以附接到pcb100a的頂表面102a。也就是，pcb100a的頂表面102a可以是芯片附接表面。外連接端子可以附接到pcb100a的底表面104a。也就是，pcb100a的底表面104a可以是連接端子附接表面。半導(dǎo)體芯片可以電連接到頂焊盤。外連接端子可以電連接到底焊盤。

覆蓋pcb100a的頂表面102a的至少一部分和半導(dǎo)體芯片的模層可以形成在pcb100a的頂表面102a上。

當(dāng)包括半導(dǎo)體芯片和模層的芯片結(jié)構(gòu)的熱膨脹系數(shù)與其上形成該芯片結(jié)構(gòu)的pcb的熱膨脹系數(shù)不同時(shí)，半導(dǎo)體封裝可能翹曲。

然而，在根據(jù)示例實(shí)施方式的pcb100a中，由于第一至第三配線層1、2和3當(dāng)中的至少一個(gè)配線層的配線圖案120a的導(dǎo)電材料的彈性模量與至少一個(gè)其它配線層的配線圖案120a的導(dǎo)電材料的彈性模量不同，所以可以減輕或防止半導(dǎo)體封裝的翹曲。

例如，當(dāng)芯片結(jié)構(gòu)的熱膨脹系數(shù)小于pcb的熱膨脹系數(shù)時(shí)，半導(dǎo)體封裝可能翹曲成凹入形狀。

然而，在根據(jù)示例實(shí)施方式的pcb100a中，由于第一配線圖案122a的第一彈性模量大于第三配線圖案126a的第三彈性模量，所以可以提供足以減輕或防止pcb100a翹曲成凹入形狀的剛度，翹曲可以被抵消。因此，可以減輕或防止包括pcb100a的半導(dǎo)體封裝的翹曲。

圖2是根據(jù)示例實(shí)施方式的pcb100b的截面圖。在圖2中，相同的附圖標(biāo)記表示圖1中的相同的元件，因此將不重復(fù)它們的描述。

參照?qǐng)D2，pcb100b包括基板基底110a以及每個(gè)具有配線圖案120b的第一至第三配線層1、2和3。

基板基底110a可以通過(guò)堆疊第一基底層112a和第二基底層114a而形成。

第一至第三配線層1、2和3的每個(gè)可以具有配線圖案120b。例如，第一配線層1可以具有第一配線圖案122b，第二配線層2可以具有第二配線圖案124b，第三配線層3可以具有第三配線圖案126b。

第一至第三配線圖案122b、124b和126b的每個(gè)可以由導(dǎo)電材料形成。在某些示例實(shí)施方式中，第一至第三配線圖案122b、124b和126b的每個(gè)可以由金屬形成。

第一至第三配線層1、2和3當(dāng)中的至少一個(gè)配線層的配線圖案120b的導(dǎo)電材料的彈性模量可以小于至少一個(gè)其它配線層的配線圖案120b的導(dǎo)電材料的彈性模量。

第一配線層1的第一配線圖案122b的導(dǎo)電材料、第二配線層2的第二配線圖案124b的導(dǎo)電材料以及第三配線層3的第三配線圖案126b的導(dǎo)電材料可以分別具有第一彈性模量、第二彈性模量和第三彈性模量。

在某些示例實(shí)施方式中，第一配線層1的第一配線圖案122b的導(dǎo)電材料的第一彈性模量、第二配線層2的第二配線圖案124b的導(dǎo)電材料的第二彈性模量以及第三配線層3的第三配線圖案126b的導(dǎo)電材料的第三彈性模量可以從設(shè)置在基板基底110a的底表面上的第三配線層3到設(shè)置在基板基底110a的頂表面上的第一配線層1逐漸減小。例如，第一彈性模量可以小于第二彈性模量，第二彈性模量可以小于第三彈性模量。

在某些示例實(shí)施方式中，第一至第三配線層1、2和3的第一至第三配線圖案122b、124b和126b可以包括相同的金屬。例如，第一至第三配線圖案122b、124b和126b可以由銅形成。

第一至第三配線層1、2和3當(dāng)中的至少一個(gè)配線層的配線圖案120b的金屬的晶粒尺寸大于至少一個(gè)其它配線層的配線圖案120b的金屬的晶粒尺寸。

第一配線層1的第一配線圖案122b的金屬、第二配線層2的第二配線圖案124b的金屬和第三配線層3的第三配線圖案126b的金屬可以分別具有第一晶粒尺寸、第二晶粒尺寸和第三晶粒尺寸。

在某些示例實(shí)施方式中，第一配線圖案122b的金屬的第一晶粒尺寸、第二配線圖案124b的金屬的第二晶粒尺寸和第三配線圖案126b的金屬的第三晶粒尺寸從設(shè)置在基板基底110a的底表面上的第三配線層3到設(shè)置在基板基底110a的頂表面上的第一配線層1逐漸增大。例如，第一晶粒尺寸可以大于第二晶粒尺寸，第二晶粒尺寸可以大于第三晶粒尺寸。

電連接第一至第三配線圖案122b、124b和126b的第一導(dǎo)電過(guò)孔132和第二導(dǎo)電過(guò)孔134可以形成在基板基底110a中。

覆蓋第一配線圖案122b的至少一部分的頂阻焊層142形成在基板基底110a的頂表面上。覆蓋第三配線圖案126b的至少一部分的底阻焊層144可以形成在基板基底110a的底表面上。第一配線圖案122b和第三配線圖案126b的由于沒(méi)有被頂阻焊層142和底阻焊層144覆蓋而暴露的部分可以分別為頂焊盤和底焊盤。金屬層(未示出)還可以形成在頂焊盤和底焊盤的每個(gè)上。

半導(dǎo)體芯片可以附接到pcb100b的頂表面102b。也就是，pcb100b的頂表面102b可以是芯片附接表面。外連接端子可以附接到pcb100b的底表面104b。也就是，pcb100b的底表面104b可以為連接端子附接表面。半導(dǎo)體芯片可以電連接到頂焊盤。外連接端子可以電連接到底焊盤。

覆蓋pcb100b的頂表面102b的至少一部分和半導(dǎo)體芯片的模層可以形成在pcb100b的頂表面102b上。

當(dāng)包括半導(dǎo)體芯片和模層的芯片結(jié)構(gòu)的熱膨脹系數(shù)與其上形成該芯片結(jié)構(gòu)的pcb100b的熱膨脹系數(shù)不同時(shí)，半導(dǎo)體封裝可能翹曲。

然而，在根據(jù)示例實(shí)施方式的pcb100b中，由于第一至第三配線層1、2和3當(dāng)中的至少一個(gè)配線層的配線圖案120b的導(dǎo)電材料的彈性模量與至少一個(gè)其它配線層的配線圖案120b的導(dǎo)電材料的彈性模量不同，所以可以減輕或防止半導(dǎo)體封裝的翹曲。

例如，當(dāng)芯片結(jié)構(gòu)的熱膨脹系數(shù)大于pcb的熱膨脹系數(shù)時(shí)，半導(dǎo)體封裝可能翹曲成凸起的形狀。

然而，在根據(jù)示例實(shí)施方式的pcb100b中，由于第一彈性模量小于第三彈性模量，所以可以提供足以防止pcb100b翹曲成凸起形狀的剛度，翹曲可以被抵消。因此，可以減輕或防止包括pcb100b的半導(dǎo)體封裝的翹曲。

圖3是根據(jù)示例實(shí)施方式的pcb100c的截面圖。在圖3中，相同的附圖標(biāo)記表示圖1和圖2中的相同的元件，因此將不重復(fù)其描述。

參照?qǐng)D3，pcb100c包括基板基底110a以及每個(gè)具有配線圖案120c的第一至第三配線層1、2和3。

基板基底110a可以通過(guò)堆疊第一基底層112a和第二基底層114a而形成。

第一至第三配線層1、2和3的每個(gè)可以具有配線圖案120c。此外，第一配線層1可以具有第一配線圖案122c，第二配線層2可以具有第二配線圖案124c，第三配線層3可以具有第三配線圖案126c。

第一至第三配線圖案122c、124c和126c的每個(gè)可以由導(dǎo)電材料形成。在某些示例實(shí)施方式中，第一至第三配線圖案122c、124c和126c的每個(gè)可以由金屬形成。

第一至第三配線層1、2和3當(dāng)中的至少一個(gè)配線層的配線圖案120c的導(dǎo)電材料的彈性模量可以與至少一個(gè)其它配線層的配線圖案120c的導(dǎo)電材料的彈性模量不同。

第一配線層1的第一配線圖案122c的導(dǎo)電材料、第二配線層2的第二配線圖案124c的導(dǎo)電材料以及第三配線層3的第三配線圖案126c的導(dǎo)電材料可以分別具有第一彈性模量、第二彈性模量和第三彈性模量。

在某些示例實(shí)施方式中，第二配線層2的第二配線圖案124c設(shè)置在基板基底110a中。第一配線圖案112c和第三配線圖案126c分別設(shè)置在基板基底110a的頂表面和底表面上。第二配線圖案124c的導(dǎo)電材料的第二彈性模量可以大于第一配線層1的第一配線圖案122c的導(dǎo)電材料的第一彈性模量和第三配線層3的第三配線圖案126c的導(dǎo)電材料的第三彈性模量。例如，第二彈性模量可以大于第一彈性模量和第三彈性模量。第一彈性模量和第三彈性模量可以相同，但不限于此。

在某些示例實(shí)施方式中，第一至第三配線層1、2和3的第一至第三配線圖案122c、124c和126c可以由相同的金屬形成。例如，第一至第三配線圖案122c、124c和126c可以由銅形成。

第一至第三配線層1、2和3當(dāng)中的至少一個(gè)配線層的配線圖案120c的金屬的晶粒尺寸可以大于至少一個(gè)其它配線層的配線圖案120c的金屬的晶粒尺寸。

第一配線層1的第一配線圖案122c的金屬、第二配線層2的第二配線圖案124c的金屬以及第三配線層3的第三配線圖案126c的金屬可以分別具有第一晶粒尺寸、第二晶粒尺寸和第三晶粒尺寸。

在某些示例實(shí)施方式中，第二配線圖案124c可以設(shè)置在基板基底110a中。第一配線圖案122c和第三配線圖案126c可以分別設(shè)置在基板基底110a的頂表面和底表面上。第二配線圖案124c的金屬的第二晶粒尺寸可以小于第一配線圖案122c的金屬的第一晶粒尺寸和第三配線圖案126c的金屬的第三晶粒尺寸。例如，第二晶粒尺寸可以小于第一晶粒尺寸和第三晶粒尺寸。第一晶粒尺寸和第三晶粒尺寸可以相同，但不限于此。

電連接第一至第三配線圖案122c、124c和126c的第一導(dǎo)電過(guò)孔132和第二導(dǎo)電過(guò)孔134可以形成在基板基底110a中。

覆蓋第一配線圖案122c的至少一部分的頂阻焊層142可以形成在基板基底110a的頂表面上。覆蓋第三配線圖案126c的至少一部分的底阻焊層144可以形成在基板基底110a的底表面上。第一配線圖案122c和第三配線圖案126c的由于沒(méi)有被頂阻焊層142和底阻焊層144覆蓋而暴露的部分可以分別是pcb100c的頂焊盤和底焊盤。金屬層(未示出)還可以形成在頂焊盤和底焊盤的每個(gè)上。

第一半導(dǎo)體芯片和第二半導(dǎo)體芯片可以分別附接到pcb100c的頂表面102c和底表面104c。也就是，pcb100c的頂表面102c和底表面104c可以為芯片附接表面。第一半導(dǎo)體芯片和第二半導(dǎo)體芯片可以分別電連接到頂焊盤和底焊盤。

覆蓋pcb100c的頂表面102c的至少一部分和第一半導(dǎo)體芯片的第一模層(未示出)可以形成在pcb100c的頂表面102c上。覆蓋pcb100c的底表面104c的至少一部分和第二半導(dǎo)體芯片的第二模層可以形成在pcb100c的底表面104c上。

當(dāng)包括第一半導(dǎo)體芯片和第一模層的第一芯片結(jié)構(gòu)的熱膨脹系數(shù)和包括第二半導(dǎo)體芯片和第二模層的第二芯片結(jié)構(gòu)的熱膨脹系數(shù)彼此類似并與pcb的熱膨脹系數(shù)不同時(shí)，應(yīng)力可能施加到pcb，并且第一或第二半導(dǎo)體芯片和pcb之間的差的接觸或?qū)cb的損壞可能發(fā)生。

然而，在根據(jù)示例實(shí)施方式的pcb100c中，由于第二彈性模量大于第一彈性模量和第三彈性模量，所以剛度可以提供到pcb100c的中央。因此，可以改善包括pcb100c的半導(dǎo)體封裝的可靠性。

圖1至圖3是示出pcb包括奇數(shù)個(gè)配線層(例如三個(gè)配線層)的情況的截面圖。圖4至圖6是示出pcb包括偶數(shù)個(gè)配線層(例如四個(gè)配線層)的情況的截面圖。在圖4至圖6中，相同的附圖標(biāo)記表示圖1至圖3中的相同的元件，因此將不重復(fù)其描述。

圖4是根據(jù)示例實(shí)施方式的pcb100d的截面圖。

參照?qǐng)D4，pcb100d包括基板基底110b和多個(gè)配線層(例如第一至第四配線層1、2、3和4)，每個(gè)配線層具有配線圖案120d。

基板基底110b可以通過(guò)堆疊多個(gè)基底層(例如第一至第三基底層112b、114b和116b)而形成。

第一至第四配線層1、2、3和4可以設(shè)置在第一至第三基底層112b、114b和116b的頂表面和底表面上。當(dāng)基板基底110b通過(guò)堆疊第一基底層112b、第二基底層114b和第三基底層116b而形成時(shí)，第一配線層1可以設(shè)置在第一基底層112b的頂表面上，第二配線層2可以設(shè)置在第一基底層112b的底表面和第二基底層114b的頂表面之間，第三配線層3可以設(shè)置在第二基底層114b的底表面和第三基底層116b的頂表面之間，第四配線層4可以設(shè)置在第三基底層116b的底表面上。

第一至第四配線層1、2、3和4的每個(gè)可以具有配線圖案120d。此外，第一配線層1可以具有第一配線圖案122d，第二配線層2可以具有第二配線圖案124d，第三配線層3可以具有第三配線圖案126d，第四配線層4可以具有第四配線圖案128d。

第一至第四配線圖案122d、124d、126d和128d的每個(gè)可以由導(dǎo)電材料形成。在某些示例實(shí)施方式中，第一至第四配線圖案122d、124d、126d和128d的每個(gè)可以由金屬形成。

第一至第四配線層1、2、3和4當(dāng)中的至少一個(gè)配線層的配線圖案120d的導(dǎo)電材料的彈性模量可以小于至少一個(gè)其它配線層的配線圖案120d的導(dǎo)電材料的彈性模量。

第一配線層1的第一配線圖案122d的導(dǎo)電材料、第二配線層2的第二配線圖案124d的導(dǎo)電材料、第三配線層3的第三配線圖案126d的導(dǎo)電材料以及第四配線層4的第四配線圖案128d的導(dǎo)電材料可以分別具有第一彈性模量、第二彈性模量、第三彈性模量和第四彈性模量。

在某些示例實(shí)施方式中，第一配線圖案122d的導(dǎo)電材料的第一彈性模量、第二配線圖案124d的導(dǎo)電材料的第二彈性模量、第三配線圖案126d的導(dǎo)電材料的第三彈性模量和第四配線圖案128d的導(dǎo)電材料的第四彈性模量可以從設(shè)置在基板基底110b的底表面上的第四配線層4到設(shè)置在基板基底110b的頂表面上的第一配線層1逐漸增大。例如，第一彈性模量可以大于第二彈性模量，第二彈性模量可以大于第三彈性模量，第三彈性模量可以大于第四彈性模量。

在某些示例實(shí)施方式中，第一至第四配線層1、2、3和4的第一至第四配線圖案122d、124d、126d和128d可以由相同的材料形成。第一至第四配線圖案122d、124d、126d和128d的每個(gè)可以通過(guò)采用電鍍法形成。例如，第一至第四配線圖案122d、124d、126d和128d可以由銅形成。

第一至第四配線層1、2、3和4當(dāng)中的至少一個(gè)配線層的配線圖案120d的金屬的晶粒尺寸可以大于至少一個(gè)其它配線層的配線圖案120d的金屬的晶粒尺寸。

第一配線層1的第一配線圖案122d的金屬、第二配線層2的第二配線圖案124d的金屬、第三配線層3的第三配線圖案126d的金屬和第四配線層4的第四配線圖案128d的金屬可以分別具有第一晶粒尺寸、第二晶粒尺寸、第三晶粒尺寸和第四晶粒尺寸。

在某些示例實(shí)施方式中，第一配線圖案122d的金屬的第一晶粒尺寸、第二配線圖案124d的金屬的第二晶粒尺寸、第三配線圖案126d的金屬的第三晶粒尺寸和第四配線圖案128d的金屬的第四晶粒尺寸可以從設(shè)置在基板基底110b的底表面上的第四配線層4到設(shè)置在基板基底110b的頂表面上的第一配線層1逐漸減小。例如，第一晶粒尺寸可以小于第二晶粒尺寸，第二晶粒尺寸可以小于第三晶粒尺寸，第三晶粒尺寸可以小于第四晶粒尺寸。

電連接第一至第四配線圖案122d、124d、126d和128d的第一至第三導(dǎo)電過(guò)孔132、134和136可以形成在基板基底110b中。在某些示例實(shí)施方式中，第一至第三導(dǎo)電過(guò)孔132、134和136的每個(gè)可以由銅、鎳、不銹鋼和鈹銅中的至少一個(gè)形成。第一導(dǎo)電過(guò)孔132可以穿過(guò)第一基底層112b，第二導(dǎo)電過(guò)孔134可以穿過(guò)第二基底層114b，第三導(dǎo)電過(guò)孔136可以穿過(guò)第三基底層116b。

覆蓋第一配線圖案122d的至少一部分的頂阻焊層142可以形成在基板基底110b的頂表面上。覆蓋第四配線圖案128d的至少一部分的底阻焊層144可以形成在基板基底110b的底表面上。第一配線圖案122d和第四配線圖案128d的由于沒(méi)有被頂阻焊層142和底阻焊層144覆蓋而暴露的部分可以分別用作頂焊盤和底焊盤。金屬層(未示出)還可以形成在頂焊盤和底焊盤的每個(gè)上。

半導(dǎo)體芯片可以附接到pcb100d的頂表面102d。pcb100d的頂表面102d可以是芯片附接表面。外連接端子可以附接到pcb100d的底表面104d。也就是，pcb100d的底表面104d可以是連接端子附接表面。半導(dǎo)體芯片可以電連接到頂焊盤。外連接端子可以電連接到底焊盤。

覆蓋pcb100d的頂表面102d的至少一部分和半導(dǎo)體芯片的模層可以形成在pcb100d的頂表面102d上。

當(dāng)包括半導(dǎo)體芯片和模層的芯片結(jié)構(gòu)的熱膨脹系數(shù)與pcb的熱膨脹系數(shù)不同時(shí)，其上形成芯片結(jié)構(gòu)的pcb(也就是半導(dǎo)體封裝)可能翹曲。

然而，在根據(jù)示例實(shí)施方式的pcb100d中，由于第一至第四配線層1、2、3和4當(dāng)中的至少一個(gè)配線層的配線圖案120d的導(dǎo)電材料的彈性模量與至少一個(gè)其它配線層的配線圖案120d的導(dǎo)彈材料的彈性模量不同，所以可以減輕或防止半導(dǎo)體封裝的翹曲。

例如，當(dāng)芯片結(jié)構(gòu)的熱膨脹系數(shù)小于pcb的熱膨脹系數(shù)時(shí)，半導(dǎo)體封裝可能翹曲成凹入形狀。

然而，在根據(jù)示例實(shí)施方式的pcb100d中，由于第一彈性模量大于第四彈性模量，所以可以提供防止pcb100d翹曲成凹入形狀的足夠強(qiáng)的剛度，翹曲可以被抵消。因此，可以減輕或防止包括pcb100d的半導(dǎo)體封裝的翹曲。

圖5是根據(jù)示例實(shí)施方式的pcb100e的截面圖。在圖5中，相同的附圖標(biāo)記表示與圖4中相同的元件，因此將不重復(fù)其描述。

參照?qǐng)D5，pcb100e包括基板基底110b以及每個(gè)具有配線圖案120e的第一至第四配線層1、2、3和4。

基板基底110b可以通過(guò)堆疊第一至第三基底層112b、114b和116b而形成。

第一至第四配線層1、2、3和4的每個(gè)可以具有配線圖案120e。此外，第一配線層1可以具有第一配線圖案122e，第二配線層2可以具有第二配線圖案124e，第三配線層3可以具有第三配線圖案126e，第四配線層4可以具有第四配線圖案128e。

第一至第四配線圖案122e、124e、126e和128e的每個(gè)可以由導(dǎo)電材料形成。在某些示例實(shí)施方式中，第一至第四配線圖案122e、124e、126e和128e的每個(gè)可以由金屬形成。

第一至第四配線層1、2、3和4當(dāng)中的至少一個(gè)配線層的配線圖案120e的導(dǎo)電材料的彈性模量可以小于至少一個(gè)其它配線層的配線圖案120e的導(dǎo)電材料的彈性模量。

第一配線層1的第一配線圖案122e、第二配線層2的第二配線圖案124e、第三配線層3的第三配線圖案126e和第四配線層4的第四配線圖案128e的導(dǎo)電材料可以分別具有第一彈性模量、第二彈性模量、第三彈性模量和第四彈性模量。

在某些示例實(shí)施方式中，第一配線層1的第一配線圖案122e、第二配線層2的第二配線圖案124e、第三配線層3的第三配線圖案126e和第四配線層4的第四配線圖案128e的導(dǎo)電材料的彈性模量可以從設(shè)置在基板基底110b的底表面上的第四配線層4到設(shè)置在基板基底110b的頂表面上的第一配線層1逐漸減小。例如，第一彈性模量可以小于第二彈性模量，第二彈性模量可以小于第三彈性模量，第三彈性模量可以小于第四彈性模量。

在某些示例實(shí)施方式中，第一至第四配線層1、2、3和4的第一至第四配線圖案122e、124e、126e和128e的每個(gè)可以由金屬形成。例如，第一至第四配線圖案122e、124e、126e和128e可以由銅形成。

第一至第四配線層1、2、3和4當(dāng)中的至少一個(gè)配線層的配線圖案120e的金屬的晶粒尺寸可以大于至少一個(gè)其它配線層的配線圖案120e的金屬的晶粒尺寸。

第一配線層1的第一配線圖案122e的金屬、第二配線層2的第二配線圖案124e的金屬、第三配線層3的第三配線圖案126e的金屬和第四配線層4的第四配線圖案128e的金屬可以分別具有第一晶粒尺寸、第二晶粒尺寸、第三晶粒尺寸和第四晶粒尺寸。

在某些示例實(shí)施方式中，第一配線圖案122e的金屬的第一晶粒尺寸、第二配線圖案124e的金屬的第二晶粒尺寸、第三配線圖案126e的金屬的第三晶粒尺寸和第四配線圖案128e的金屬的第四晶粒尺寸可以從設(shè)置在基板基底110b的底表面上的第四配線層4到設(shè)置在基板基底110b的頂表面上的第一配線層1逐漸增大。例如，第一晶粒尺寸可以大于第二晶粒尺寸，第二晶粒尺寸可以大于第三晶粒尺寸，第三晶粒尺寸可以大于第四晶粒尺寸。

電連接第一至第四配線圖案122e、124e、126e和128e的第一至第三導(dǎo)電過(guò)孔132、134和136可以形成在基板基底110b中。

覆蓋第一配線圖案122e的至少一部分的頂阻焊層142可以形成在基板基底110b的頂表面上。覆蓋第四配線圖案128e的至少一部分的底阻焊層144可以形成在基板基底110b的底表面上。第一配線圖案122e和第四配線圖案128e的由于沒(méi)有被頂阻焊層142和底阻焊層144覆蓋而暴露的部分可以分別為頂焊盤和底焊盤。金屬層(未示出)還可以形成在頂焊盤和底焊盤的每個(gè)上。

半導(dǎo)體芯片可以附接到pcb100e的頂表面102e。也就是，pcb100e的頂表面102e可以是芯片附接表面。外連接端子可以附接到pcb100e的底表面104e。也就是，pcb100e的底表面104e可以為連接端子附接表面。半導(dǎo)體芯片可以電連接到頂焊盤。外連接端子可以電連接到底焊盤。

覆蓋pcb100e的頂表面102e的至少一部分和半導(dǎo)體芯片的模層可以形成在pcb100e的頂表面102e上。

當(dāng)包括半導(dǎo)體芯片和模層的芯片結(jié)構(gòu)的熱膨脹系數(shù)與pcb的熱膨脹系數(shù)不同時(shí)，其上形成芯片結(jié)構(gòu)的pcb(也就是半導(dǎo)體封裝)可能翹曲。

然而，在根據(jù)示例實(shí)施方式的pcb100e中，由于第一至第四配線層1、2、3和4當(dāng)中的至少一個(gè)配線層的配線圖案120e的導(dǎo)電材料的彈性模量與至少一個(gè)其它配線層的配線圖案120e的導(dǎo)電材料的彈性模量不同，所以可以減輕或防止半導(dǎo)體封裝的翹曲。

例如，當(dāng)芯片結(jié)構(gòu)的熱膨脹系數(shù)大于pcb的熱膨脹系數(shù)時(shí)，半導(dǎo)體封裝可能翹曲成凸起形狀。

然而，在根據(jù)示例實(shí)施方式的pcb100e中，由于第一彈性模量小于第四彈性模量，所以可以提供防止pcb100e翹曲成凸起形狀的足夠強(qiáng)的剛度，翹曲可以被抵消。因此，可以減輕或防止包括pcb100e的半導(dǎo)體封裝的翹曲。

圖6是根據(jù)示例實(shí)施方式的pcb100f的截面圖。在圖6中，相同的附圖標(biāo)記表示圖4和圖5中相同的元件，因此將不重復(fù)其描述。

參照?qǐng)D6，pcb100f包括基板基底110b和每個(gè)具有配線圖案120f的第一至第四配線層1、2、3和4。

基板基底110b可以通過(guò)堆疊第一至第三基底層112b、114b和116b而形成。

第一至第四配線層1、2、3和4的每個(gè)可以具有配線圖案120f。此外，第一配線層1可以具有第一配線圖案122f，第二配線層2可以具有第二配線圖案124f，第三配線層3可以具有第三配線圖案126f，第四配線層4可以具有第四配線圖案128f。

第一至第四配線圖案122f、124f、126f和128f的每個(gè)可以由導(dǎo)電材料形成。在某些示例實(shí)施方式中，第一至第四配線圖案122f、124f、126f和128f的每個(gè)可以由金屬形成。

第一至第四配線層1、2、3和4當(dāng)中的至少一個(gè)配線層的配線圖案120f的導(dǎo)電材料的彈性模量可以小于至少一個(gè)其它配線層的配線圖案120f的導(dǎo)電材料的彈性模量。

第一配線層1的第一配線圖案122f、第二配線層2的第二配線圖案124f、第三配線層3的第三配線圖案126f和第四配線層4的第四配線圖案128f的導(dǎo)電材料可以分別具有第一彈性模量、第二彈性模量、第三彈性模量和第四彈性模量。

在某些示例實(shí)施方式中，設(shè)置在基板基底110b中的第二配線層2和第三配線層3的第二配線圖案124f和第三配線圖案126f的導(dǎo)電材料的彈性模量可以大于分別設(shè)置在基板基底110b的頂表面和底表面上的第一配線層1和第四配線層4的第一配線圖案122f和第四配線圖案128f的導(dǎo)電材料的彈性模量。例如，第二彈性模量和第三彈性模量可以大于第一彈性模量和第四彈性模量。第一彈性模量和第四彈性模量可以相同，但不限于此，并且第二彈性模量和第三彈性模量可以相同，但不限于此。

在某些示例實(shí)施方式中，第一至第四配線層1、2、3和4的第一至第四配線圖案122f、124f、126f和128f可以由相同的材料形成。例如，第一至第四配線圖案122f、124f、126f和128f可以由銅形成。

第一至第四配線層1、2、3和4當(dāng)中的至少一個(gè)配線層的配線圖案120f的金屬的晶粒尺寸可以大于至少一個(gè)其它配線層的配線圖案120f的金屬的晶粒尺寸。

第一配線層1的第一配線圖案122f的金屬、第二配線層2的第二配線圖案124f的金屬、第三配線層3的第三配線圖案126f的金屬和第四配線層4的第四配線圖案128f的金屬可以分別具有第一晶粒尺寸、第二晶粒尺寸、第三晶粒尺寸和第四晶粒尺寸。

在某些示例實(shí)施方式中，第二配線圖案124f和第三配線圖案126f可以設(shè)置在基板基底110b中。第一配線圖案122f和第四配線圖案128f可以分別設(shè)置在基板基底110b的頂表面和底表面上。第二配線圖案124f的金屬的第一晶粒尺寸和第三配線圖案126f的金屬的第三晶粒尺寸可以小于第一配線圖案122f的金屬的第一晶粒尺寸和第四配線圖案128f的金屬的第四晶粒尺寸。例如，第二晶粒尺寸和第三晶粒尺寸可以小于第一晶粒尺寸和第四晶粒尺寸。第一晶粒尺寸和第四晶粒尺寸可以相同，但不限于此。第二晶粒尺寸和第三晶粒尺寸可以相同，但不限于此。

電連接第一至第四配線圖案122f、124f、126f和128f的第一至第三導(dǎo)電過(guò)孔132、134和136可以形成在基板基底110b中。

覆蓋第一配線圖案122f的至少一部分的頂阻焊層142可以形成在基板基底110b的頂表面上。覆蓋第四配線圖案128f的至少一部分的底阻焊層144可以形成在基板基底110b的底表面上。第一配線圖案122f和第四配線圖案128f的由于沒(méi)有被頂阻焊層142和底阻焊層144覆蓋而暴露的部分可以分別為頂焊盤和底焊盤。金屬層(未示出)還可以形成在頂焊盤和底焊盤的每個(gè)上。

第一半導(dǎo)體芯片和第二半導(dǎo)體芯片可以分別附接到pcb100f的頂表面102f和底表面104f。也就是，pcb100f的頂表面102f和底表面104f可以為芯片附接表面。第一半導(dǎo)體芯片和第二半導(dǎo)體芯片可以分別電連接到頂焊盤和底焊盤。

覆蓋pcb100f的頂表面102f的至少一部分和第一半導(dǎo)體芯片的第一模層可以形成在pcb100f的頂表面102f上。覆蓋pcb100f的底表面104f的至少一部分和第二半導(dǎo)體芯片的第二模層可以形成在pcb100f的底表面104f上。

當(dāng)包括第一半導(dǎo)體芯片和第一模層的第一芯片結(jié)構(gòu)的熱膨脹系數(shù)以及包括第二半導(dǎo)體芯片和第二模層的第二芯片結(jié)構(gòu)的熱膨脹系數(shù)彼此類似并且與pcb的熱膨脹系數(shù)不同時(shí)，應(yīng)力會(huì)施加到pcb，因此第一或第二半導(dǎo)體芯片與pcb之間的差的接觸或者對(duì)pcb的損壞可能發(fā)生。

然而，在根據(jù)示例實(shí)施方式的pcb100f中，由于第二彈性模量和第三彈性模量大于第一彈性模量和第四彈性模量，所以剛度可以提供到pcb100f的中央。因此，可以改善包括pcb100f的半導(dǎo)體封裝的可靠性。

圖7a至圖8i是用于說(shuō)明根據(jù)示例實(shí)施方式的制造pcb的方法的截面圖。在圖7a至圖8i中，形成圖1至圖3的第一導(dǎo)電過(guò)孔132和第二導(dǎo)電過(guò)孔134的方法和形成圖4至圖6的第一至第三導(dǎo)電過(guò)孔132、134和136的方法對(duì)于本領(lǐng)域普通技術(shù)人員而言是眾所周知的，因此將不給出其說(shuō)明。

圖7a至圖7i是用于說(shuō)明根據(jù)示例實(shí)施方式的制造pcb的方法的截面圖。

參照?qǐng)D7a，制備分離芯層(detachcorelayer)50。接下來(lái)，其中第一配線層122-p1形成在分離芯層50的頂表面和底表面上的第一預(yù)結(jié)構(gòu)10-1通過(guò)在分離芯層50的頂表面和底表面上執(zhí)行第一電鍍法p1a來(lái)制備。例如，第一配線層122-p1可以由銅形成。

第一電鍍法p1a可以通過(guò)采用包含第一量的添加劑的電鍍?nèi)芤菏┘拥谝浑娏髅芏鹊碾娏鞫鴪?zhí)行。這里使用的術(shù)語(yǔ)“…量的添加劑”指的是電鍍?nèi)芤褐邪奶砑觿┑捏w積比。

添加劑可以是例如用于平整電鍍層的平整劑、用于細(xì)化電鍍層的微粒的晶粒細(xì)化劑、用于在電鍍期間減小電鍍層中的應(yīng)力的應(yīng)力減小劑、或用于幫助元素附著到陰極的表面的潤(rùn)濕劑中的至少一種。

參照?qǐng)D7b，制備第一基底層112。接下來(lái)，其中第二配線層124-p1形成在第一基底層112的一個(gè)表面上的第二預(yù)結(jié)構(gòu)10-2通過(guò)在第一基底層112的一個(gè)表面上執(zhí)行第二電鍍法p2a而制備。例如，第二配線層124-p1可以由銅形成。

第二電鍍法p2a可以通過(guò)采用包含第二量的添加劑的電鍍?nèi)芤菏┘拥诙娏髅芏鹊碾娏鱽?lái)執(zhí)行。

參照?qǐng)D7c，兩個(gè)第二預(yù)結(jié)構(gòu)10-2被制備用于一個(gè)第一預(yù)結(jié)構(gòu)10-1。第二預(yù)結(jié)構(gòu)10-2可以分別附接到第一預(yù)結(jié)構(gòu)10-1的兩個(gè)表面。

參照?qǐng)D7d，第二預(yù)結(jié)構(gòu)10-2分別附接到第一預(yù)結(jié)構(gòu)10-1的兩個(gè)表面。第三預(yù)結(jié)構(gòu)10-3通過(guò)分別附接第二預(yù)結(jié)構(gòu)10-2到第一預(yù)結(jié)構(gòu)10-2的兩個(gè)表面使得第二預(yù)結(jié)構(gòu)10-2的第一基底層112面對(duì)第一預(yù)結(jié)構(gòu)10-1來(lái)制備。

參照?qǐng)D7d和圖7e，第四預(yù)結(jié)構(gòu)10-4通過(guò)采用蝕刻工藝圖案化設(shè)置在第三預(yù)結(jié)構(gòu)10-3的兩個(gè)表面上的第二配線層124-p1以形成第二配線圖案124-1而制備。

參照?qǐng)D7f，制備第二基底層114。接下來(lái)，其中第三配線層126-p1形成在第二基底層114的一個(gè)表面上的第五預(yù)結(jié)構(gòu)10-5通過(guò)在第二基底層114的一個(gè)表面上執(zhí)行第三電鍍法p3a而制備。例如，第三配線層126-p1可以由銅形成。

第三電鍍法p3a可以通過(guò)采用包含第三量的添加劑的電鍍?nèi)芤菏┘拥谌娏髅芏鹊碾娏鞫鴪?zhí)行。

接下來(lái)，兩個(gè)第五預(yù)結(jié)構(gòu)10-5被制備用于一個(gè)第四預(yù)結(jié)構(gòu)10-4。第五預(yù)結(jié)構(gòu)10-5可以分別附接到第四預(yù)結(jié)構(gòu)10-4的兩個(gè)表面。

參照?qǐng)D7g，第五預(yù)結(jié)構(gòu)10-5分別附接到第四預(yù)結(jié)構(gòu)10-4的兩個(gè)表面。第六預(yù)結(jié)構(gòu)10-6通過(guò)附接第五預(yù)結(jié)構(gòu)10-5到第四預(yù)結(jié)構(gòu)10-4的兩個(gè)表面使得第五預(yù)結(jié)構(gòu)10-5的第二基底層114面對(duì)第四預(yù)結(jié)構(gòu)10-4而制備。

參照?qǐng)D7g和圖7h，第七預(yù)結(jié)構(gòu)10-7通過(guò)去除第六預(yù)結(jié)構(gòu)10-6的一部分(例如去除分離芯層50)而形成。

在第七結(jié)構(gòu)10-7中，第二配線圖案124-1可以設(shè)置在第一基底層112和第二基底層114之間，第一配線層122-p1和第三配線層126-p1可以分別設(shè)置在第一基底層112的頂表面和第二基底層114的底表面上。

參照?qǐng)D7h和圖7i，包括第一配線圖案122-1和第三配線圖案126-1的預(yù)pcb10-8通過(guò)采用蝕刻工藝圖案化分別設(shè)置在第七預(yù)結(jié)構(gòu)10-7的兩個(gè)表面上的第一配線層122-p1和第三配線層126-p1而制備。

接下來(lái)，如圖1至圖3所示，pcb100a、100b和100c可以通過(guò)分別在預(yù)pcb10-8的頂表面和底表面上形成頂阻焊層142和底阻焊層144而形成。

盡管已經(jīng)在圖7a至圖7i中說(shuō)明了包括具有第一至第三配線圖案122-1、124-1和126-1的三個(gè)配線層的pcb的形成方法，但是本領(lǐng)域普通技術(shù)人員將理解，如圖4至圖6所示的包括四個(gè)配線層的pcb100d、100e或100f可以以類似的方式形成。

參照?qǐng)D7a至圖7i，在執(zhí)行第一電鍍法p1a、第二電鍍法p2a和第三電鍍法p3a時(shí)，第一至第三配線圖案122-1、124-1和126-1的彈性模量和晶粒尺寸可以通過(guò)調(diào)整第一量和/或第一電流密度、第二量和/或第二電流密度或第三量和/或第三電流密度而變得彼此不同。

在某些示例實(shí)施方式中，通過(guò)采用具有相對(duì)大的電流密度的電鍍法形成的配線圖案可以具有大的彈性模量和/或小的晶粒尺寸。此外，通過(guò)采用具有相對(duì)小的電流密度的電鍍法形成的配線圖案可以具有小的彈性模量和/或大的晶粒尺寸。

因此，第一至第三配線圖案122-1、124-1和126-1的彈性模量和晶粒尺寸可以通過(guò)使第一至第三電鍍法p1a、p2a和p3a中的第一至第三量或第一至第三電流密度中的至少一個(gè)不同而變得彼此不同。

圖8a至圖8i是用于說(shuō)明根據(jù)示例實(shí)施方式的制造pcb的方法的截面圖。

參照?qǐng)D8a，制備第二基底層114。接下來(lái)，形成第一掩模層32，第一掩模層32覆蓋第二基底層114的一個(gè)表面，例如底表面。第一掩模層32可以為例如光致抗蝕劑層。

參照?qǐng)D8b，第二配線層124-p2通過(guò)在第二基底層114的頂表面上執(zhí)行第一電鍍法p1b而形成在第二基底層114的沒(méi)有被第一掩模層32覆蓋的另一個(gè)表面(例如頂表面)上。例如，第二配線層124-p2可以由銅形成。

第一電鍍法p1b可以通過(guò)采用包含第一量的添加劑的電鍍?nèi)芤翰⑹┘拥谝浑娏髅芏鹊碾娏鞫鴪?zhí)行。

在形成第二配線層124-p2之后，去除第一掩模層32。

參照?qǐng)D8c，形成第二掩模層34，第二掩模層34覆蓋形成在第二基底層114的頂表面上的第二配線層124-p2。第二掩模層34可以為例如光致抗蝕劑層。

參照?qǐng)D8d，第三配線層126-p2通過(guò)在第二基底層114的沒(méi)有被第二掩模層34覆蓋的一個(gè)表面(例如底表面)上執(zhí)行第二電鍍法p2b而形成在第二基底層114的底表面上。例如，第三配線層126-p2可以由銅形成。

第二電鍍法p2b可以通過(guò)采用包含第二量的添加劑的電鍍?nèi)芤翰⑹┘拥诙娏髅芏鹊碾娏鞫鴪?zhí)行。

參照?qǐng)D8e，在形成第三配線層126-p2之后，第一預(yù)結(jié)構(gòu)20-1(其中第二配線層124-p2和第三配線層126-p2分別形成在第二基底層114的頂表面和底表面上)通過(guò)去除第二掩模層34(見(jiàn)圖8d)而制備。

參照?qǐng)D8e和圖8f，第二預(yù)結(jié)構(gòu)20-2通過(guò)采用蝕刻工藝圖案化分別設(shè)置在第一預(yù)結(jié)構(gòu)20-1的兩個(gè)表面上的第二配線層124-p2和第三配線層126-p2以形成第二配線圖案124-2和第三配線圖案126-2而制備。

參照?qǐng)D8g，制備第一基底層112和第三基底層116。

第三預(yù)結(jié)構(gòu)20-3(其中第一配線層122-p2形成在第一基底層112的一個(gè)表面上)通過(guò)在第一基底層112的所述一個(gè)表面上執(zhí)行第三電鍍法p3b而制備。例如，第一配線層122-p2可以由銅形成。

第三電鍍法p3b可以通過(guò)采用包含第三量的添加劑的電鍍?nèi)芤翰⑹┘拥谌娏髅芏鹊碾娏鞫鴪?zhí)行。

此外，第四預(yù)結(jié)構(gòu)20-4(其中第四配線層128-p2形成在第三基底層116的一個(gè)表面上)通過(guò)在第三基底層116的一個(gè)表面上執(zhí)行第四電鍍法p4b而制備。例如，第四配線層128-p2可以由銅形成。

第四電鍍法p4b可以通過(guò)采用包含第四量的添加劑的電鍍?nèi)芤翰⑹┘拥谒碾娏髅芏鹊碾娏鞫鴪?zhí)行。

參照?qǐng)D8h，第五預(yù)結(jié)構(gòu)20-5通過(guò)將第三預(yù)結(jié)構(gòu)20-3和第四預(yù)結(jié)構(gòu)20-4分別附接到第二預(yù)結(jié)構(gòu)20-2的一個(gè)表面和另一個(gè)表面而制備。

第三預(yù)結(jié)構(gòu)20-3附接到第二預(yù)結(jié)構(gòu)20-2的一個(gè)表面使得第一基底層112面對(duì)第二預(yù)結(jié)構(gòu)20-2。此外，第四預(yù)結(jié)構(gòu)20-4附接到第二預(yù)結(jié)構(gòu)20-2的另一個(gè)表面使得第三基底層116面對(duì)第二預(yù)結(jié)構(gòu)20-2。

參照?qǐng)D8h和圖8i，預(yù)pcb20-6通過(guò)采用蝕刻工藝圖案化分別設(shè)置在第五預(yù)結(jié)構(gòu)20-5的兩個(gè)表面上的第一配線層122-p2和第四配線層128-p2以形成第一配線圖案122-2和第四配線圖案128-2而制備。

接下來(lái)，如圖4至圖6所示，pcb100d、100e或100f可以通過(guò)分別在預(yù)pcb20-6的頂表面和底表面上形成頂阻焊層142和底阻焊層144而形成。

盡管已經(jīng)在圖8a至圖8i中描述了包括分別具有第一至第四配線圖案122-2、124-2、126-2和128-2的四個(gè)配線層的pcb的形成方法，但是本領(lǐng)域普通技術(shù)人員將理解，如圖1至3所示的包括三個(gè)配線層的pcb100a、100b或100c可以通過(guò)省略第三預(yù)結(jié)構(gòu)20-3和第四預(yù)結(jié)構(gòu)20-4中的任一個(gè)而形成。

參照?qǐng)D8a至圖8i，第一至第四配線圖案122-2、124-2、126-2和128-2的彈性模量和晶粒尺寸可以通過(guò)調(diào)整第一電鍍法p1b期間的第一量和/或第一電流密度、第二電鍍法p2b期間的第二量和/或第二電流密度、第三電鍍法p3b期間的第三量和/或第三電流密度、和第四電鍍法p4b期間的第四量和/或第四電流密度中的至少一個(gè)而變得彼此不同。

在某些示例實(shí)施方式中，通過(guò)采用具有相對(duì)大的電流密度的電鍍法形成的配線圖案可以具有大的彈性模量和/或小的晶粒尺寸。此外，通過(guò)采用具有相對(duì)小的電流密度的電鍍法形成的配線圖案可以具有小的彈性模量和/或大的晶粒尺寸。

因此，第一至第四配線圖案122-2、124-2、126-2和128-2的彈性模量和晶粒尺寸可以通過(guò)使第一至第四電鍍法p1b、p2b、p3b和p4b中的第一至第四量或第一至第四電流密度中的至少一個(gè)不同而變得彼此不同。

此外，本領(lǐng)域普通技術(shù)人員將理解，包括兩個(gè)配線層或五個(gè)或更多配線層的pcb的制造方法可以由圖7a至圖7i或圖8a至圖8i的制造pcb的方法得到，因此將不給出其詳細(xì)的說(shuō)明。

圖9a是根據(jù)比較示例的半導(dǎo)體封裝1的截面圖。圖9b是根據(jù)示例實(shí)施方式的半導(dǎo)體封裝1000a的截面圖。

參照?qǐng)D9a，根據(jù)比較示例的半導(dǎo)體封裝1可以包括pcb10、附接到pcb10的頂表面的半導(dǎo)體芯片200以及覆蓋pcb10的頂表面的至少一部分和半導(dǎo)體芯片200的模層300。半導(dǎo)體封裝1還可以包括附接到pcb10的底表面的外連接端子500。

pcb10包括基板基底11和多個(gè)配線層的每個(gè)的配線圖案12。為了便于說(shuō)明，圖9a示出pcb10包括通過(guò)分別圖案化兩個(gè)配線層形成的兩個(gè)配線圖案12。然而，比較示例不限于此。例如，pcb10可以包括三個(gè)或更多的配線層。

pcb10的多個(gè)配線層的配線圖案12的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以基本上相同。

例如，當(dāng)包括半導(dǎo)體芯片200和模層300的芯片結(jié)構(gòu)cs的熱膨脹系數(shù)小于pcb10的熱膨脹系數(shù)時(shí)，半導(dǎo)體封裝1可能翹曲成凹入形狀。

參照?qǐng)D9b，半導(dǎo)體封裝1000a可以包括pcb100-1、附接到pcb100-1的頂表面的半導(dǎo)體芯片200以及覆蓋pcb100-1的頂表面的至少一部分和半導(dǎo)體芯片200的模層300。半導(dǎo)體封裝1000a還可以包括附接到pcb100-1的底表面的外連接端子500。

pcb100-1包括基板基底110以及多個(gè)配線層中的第一配線圖案120-1a和第二配線圖案120-2a。為了便于說(shuō)明，圖9b示出pcb100-1包括通過(guò)分別圖案化兩個(gè)配線層形成的兩個(gè)配線圖案。然而，本發(fā)明構(gòu)思不限于此。例如，pcb100-1可以包括三個(gè)或更多的配線層。

pcb100-1的多個(gè)配線層的第一配線圖案120-1a和第二配線圖案120-2a的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以彼此不同。在某些示例實(shí)施方式中，第一配線圖案120-1a的金屬可以具有比第二配線圖案120-2a的金屬的彈性模量大的彈性模量，或者可以具有比第二配線圖案120-2a的金屬的晶粒尺寸小的晶粒尺寸。pcb100-1可以是圖1的pcb100a或圖4的100d。

半導(dǎo)體器件可以形成在半導(dǎo)體芯片200的有源表面上。半導(dǎo)體芯片200可以包括例如硅(si)。半導(dǎo)體芯片200可以包括元素半導(dǎo)體諸如鍺(ge)、或化合物半導(dǎo)體諸如碳化硅(sic)、砷化鎵(gaas)、砷化銦(inas)或磷化銦(inp)。半導(dǎo)體芯片200可以具有絕緣體上硅(soi)結(jié)構(gòu)。例如，半導(dǎo)體芯片200可以包括掩埋氧化物(box)層。半導(dǎo)體芯片200可以包括導(dǎo)電區(qū)域，例如摻雜有雜質(zhì)的阱或摻雜有雜質(zhì)的結(jié)構(gòu)。此外，半導(dǎo)體芯片200可以具有各種器件隔離結(jié)構(gòu)中的任一種，諸如淺溝槽隔離(sti)結(jié)構(gòu)。

半導(dǎo)體器件可以包括系統(tǒng)大規(guī)模集成(lsi)、閃存、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)、靜態(tài)ram(sram)、電可擦除可編程只讀存儲(chǔ)器(eeprom)、相變r(jià)am(pram)、磁阻ram(mram)或電阻隨機(jī)存取存儲(chǔ)器(rram)。此外，半導(dǎo)體器件可以包括各種個(gè)體器件中的任一種。多個(gè)個(gè)體器件可以包括各種微電子器件，例如金屬氧化物半導(dǎo)體場(chǎng)效晶體管(mosfet)諸如互補(bǔ)金屬絕緣體半導(dǎo)體(cmos)晶體管、系統(tǒng)lsi、圖像傳感器諸如cmos成像傳感器(cis)、微機(jī)電系統(tǒng)(mems)、有源器件和無(wú)源器件。多個(gè)個(gè)體器件可以電連接到導(dǎo)電區(qū)域。半導(dǎo)體器件還可以包括導(dǎo)電配線或?qū)щ姴迦糜陔娺B接多個(gè)個(gè)體器件當(dāng)中的兩個(gè)或更多個(gè)、或者多個(gè)個(gè)體器件和導(dǎo)電區(qū)域。此外，多個(gè)個(gè)體器件可以通過(guò)絕緣膜而與其它相鄰的個(gè)體器件電隔離。

半導(dǎo)體器件可以形成為包括用于將多個(gè)個(gè)體器件連接到其它配線的多層配線結(jié)構(gòu)。多層配線結(jié)構(gòu)可以包括金屬配線層和過(guò)孔插塞。金屬配線層和過(guò)孔插塞可以包括配線阻擋膜和配線金屬層。配線阻擋膜可以包括從鈦(ti)、鈦氮化物(tin)、鉭(ta)和鉭氮化物(tan)中選擇的至少一種材料。配線金屬層可以包括從鎢(w)、鋁(al)和銅(cu)中選擇的至少一種金屬。金屬配線層和過(guò)孔插塞可以由相同的材料形成。在某些示例實(shí)施方式中，至少金屬配線層的一部分和過(guò)孔插塞的一部分可以包括不同的材料。多個(gè)金屬配線層和/或多個(gè)過(guò)孔插塞可以形成多層結(jié)構(gòu)。例如，配線結(jié)構(gòu)可以為通過(guò)交替地堆疊兩個(gè)或更多的金屬配線層和兩個(gè)或更多的過(guò)孔插塞而形成的多層結(jié)構(gòu)。

在某些示例實(shí)施方式中，半導(dǎo)體芯片200可以為控制器芯片、非易失性存儲(chǔ)器芯片、易失性存儲(chǔ)器芯片和/或虛設(shè)芯片。

非易失性存儲(chǔ)器芯片可以是例如nand閃存、rram、mram、pram或鐵磁ram(fram)。非易失性存儲(chǔ)器芯片可以是一個(gè)非易失性存儲(chǔ)器芯片或包括多個(gè)堆疊的非易失性存儲(chǔ)器芯片的半導(dǎo)體封裝。

控制器芯片可以提供主機(jī)和非易失性存儲(chǔ)器芯片之間的接口和/或協(xié)議?？刂破餍酒梢蕴峁┯糜诜且资源鎯?chǔ)器芯片和主機(jī)之間交互的標(biāo)準(zhǔn)協(xié)議，諸如并行先進(jìn)技術(shù)附件(pata)、串行先進(jìn)技術(shù)附件(sata)或外設(shè)部件互連(pci)express(pcie)。在某些示例實(shí)施方式中，控制器芯片可以對(duì)非易失性存儲(chǔ)器芯片執(zhí)行損耗均衡、垃圾回收(garbagecollection)、壞塊管理和/或錯(cuò)誤校正碼(ecc)。

易失性存儲(chǔ)器芯片可以為易失性存儲(chǔ)器半導(dǎo)體芯片諸如dram。易失性存儲(chǔ)器芯片可以存儲(chǔ)數(shù)據(jù)或提供高速緩沖器。易失性存儲(chǔ)器芯片可以為一個(gè)易失性存儲(chǔ)器芯片或包括多個(gè)堆疊的易失性存儲(chǔ)器芯片的半導(dǎo)體封裝。

例如，即使當(dāng)包括半導(dǎo)體芯片200和模層300的芯片結(jié)構(gòu)cs的熱膨脹系數(shù)小于pcb100-1的熱膨脹系數(shù)時(shí)，也可以提供足以減輕或防止pcb100-1翹曲成凹入形狀的剛度，翹曲可以被抵消，從而減輕或防止包括pcb100-1的半導(dǎo)體封裝1000a的翹曲。

圖10a是根據(jù)比較示例的半導(dǎo)體封裝2的截面圖。圖10b是根據(jù)示例實(shí)施方式的半導(dǎo)體封裝1000b的截面圖。

參照?qǐng)D10a，根據(jù)比較示例的半導(dǎo)體封裝2可以包括pcb10、附接到pcb10的頂表面的半導(dǎo)體芯片200、以及覆蓋pcb10的頂表面的至少一部分和半導(dǎo)體芯片200的模層300。半導(dǎo)體封裝2還可以包括附接到pcb10的底表面的外連接端子500。

pcb10包括基板基底11以及多個(gè)配線的每個(gè)的配線圖案12。為了便于說(shuō)明，圖10a示出pcb10包括通過(guò)圖案化兩個(gè)配線層形成的兩個(gè)配線圖案12。然而，比較示例不限于此。例如，pcb10可以包括三個(gè)或更多的配線層。

pcb10的多個(gè)配線層的配線圖案12的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以基本上相同。

例如，當(dāng)包括半導(dǎo)體芯片200和模層300的芯片結(jié)構(gòu)cs的熱膨脹系數(shù)大于pcb10的熱膨脹系數(shù)時(shí)，半導(dǎo)體封裝2可能翹曲成凸起形狀。

參照?qǐng)D10b，半導(dǎo)體封裝1000b可以包括pcb100-2、附接到pcb100-2的頂表面的半導(dǎo)體芯片200、以及覆蓋pcb100-2的頂表面的至少一部分和半導(dǎo)體芯片200的模層300。半導(dǎo)體封裝1000b還可以包括附接到pcb100-2的底表面的外連接端子500。

pcb100-2包括基板基底110以及多個(gè)配線層的第一配線圖案120-1b和第二配線圖案120-2b。為了便于說(shuō)明，圖10b示出pcb100-2包括通過(guò)圖案化圖10b中的兩個(gè)配線層而形成的兩個(gè)配線圖案120-1b和120-2b，本發(fā)明構(gòu)思不限于此。例如，pcb100-2可以包括三個(gè)或更多的配線層。

pcb100-2的多個(gè)配線層的第一配線圖案120-1b和第二配線圖案120-2b的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以彼此不同。在某些示例實(shí)施方式中，第一配線圖案120-1b的金屬可以具有比第二配線圖案120-2b的金屬的彈性模量小的彈性模量，或者可以具有比第二配線圖案120-2b的金屬的晶粒尺寸大的晶粒尺寸。pcb100-1可以是圖2的pcb100b或圖5的pcb100e。

例如，即使當(dāng)包括半導(dǎo)體芯片200和模層300的芯片結(jié)構(gòu)cs的熱膨脹系數(shù)大于pcb100-2的熱膨脹系數(shù)時(shí)，也可以提供足以防止pcb100-2翹曲成凸起形狀的剛度，翹曲可以被抵消，從而減輕或防止包括pcb100-2的半導(dǎo)體封裝1000b的翹曲。

圖11a至圖11d是根據(jù)示例實(shí)施方式的半導(dǎo)體封裝的截面圖。

參照?qǐng)D11a，半導(dǎo)體封裝1100可以包括pcb100、附接到pcb100的頂表面102的半導(dǎo)體芯片200、以及覆蓋pcb100的頂表面102的至少一部分和半導(dǎo)體芯片200的模層300。半導(dǎo)體封裝1100還可以包括附接到pcb100的底表面104的外連接端子500。

pcb100包括基板基底110以及多個(gè)配線層的第一配線圖案120-1和第二配線圖案120-2。

半導(dǎo)體芯片200可以通過(guò)位于半導(dǎo)體芯片200與pcb100之間的芯片粘接膜(dieattachfilm)210附接到pcb100的頂表面102。半導(dǎo)體芯片200可以通過(guò)接合引線240電連接到第一配線圖案120-1。外連接端子500可以電連接到第二配線圖案120-2。

pcb100的多個(gè)配線層的第一配線圖案120-1和第二配線圖案120-2的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以彼此不同。在某些示例實(shí)施方式中，第一配線圖案120-1的金屬可以具有比第二配線圖案120-2的金屬的彈性模量大的彈性模量，或者可以具有比第二配線圖案120-2的金屬的晶粒尺寸小的晶粒尺寸。在某些示例實(shí)施方式中，第一配線圖案120-1的金屬可以具有比第二配線圖案120-2的金屬小的彈性模量，或者可以具有比第二配線圖案120-2的金屬大的晶粒尺寸。

如參照?qǐng)D9a至圖10b所述的，考慮到包括半導(dǎo)體芯片200和模層300的芯片結(jié)構(gòu)cs的熱膨脹系數(shù)與pcb100的熱膨脹系數(shù)之間的差異，第一配線圖案120-1和第二配線圖案120-2的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以被確定或調(diào)整為提供足以減輕或防止pcb100翹曲的剛度。

例如，pcb100可以為圖1的pcb100a、圖2的pcb100b、圖4的pcb100d和圖5的pcb100e中的任一個(gè)。

參照?qǐng)D11b，半導(dǎo)體封裝1200可以包括pcb100、附接到pcb100的頂表面102的半導(dǎo)體芯片200、以及覆蓋pcb100的頂表面102的至少一部分和半導(dǎo)體芯片200的模層300。半導(dǎo)體封裝1200還可以包括附接到pcb100的底表面104的外連接端子500。

pcb100包括基板基底110以及多個(gè)配線層的第一配線圖案120-1和第二配線圖案120-2。

半導(dǎo)體芯片200可以通過(guò)位于半導(dǎo)體芯片200與pcb100之間的連接凸塊250附接到pcb100的頂表面102。半導(dǎo)體芯片200可以電連接到第一配線圖案120-1。外連接端子500可以電連接到第二配線圖案120-2。

pcb100的多個(gè)配線層的第一配線圖案120-1和第二配線圖案120-2的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以彼此不同。在某些示例實(shí)施方式中，第一配線圖案120-1的金屬可以具有比第二配線圖案120-2的金屬大的彈性模量，或者可以具有比第二配線圖案120-2的金屬小的晶粒尺寸。在某些示例實(shí)施方式中，第一配線圖案120-1的金屬可以具有比第二配線圖案120-2的金屬小的彈性模量，或者可以具有比第二配線圖案120-2的金屬大的晶粒尺寸。

如參照?qǐng)D9a至圖10b所述的，考慮到包括半導(dǎo)體芯片200和模層300的芯片結(jié)構(gòu)cs的熱膨脹系數(shù)與pcb100的熱膨脹系數(shù)之間的差異，第一配線圖案120-1和第二配線圖案120-2的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以被確定或調(diào)整為提供足以減輕或防止pcb100翹曲的剛度。

例如，pcb100可以為圖1的pcb100a、圖2的pcb100b、圖4的pcb100d和圖5的pcb100e中的任何一個(gè)。

參照?qǐng)D11c，半導(dǎo)體封裝1300可以包括下封裝1300b和堆疊在下封裝1300b上的上封裝1300t。半導(dǎo)體封裝1300可以是層疊封裝(pop)。

下封裝1300b可以包括主pcb100m、附接到主pcb100m的頂表面的主半導(dǎo)體芯片200m、以及覆蓋主半導(dǎo)體芯片200m的至少一部分和主pcb100m的頂表面的至少一部分的主模層300m。半導(dǎo)體封裝1300還包括附接到主pcb100m的底表面的外連接端子500。

主pcb100m包括多個(gè)配線層的第一主配線圖案120m-1和第二主配線圖案120m-2。

主半導(dǎo)體芯片200m可以通過(guò)位于主半導(dǎo)體芯片200m與主pcb100m之間的芯片連接凸塊250m附接到主pcb100m的頂表面102。主半導(dǎo)體芯片200m可以通過(guò)芯片連接凸塊250m電連接到第一主配線圖案120m-1。外連接端子500可以電連接到第二主配線圖案120m-2。

上封裝1300t可以包括子pcb100s、附接到子pcb100s的頂表面的子半導(dǎo)體芯片200s、以及覆蓋子pcb100s的頂表面的至少一部分和子半導(dǎo)體芯片200s的子模層300s。

子pcb100s包括多個(gè)配線層的第一子配線圖案120s-1和第二子配線圖案120s-2。

子半導(dǎo)體芯片200s可以通過(guò)位于子半導(dǎo)體芯片200s與子pcb100s之間的芯片粘接膜210s附接到子pcb100s的頂表面。子半導(dǎo)體芯片200s可以通過(guò)接合引線240s電連接到第一子配線圖案120s-1。

主模層300m可以具有通過(guò)其暴露第一主配線圖案120m-1的至少一部分的?？?00mh。上封裝1300t的第二子配線圖案120s-2和下封裝1300b的第一主配線圖案120m-1可以通過(guò)設(shè)置在模孔300mh中的主連接凸塊500m電連接。

主pcb100m的多個(gè)配線層的第一主配線圖案120m-1和第二主配線圖案120m-2的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以彼此不同。在某些示例實(shí)施方式中，第一主配線圖案120m-1的金屬可以具有比第二主配線圖案120m-2的金屬大的彈性模量，或者可以具有比第二主配線圖案120m-2的金屬小的晶粒尺寸。在某些示例實(shí)施方式中，第一主配線圖案120m-1的金屬可以具有比第二主配線圖案120m-2的金屬小的彈性模量，或者可以具有比第二主配線圖案120m-2的金屬大的晶粒尺寸。

如參照?qǐng)D9a至圖10b所述的，考慮到包括主半導(dǎo)體芯片200m和主模層300m的主芯片結(jié)構(gòu)cs-m的熱膨脹系數(shù)與主pcb100m的熱膨脹系數(shù)之間的差異，第一主配線圖案120m-1和第二主配線圖案120m-2的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以被確定或調(diào)整為提供足以減輕或防止主pcb100m翹曲的剛度。

例如，主pcb100m可以為圖1的pcb100a、圖2的pcb100b、圖4的pcb100d和圖5的pcb100e中的任何一個(gè)。

子pcb100s的多個(gè)配線層的第一子配線圖案120s-1和第二子配線圖案120s-2的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以彼此不同。在某些示例實(shí)施方式中，第一子配線圖案120s-1的金屬可以具有比第二子配線圖案120s-2的金屬大的彈性模量，或者可以具有比第二子配線圖案120s-2的金屬小的晶粒尺寸。在某些示例實(shí)施方式中，第一子配線圖案120s-1的金屬可以具有比第二子配線圖案120s-2的金屬小的彈性模量，或者可以具有比第二子配線圖案120s-2的金屬大的晶粒尺寸。

如參照?qǐng)D9a至圖10b所述的，考慮到包括子半導(dǎo)體芯片200s和子模層300s的子芯片結(jié)構(gòu)cs-s的熱膨脹系數(shù)與子pcb100s的熱膨脹系數(shù)之間的差異，第一子配線圖案120s-1和第二子配線圖案120s-2的導(dǎo)電材料(例如金屬)的彈性模量或晶粒尺寸可以被確定或調(diào)整為提供足以減輕或防止子pcb100s翹曲的剛度。

例如，子pcb100s可以是圖1的pcb100a、圖2的pcb100b、圖4的pcb100d和圖5的pcb100e中的任何一個(gè)。

可選地，子pcb100s的多個(gè)配線層的第一子配線圖案120s-1和第二子配線圖案120s-2的金屬的第一和第二彈性模量和/或第一和第二晶粒尺寸可以與主pcb100m的多個(gè)配線層的第一主配線圖案120m-1和第二主配線圖案120m-2的金屬的第一和第二彈性模量和/或第一和第二晶粒尺寸不同。

考慮到上封裝1300t的熱膨脹系數(shù)與下封裝1300b的熱膨脹系數(shù)之間的差異，第一子配線圖案120s-1和第二子配線圖案120s-2的金屬的第一和第二彈性模量和/或第一和第二晶粒尺寸以及第一主配線圖案120m-1和第二主配線圖案120m-2的金屬的第一和第二彈性模量和/或第一和第二晶粒尺寸可以被確定為提供足以防止包括在上封裝1300t中的子pcb100s和/或包括在下封裝1300b中的主pcb100m翹曲的剛度。

參照?qǐng)D11d，半導(dǎo)體封裝1400可以包括pcb100-3、分別附接到pcb100-3的頂表面和底表面的第一半導(dǎo)體芯片200t和第二半導(dǎo)體芯片200b、覆蓋pcb100-3的頂表面的至少一部分和第一半導(dǎo)體芯片200t的第一模層300t、以及覆蓋pcb100-3的底表面的至少一部分和第二半導(dǎo)體芯片200b的第二模層300b。

半導(dǎo)體封裝1400還可以包括連接到pcb100-3的外連接端子150。盡管在圖11d中外連接端子150位于pcb100-3的一側(cè)，但是本發(fā)明構(gòu)思不限于此。例如，外連接端子150可以位于pcb100-3的頂表面和/或底表面上。

pcb100-3包括基板基底110以及多個(gè)配線層的每個(gè)的配線圖案120-3。配線圖案120-3包括基板基底110的內(nèi)配線層的內(nèi)配線圖案120-i和設(shè)置在基板基底110的頂表面和底表面上的配線層的外配線圖案120-o。

內(nèi)配線圖案120-i的金屬可以具有比每個(gè)外配線圖案120-o的金屬大的彈性模量，或者可以具有比每個(gè)外配線圖案120-o的金屬小的晶粒尺寸。

在根據(jù)示例實(shí)施方式的pcb100-3中，即使當(dāng)包括第一半導(dǎo)體芯片200t和第一模層300t的第一芯片結(jié)構(gòu)cs-t的熱膨脹系數(shù)與包括第二半導(dǎo)體芯片200b和第二模層300b的第二芯片結(jié)構(gòu)cs-b的熱膨脹系數(shù)彼此類似并且與pcb100-3的熱膨脹系數(shù)不同時(shí)，由于內(nèi)配線圖案120-i的金屬的彈性模量大于外配線圖案120-o的金屬的彈性模量，所以剛度也可以提供到pcb100-3的中央。因此，可以改善包括pcb100-3的半導(dǎo)體封裝1400的可靠性。

例如，pcb100-3可以為圖3的pcb100c和圖6的pcb100f中的任何一個(gè)。

圖12a是示出導(dǎo)電材料的晶粒尺寸與導(dǎo)電材料的彈性模量之間的關(guān)系的曲線圖，用于說(shuō)明包括在根據(jù)示例實(shí)施方式的pcb中的配線圖案的導(dǎo)電材料的彈性模量。

參照?qǐng)D12a，當(dāng)包括在pcb中的配線圖案的導(dǎo)電材料的晶粒尺寸在期望的(或可選地，預(yù)定的)范圍內(nèi)減小時(shí)，彈性模量可以增大。

圖12b是示出在形成導(dǎo)電材料的電鍍法中使用的電流密度或添加劑的量之間的關(guān)系的曲線圖，用于說(shuō)明包括在根據(jù)示例實(shí)施方式的pcb中的配線圖案的導(dǎo)電材料的彈性模量。

參照?qǐng)D12b，假設(shè)包括在pcb中的配線圖案的導(dǎo)電材料(例如金屬)通過(guò)采用電鍍法形成，當(dāng)電流密度和/或添加劑的量在期望的(或可選地，預(yù)定的)范圍內(nèi)增大時(shí)，彈性模量可以增大。

參照?qǐng)D12a和圖12b，假設(shè)配線圖案的導(dǎo)電材料(例如金屬)通過(guò)采用電鍍法形成，當(dāng)電流密度和/或添加劑的量在期望的(或可選地，預(yù)定的)范圍內(nèi)增大時(shí)，金屬的晶粒尺寸可以減小，因此彈性模量可以增大。

圖13是根據(jù)示例實(shí)施方式的pcb100-4的截面圖。

參照?qǐng)D13，pcb100-4包括基板基底110和每個(gè)具有配線圖案120-4的第一至第三配線層1、2和3。

基板基底110可以通過(guò)堆疊多個(gè)基底層(例如第一基底層112和第二基底層114)而形成。

第一至第三配線層1、2和3的每個(gè)可以具有配線圖案120-4。配線圖案120-4可以由導(dǎo)電材料形成。在某些示例實(shí)施方式中，配線圖案120-4可以由金屬形成。

pcb100-4可以包括與基板基底110的邊緣相鄰的邊緣部分er和與基板基底110的中央相鄰的中央部分cr。在某些示例實(shí)施方式中，當(dāng)pcb100-4具有方形平板形狀時(shí)，邊緣部分er可以為方形平板形狀的邊緣的一部分，并且中央部分cr可以為pcb100-4的除了邊緣部分er之外的至少一部分。

配線圖案120-4可以包括形成在邊緣部分er上的邊緣配線圖案120-4e和形成在中央部分cr上的中央配線圖案120-4c。

中央配線圖案120-4c的導(dǎo)電材料的彈性模量可以小于邊緣配線圖案120-4e的導(dǎo)電材料的彈性模量。

中央配線圖案120-4c的金屬的晶粒尺寸可以大于邊緣配線圖案120-4e的金屬的晶粒尺寸。

電連接配線圖案120-4的第一導(dǎo)電過(guò)孔132和第二導(dǎo)電過(guò)孔134可以形成在基板基底110中。

頂阻焊層142和底阻焊層144可以分別形成在基板基底110的頂表面和底表面上。

當(dāng)pcb100-4像陣列pcb一樣具有小厚度或具有大面積時(shí)，pcb100-4的邊緣部分er可能翹曲。

然而，在根據(jù)示例實(shí)施方式的pcb100-4中，由于邊緣配線圖案120-4e的導(dǎo)電材料的彈性模量大于中央配線圖案120-4c的導(dǎo)電材料的彈性模量，所以可以提供足以減輕或防止pcb100-4的邊緣部分er翹曲的剛度。

圖14a至圖14f是用于說(shuō)明根據(jù)示例實(shí)施方式的制造pcb方法的截面圖。圖14a至圖14f是用于說(shuō)明形成圖13的pcb100-4的兩個(gè)配線層的工藝的截面圖。

參照?qǐng)D14a，制備基底層60。形成覆蓋基底層60的邊緣部分er的邊緣掩模層36e。邊緣掩模層36e可以覆蓋基底層60的兩個(gè)表面的每個(gè)的邊緣部分er。在某些示例實(shí)施方式中，邊緣掩模層36e可以覆蓋基底層60的僅一個(gè)表面的邊緣部分er。

參照?qǐng)D14b，中央配線層120-c通過(guò)在基底層60的沒(méi)有被邊緣掩模層36e覆蓋的表面上(例如在中央部分cr上)執(zhí)行第一電鍍法plc而形成在基底層60的中央部分cr上。例如，中央配線層120-c可以由銅形成。

第一電鍍法p1c可以通過(guò)采用包含第一量的添加劑的電鍍?nèi)芤翰⑹┘拥谝浑娏髅芏鹊碾娏鞫鴪?zhí)行。

參照?qǐng)D14b和圖14c，在形成中央配線層120-c之后，去除邊緣掩模層36e。

參照?qǐng)D14d，形成中央掩模層36c，其覆蓋形成在基底層60的中央部分cr上的中央配線層120-c。

參照?qǐng)D14e，邊緣配線層120-e通過(guò)在基底層60的沒(méi)有被中央掩模層36c覆蓋的表面上(例如在邊緣部分er上)執(zhí)行第二電鍍法p2c而形成在基底層60的邊緣部分er上。例如，邊緣配線層120-e可以由銅形成。

第二電鍍法p2c可以通過(guò)采用包含第二量的添加劑的電鍍?nèi)芤翰⑹┘拥诙娏髅芏鹊碾娏鞫鴪?zhí)行。

參照?qǐng)D14e和圖14f，在形成邊緣配線層120-e之后，去除中央掩模層36c。

接下來(lái)，如圖13所示，邊緣配線圖案120-4e和中央配線圖案120-4c可以通過(guò)采用蝕刻工藝圖案化邊緣配線層120-e和中央配線層120-c而形成。

參照?qǐng)D14a至圖14f，中央配線圖案120-4c和邊緣配線圖案120-4e的彈性模量和晶粒尺寸可以通過(guò)調(diào)整(1)第一電鍍法p1c期間的第一量和/或第一電流密度和(2)第二電鍍法p2c期間的第二量和/或第二電流密度中的至少一個(gè)而變得彼此不同，如圖13所示。

圖15是根據(jù)示例實(shí)施方式的系統(tǒng)2000的方框圖。

參照?qǐng)D15，系統(tǒng)2000包括控制器2010、輸入/輸出裝置2020、存儲(chǔ)裝置2030和接口2040。系統(tǒng)2000可以是移動(dòng)系統(tǒng)或者發(fā)送或接收信息的系統(tǒng)。在某些示例實(shí)施方式中，移動(dòng)系統(tǒng)是個(gè)人數(shù)字助理(pda)、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)平板、無(wú)線電話、移動(dòng)電話、數(shù)字音樂(lè)播放器或存儲(chǔ)卡。系統(tǒng)2000包括根據(jù)示例實(shí)施方式的pcb和/或半導(dǎo)體封裝。例如，系統(tǒng)2000可以包括圖1至圖14f的pcb100、100a、100b、100c、100d、100e、100f、100-1、100-2、100-3和100-4中的至少一個(gè)和/或半導(dǎo)體封裝1000a、1000b、1100、1200、1300和1400中的至少一個(gè)。

用于控制系統(tǒng)2000中的執(zhí)行程序的控制器2010可以包括微處理器、數(shù)字信號(hào)處理器、微控制器或類似物。例如，控制器2010可以包括圖1至圖14f的pcb100、100a、100b、100c、100d、100e、100f、100-1、100-2、100-3和100-4中的至少一個(gè)和/或半導(dǎo)體封裝1000a、1000b、1100、1200、1300和1400中的至少一個(gè)。

輸入/輸出裝置2020可以用于輸入或輸出系統(tǒng)2000的數(shù)據(jù)。系統(tǒng)2000可以通過(guò)輸入/輸出裝置2020連接到外部裝置例如個(gè)人計(jì)算機(jī)或網(wǎng)絡(luò)，并可以與外部裝置交換數(shù)據(jù)。輸入/輸出裝置2020可以是例如鍵區(qū)、鍵盤或顯示裝置。

存儲(chǔ)裝置2030可以存儲(chǔ)用于操作控制器2010的代碼和/或數(shù)據(jù)，或者可以存儲(chǔ)由控制器2010處理的數(shù)據(jù)。例如，存儲(chǔ)裝置2030可以包括圖1至圖14f的pcb100、100a、100b、100c、100d、100e、100f、100-1、100-2、100-3和100-4中的至少一個(gè)和/或半導(dǎo)體封裝1000a、1000b、1100、1200、1300和1400中的至少一個(gè)。

接口2040可以是系統(tǒng)2000與外部裝置之間的數(shù)據(jù)傳輸通道?？刂破?010、輸入/輸出裝置2020、存儲(chǔ)裝置2030和接口2040可以通過(guò)總線2050而彼此通訊。系統(tǒng)2000可以應(yīng)用于移動(dòng)電話、mp3播放器、導(dǎo)航系統(tǒng)、便攜式多媒體播放器(pmp)、固態(tài)盤(ssd)或家用電器。

在根據(jù)一個(gè)或多個(gè)示例實(shí)施方式的pcb和包括該pcb的半導(dǎo)體封裝中，由于pcb的多個(gè)配線層當(dāng)中的至少一個(gè)配線層的配線圖案的導(dǎo)電材料的彈性模量與至少一個(gè)其它配線層的配線圖案的導(dǎo)電材料的彈性模量不同，所以即使當(dāng)半導(dǎo)體裝置的厚度減小時(shí)也可以減輕或防止半導(dǎo)體封裝的翹曲。此外，在根據(jù)一個(gè)或多個(gè)示例實(shí)施方式的pcb和包括該pcb的半導(dǎo)體封裝中，由于pcb的多個(gè)配線層當(dāng)中的設(shè)置在pcb中的至少一個(gè)配線層的配線圖案的導(dǎo)電材料的彈性模量大于pcb的表面上的配線層的配線圖案的導(dǎo)電材料的彈性模量，所以可以向pcb的中央提供剛度。因此，可以減輕或防止半導(dǎo)體芯片和pcb之間的不良接觸以及對(duì)pcb的損壞，從而改善半導(dǎo)體封裝的可靠性。

在根據(jù)某些示例實(shí)施方式的制造pcb的方法中，可以減輕或防止包括pcb的半導(dǎo)體封裝的翹曲，因此可以改善包括pcb的半導(dǎo)體封裝的可靠性。

盡管已經(jīng)參照本發(fā)明構(gòu)思的某些示例實(shí)施方式具體示出和描述了本發(fā)明構(gòu)思，但是將理解，可以在其中進(jìn)行形式和細(xì)節(jié)上的各種變化，而沒(méi)有脫離權(quán)利要求書(shū)的精神和范圍。

本申請(qǐng)要求于2016年1月18日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專利申請(qǐng)第10-2016-0005988號(hào)的優(yōu)先權(quán)，其公開(kāi)內(nèi)容通過(guò)引用整體結(jié)合于此。