本實(shí)用新型涉及微電子技術(shù)、微波技術(shù)、半導(dǎo)體單片集成技術(shù)、先進(jìn)材料技術(shù)和微波功率放大技術(shù)，特別是小型化、高效率、高功率密度單片微波集成功率放大技術(shù)，尤其涉及一種2.7-3.5GHz、2W的GaN單片功率放大器。

背景技術(shù)：

單片微波集成電路（Monolithic Microwave Integrated Circuit，MMIC）已成為當(dāng)前發(fā)展各種高科技武器的重要支柱，已廣泛用于各種先進(jìn)的戰(zhàn)術(shù)導(dǎo)彈、電子戰(zhàn)、通信系統(tǒng)、陸?？栈母鞣N先進(jìn)的相控陣?yán)走_(dá)（特別是機(jī)載和星載雷達(dá)），在民用商業(yè)的移動(dòng)電話(huà)、無(wú)線(xiàn)通信、個(gè)人衛(wèi)星通信網(wǎng)、全球定位系統(tǒng)、直播衛(wèi)星接收和毫米波自動(dòng)防撞系統(tǒng)等方面已形成正在飛速發(fā)展的巨大市場(chǎng)。

由于GaN材料所具有的獨(dú)特優(yōu)勢(shì)，如噪聲系數(shù)優(yōu)良、最大電流高、擊穿電壓高、振蕩頻率高、頻帶寬、動(dòng)態(tài)范圍大、功率大、附加效率高、抗電磁輻射能力強(qiáng)等特點(diǎn)，為軍事、宇航和國(guó)防、汽車(chē)領(lǐng)域以及工業(yè)、太陽(yáng)能、發(fā)電和風(fēng)力等高功率領(lǐng)域的多種應(yīng)用提供了獨(dú)特的選擇。應(yīng)用領(lǐng)域的擴(kuò)展和軍事需求的增加是驅(qū)動(dòng)GaN半導(dǎo)體器件市場(chǎng)增長(zhǎng)的主要力量。需求量的增加主要是由于GaN器件所能帶來(lái)的在器件重量和尺寸方面的顯著改進(jìn)。另外，GaN器件擊穿電壓的提升有望推動(dòng)GaN在電動(dòng)車(chē)輛中的使用量。

HEMT（High Electron Mobility Transistor），高電子遷移率晶體管。這是一種異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管，又稱(chēng)為調(diào)制摻雜場(chǎng)效應(yīng)晶體管（MODFET）、二維電子氣場(chǎng)效應(yīng)晶體管（2-DEGFET）、選擇摻雜異質(zhì)結(jié)晶體管 (SDHT)等。HEMT是電壓控制器件，柵極電壓Vg可控制異質(zhì)結(jié)勢(shì)阱的深度，則可控制勢(shì)阱中2-DEG的面密度，從而控制著器件的工作電流。高遷移率的二維電子氣（2-DEG）存在于調(diào)制摻雜的異質(zhì)結(jié)中，這種2-DEG不僅遷移率很高，而且在極低溫度下也不“凍結(jié)”，則HEMT有很好的低溫性能，可用于低溫研究工作(如分?jǐn)?shù)量子Hall效應(yīng)) 中。實(shí)際上，對(duì)很短溝道的HEMT往往是高得多的瞬態(tài)漂移速度起著決定作用，從而有更高的飽和電流和飽和跨導(dǎo)。pHEMT是對(duì)HEMT的一種改進(jìn)結(jié)構(gòu)，也稱(chēng)為贗調(diào)制摻雜異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管（pMODFET）。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供提出一種2.7-3.5GHz、2W的GaN單片功率放大器。

本實(shí)用新型的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)的：2.7-3.5GHz、2W的GaN單片功率放大器，其特征在于，包括輸入匹配網(wǎng)絡(luò)、級(jí)間匹配網(wǎng)絡(luò)網(wǎng)絡(luò)、輸出匹配網(wǎng)絡(luò)、柵極偏置電源、漏極偏置電源、pHEMT晶體管S1、S2；

本發(fā)明原理框圖如圖1所示，本發(fā)明原理框圖，輸入匹配網(wǎng)絡(luò)的端口1與信號(hào)源連接，輸入匹配網(wǎng)絡(luò)的端口3分別與級(jí)間匹配網(wǎng)絡(luò)的端口4和電感L1的一端相連，電感L1的另一端與柵極偏置電源的正極相連，柵極偏置電流的負(fù)極接地，輸入匹配網(wǎng)絡(luò)的端口2與pHEMT晶體管S1的柵極相連，pHEMT晶體管S1的源極接地，pHEMT晶體管S1的漏極與級(jí)間匹配網(wǎng)絡(luò)的端口1相連，級(jí)間匹配網(wǎng)絡(luò)的端口3與漏極偏置電源的正極相連，漏極偏置電源的負(fù)極接地，級(jí)間匹配網(wǎng)絡(luò)的端口2與pHEMT晶體管S2的柵極相連，pHEMT晶體管S2的源極接地，pHEMT晶體管S2的漏極與輸出匹配網(wǎng)絡(luò)的端口1相連，輸出匹配網(wǎng)絡(luò)的端口2與負(fù)載相連，輸出匹配網(wǎng)絡(luò)的端口3與漏極偏置電源的正極相連，漏極偏置電源的負(fù)極接地。

各匹配級(jí)網(wǎng)絡(luò)具體設(shè)計(jì)如下：

如圖3所示，所述的輸入匹配網(wǎng)絡(luò)包括與級(jí)間匹配網(wǎng)絡(luò)的端口3連接的電容C1、電容C2和電阻R1相連電容C1的另一端與背孔BVIA1的一端連接，背孔BVIA1的另一端接地，圓電容C2的另一端與背孔BVIA2的一端相連，背孔BVIA2的另一端接地，電阻R1的另一端與電感L2的一端相連，電感L2的另一端與微帶線(xiàn)TL1的一端相連，微帶線(xiàn)TL1的另一端分別與電阻R2的一端，微帶線(xiàn)TL2的一端，電容C5的一端以及 電阻R3的一端相連，微帶線(xiàn)TL2的另一端與電容C3的一端相連，電容C3的另一端與輸入匹配網(wǎng)絡(luò)的端口1相連，電阻R2的另一端與電容C4的一端相連，電容C4的另一端與背孔BVIA3的一端相連，背孔BVIA3的另一端接地，輸入匹配網(wǎng)絡(luò)的端口2分別與電容C5的另一端與電阻R3的另一端相連；

如圖4所示，所述的級(jí)間匹配網(wǎng)絡(luò)包括與級(jí)間匹配網(wǎng)絡(luò)的端口3相連的電容C6、電容C7和電感L3相連。電容C6的另一端與背孔BVIA4的一端相連，背孔BVIA4的另一端接地，電容C7的另一端與背孔BVIA5的一端相連，背孔BVIA5的另一端接地，電感L3的另一端與微帶線(xiàn)TL3的一端相連，微帶線(xiàn)TL3的另一端分別與微帶線(xiàn)TL4的一端和電感L4的一端相連，微帶線(xiàn)TL4的另一端與級(jí)間匹配網(wǎng)絡(luò)的端口1相連，電感L4的另一端與電容C10的一端相連，電容C10的另一端分別與微帶線(xiàn)TL5的一端，電容C11的一端以及電阻R4的一端相連，電容C11的另一端分別與電阻R4的另一端和級(jí)間匹配網(wǎng)絡(luò)的端口4相連，微帶線(xiàn)TL5的另一端與電感L5的一端相連，電感L5的另一端分別與電容C9的一端，電容C8的一端以及級(jí)間匹配網(wǎng)絡(luò)的端口2 相連，電容C9的另一端與背孔BVIA7的一端連接，背孔BVIA7的另一端接地，電容C8的另一端與背孔BVIA7的一端連接，背孔BVIA6的另一端接地；

如圖5所示，所述的輸出匹配網(wǎng)絡(luò)包括與輸出匹配網(wǎng)絡(luò)的端口3相連的電容C12、電容C13和電感L6，電容C12的另一端與背孔BVIA8的一端相連，背孔BVIA8的另一端接地，電容C13的另一端與背孔BVIA9的一端相連，背孔BVIA9的另一端接地，電感L6的另一端與微帶線(xiàn)TL6的一端相連，微帶線(xiàn)TL6的另一端分別與輸出匹配網(wǎng)絡(luò)端口1和電容C14的一端相連，電容C14的另一端分別與電容C15的一端和微帶線(xiàn)TL7的一端相連，電容C15的另一端和背孔BVIA10的一端相連，背孔BVIA10的另一端接地，微帶線(xiàn)TL7的另一端與電感L7的一端相連，電感L7的另一端分別與電容C16的一端和輸出匹配網(wǎng)絡(luò)的端口2相連，電容C16的另一端和背孔BVIA11的一端相連，背孔BVIA11的另一端接地。

其中所述的電容C2、電容C3、電容C4、電容C5、電容C7、電容C9、電容C11、電容C12、電容C13、電容C15、電容C16均為MIM電容；電阻R1、R2、電阻R3、電阻R4均為薄膜電阻，所述的電感L2、電感L3、電感L4、電感L5、電感L6、電感L7均為方形線(xiàn)圈平面電感。輸出級(jí)選取6*125um管芯，功率增益約為10dB；輸入級(jí)選取4*75um管芯。

本發(fā)明的有益效果設(shè)計(jì)了一種2.7-3.5GHz、2W的GaN單片功率放大器，包括輸入匹配網(wǎng)絡(luò)、級(jí)間匹配網(wǎng)絡(luò)網(wǎng)絡(luò)、輸出匹配網(wǎng)絡(luò)、柵極偏置電源、漏極偏置電源、pHEMT晶體管S1、S2，并對(duì)其輸入、輸出和級(jí)間匹配網(wǎng)絡(luò)的電路原理圖進(jìn)行了進(jìn)一步的設(shè)計(jì)。

附圖說(shuō)明

圖1為本實(shí)用新型放大器原理框圖；

圖2為本實(shí)用新型放大器版圖；

圖3輸入匹配網(wǎng)絡(luò)設(shè)計(jì)圖；

圖4級(jí)間匹配網(wǎng)絡(luò)設(shè)計(jì)圖；

圖5輸出匹配網(wǎng)絡(luò)設(shè)計(jì)圖。

具體實(shí)施方式

下面結(jié)合附圖進(jìn)一步詳細(xì)描述本實(shí)用新型的技術(shù)方案，但本實(shí)用新型的保護(hù)范圍不局限于以下所述。

下面結(jié)合附圖進(jìn)一步詳細(xì)描述本實(shí)用新型的技術(shù)方案：2.7-3.5GHz、2W的GaN單片功率放大器，包括輸入匹配網(wǎng)絡(luò)、級(jí)間匹配網(wǎng)絡(luò)網(wǎng)絡(luò)、輸出匹配網(wǎng)絡(luò)、柵極偏置電源、漏極偏置電源、pHEMT晶體管S1、S2，其中pHEMT晶體管S1為輸出級(jí)管芯，pHEMT晶體管S2為輸出級(jí)管芯。

本實(shí)用新型放大器原理框圖如圖1所示，本發(fā)明原理框圖，輸入匹配網(wǎng)絡(luò)的端口1與信號(hào)源連接，輸入匹配網(wǎng)絡(luò)的端口3分別與級(jí)間匹配網(wǎng)絡(luò)的端口3和電感L1的一端相連，電感L1的另一端與柵極偏置電源的正極相連，柵極偏置電流的負(fù)極接地，輸入匹配網(wǎng)絡(luò)的端口2與pHEMT晶體管S1的柵極相連，pHEMT晶體管S1的源極接地，pHEMT晶體管S1的漏極與級(jí)間匹配網(wǎng)絡(luò)的端口1相連，級(jí)間匹配網(wǎng)絡(luò)的端口3與漏極偏置電源的正極相連，漏極偏置電源的負(fù)極接地，級(jí)間匹配網(wǎng)絡(luò)的端口2與pHEMT晶體管S2的柵極相連，pHEMT晶體管S2的源極接地，pHEMT晶體管S2的漏極與輸出匹配網(wǎng)絡(luò)的端口1相連，輸出匹配網(wǎng)絡(luò)的端口2與負(fù)載相連，輸出匹配網(wǎng)絡(luò)的端口3與漏極偏置電源的正極相連，漏極偏置電源的負(fù)極接地。

各匹配級(jí)網(wǎng)絡(luò)具體設(shè)計(jì)如下：

如圖3所示，所述的輸入匹配網(wǎng)絡(luò)包括與級(jí)間匹配網(wǎng)絡(luò)的端口3連接的電容C1、電容C2和電阻R1相連電容C1的另一端與背孔BVIA1的一端連接，背孔BVIA1的另一端接地，圓電容C2的另一端與背孔BVIA2的一端相連，背孔BVIA2的另一端接地，電阻R1的另一端與電感L2的一端相連，電感L2的另一端與微帶線(xiàn)TL1的一端相連，微帶線(xiàn)TL1的另一端分別與電阻R2的一端，微帶線(xiàn)TL2的一端，電容C5的一端以及 電阻R3的一端相連，微帶線(xiàn)TL2的另一端與電容C3的一端相連，電容C3的另一端與輸入匹配網(wǎng)絡(luò)的端口1相連，電阻R2的另一端與電容C4的一端相連，電容C4的另一端與背孔BVIA3的一端相連，背孔BVIA3的另一端接地，輸入匹配網(wǎng)絡(luò)的端口2分別與電容C5的另一端與電阻R3的另一端相連；

如圖4所示，所述的級(jí)間匹配網(wǎng)絡(luò)包括與級(jí)間匹配網(wǎng)絡(luò)的端口3相連的電容C6、電容C7和電感L3相連。電容C6的另一端與背孔BVIA4的一端相連，背孔BVIA4的另一端接地，電容C7的另一端與背孔BVIA5的一端相連，背孔BVIA5的另一端接地，電感L3的另一端與微帶線(xiàn)TL3的一端相連，微帶線(xiàn)TL3的另一端分別與微帶線(xiàn)TL4的一端和電感L4的一端相連，微帶線(xiàn)TL4的另一端與級(jí)間匹配網(wǎng)絡(luò)的端口1相連，電感L4的另一端與電容C10的一端相連，電容C10的另一端分別與微帶線(xiàn)TL5的一端，電容C11的一端以及電阻R4的一端相連，電容C11的另一端分別與電阻R4的另一端和級(jí)間匹配網(wǎng)絡(luò)的端口4相連，微帶線(xiàn)TL5的另一端與電感L5的一端相連，電感L5的另一端分別與電容C9的一端，電容C8的一端以及級(jí)間匹配網(wǎng)絡(luò)的端口2 相連，電容C9的另一端與背孔BVIA7的一端連接，背孔BVIA7的另一端接地，電容C8的另一端與背孔BVIA7的一端連接，背孔BVIA6的另一端接地；

如圖5所示，所述的輸出匹配網(wǎng)絡(luò)包括與輸出匹配網(wǎng)絡(luò)的端口3相連的電容C12、電容C13和電感L6，電容C12的另一端與背孔BVIA8的一端相連，背孔BVIA8的另一端接地，電容C13的另一端與背孔BVIA9的一端相連，背孔BVIA9的另一端接地，電感L6的另一端與微帶線(xiàn)TL6的一端相連，微帶線(xiàn)TL6的另一端分別與輸出匹配網(wǎng)絡(luò)端口1和電容C14的一端相連，電容C14的另一端分別與電容C15的一端和微帶線(xiàn)TL7的一端相連，電容C15的另一端和背孔BVIA10的一端相連，背孔BVIA10的另一端接地，微帶線(xiàn)TL7的另一端與電感L7的一端相連，電感L7的另一端分別與電容C16的一端和輸出匹配網(wǎng)絡(luò)的端口2相連，電容C16的另一端和背孔BVIA11的一端相連，背孔BVIA11的另一端接地。

其中所述的電容C2、電容C3、電容C4、電容C5、電容C7、電容C9、電容C11、電容C12、電容C13、電容C15、電容C16均為MIM電容；電阻R1、R2、電阻R3、電阻R4均為薄膜電阻，所述的電感L2、電感L3、電感L4、電感L5、電感L6、電感L7均為方形線(xiàn)圈平面電感。輸出級(jí)管芯和輸入管級(jí)芯采用NP25-00工藝，輸出級(jí)選取6*125um管芯，功率增益約為10dB；輸入級(jí)選取4*75um管芯。

使用S參數(shù)仿真計(jì)算放大器的小信號(hào)增益、輸入輸出駐波系數(shù)、穩(wěn)定系數(shù)等，使用諧波平衡仿真計(jì)算放大器在10dBm輸入時(shí)的功率增益、輸出功率、電源附加效率、諧波抑制等指標(biāo)。優(yōu)化放大器的各級(jí)匹配網(wǎng)絡(luò)，使小信號(hào)增益控制在31dB左右，穩(wěn)定系數(shù)在0.1~10GHz范圍內(nèi)均大于1.05，輸出功率大于2.3W，電源附加效率大于45%，諧波抑制大于20dBc。

如圖2所示，按照優(yōu)化后的電路原理圖進(jìn)行版圖Layout設(shè)計(jì)，并將芯片尺寸限制在2.5mm*3.0mm范圍內(nèi)。對(duì)版圖進(jìn)行電路、電磁場(chǎng)聯(lián)合仿真：其中，管芯設(shè)置為電路仿真，其余傳輸線(xiàn)、電容MIM電容、電阻、電感等無(wú)源部分設(shè)置為電磁場(chǎng)仿真。