本發(fā)明涉及將2個(gè)輸入電壓的差分放大的差動(dòng)放大電路。

背景技術(shù)：

差動(dòng)放大電路在各種各樣的電子設(shè)備中被廣泛使用。特別是，通過施加負(fù)反饋，能夠?qū)崿F(xiàn)高精度的模擬信號處理，在當(dāng)今的電子設(shè)備的發(fā)展中是不可或缺的技術(shù)。

差動(dòng)放大電路的功能是將2個(gè)輸入電壓的差分放大，但以電池驅(qū)動(dòng)的移動(dòng)電子設(shè)備為代表那樣，始終要求低消耗電流化和小型輕量化。

在圖3中示出以往的差動(dòng)放大電路。以往的差動(dòng)放大電路由以下部分構(gòu)成：將2個(gè)輸入端子ip與in的電壓差放大的第1級放大電路1；將放大電路1的輸出端子op與on的電壓差放大的第2級放大電路2和6；通過放大電路2的輸出gh來控制柵極的p型mos晶體管的輸出晶體管7；以及通過放大電路6的輸出gl而被控制的n型mos晶體管的輸出晶體管3。

上述那樣的差動(dòng)放大電路通過設(shè)置輸出晶體管3以及7來實(shí)現(xiàn)輸出端子out的低阻抗，通過設(shè)置第2級放大電路2以及6，使用于輸出晶體管3以及7的工作的偏置設(shè)定變得容易。

專利文獻(xiàn)1：日本特開平03-274911號公報(bào)

但是，由于上述差動(dòng)放大電路具有3個(gè)放大電路，因此，存在消耗電流增多、電路面積增大的缺點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明是為了解決以上課題而設(shè)計(jì)的，實(shí)現(xiàn)一種低消耗電流且電路面積小的差動(dòng)放大電路。

為了解決以往的課題，本發(fā)明的差動(dòng)放大電路采用以下結(jié)構(gòu)。

差動(dòng)放大電路構(gòu)成為具有兩級放大電路和串聯(lián)連接的兩級輸出晶體管，通過第1級放大電路的輸出來控制兩個(gè)輸出晶體管中的一個(gè)輸出晶體管，將另一個(gè)輸出晶體管設(shè)為通過第2級放大電路的輸出而被控制的漏極接地電路(源極跟隨器電路)。

根據(jù)本發(fā)明的差動(dòng)放大電路，具有如下效果：通過第1級放大電路的輸出來控制兩個(gè)輸出晶體管中的一個(gè)輸出晶體管，由此，放大電路減少1個(gè)，能夠不損害低輸出阻抗、和用于輸出晶體管的工作的偏置設(shè)定的容易性，并減小消耗電流和電路面積。

而且，具有如下效果：將通過第2級放大電路的輸出而被控制的輸出晶體管設(shè)為漏極接地電路，由此，能夠抑制電壓放大增益，削減在對放大電路施加負(fù)反饋而使用時(shí)所需的相位補(bǔ)償電路。

附圖說明

圖1是本實(shí)施方式的差動(dòng)放大電路的電路圖。

圖2是示出本實(shí)施方式的差動(dòng)放大電路的另一例的電路圖。

圖3是以往的差動(dòng)放大電路的電路圖。

標(biāo)號說明

1、2：放大電路；3、4：n型mos晶體管；5：p型mos晶體管。

具體實(shí)施方式

圖1是本實(shí)施方式的差動(dòng)放大電路的電路圖。

本實(shí)施方式的差動(dòng)放大電路具有放大電路1、放大電路2以及n型mos晶體管的輸出晶體管3和4。

放大電路1在兩個(gè)輸入端子連接有差動(dòng)放大電路的輸入端子ip以及in，將放大兩個(gè)輸入端子的電壓差后的電壓作為輸出端子op與輸出端子on的電壓差而輸出。放大電路2在兩個(gè)輸入端子連接有放大電路1的輸出端子op以及on，將放大輸出端子op與輸出端子on的電壓差后的電壓輸出到輸出端子gh。輸出晶體管3在柵極連接有放大電路1的輸出端子on，源極接地，漏極與輸出端子out連接。輸出晶體管4在柵極連接有放大電路2的輸出端子gh，漏極與電源端子連接，源極與輸出端子out連接。

上述圖1的電路構(gòu)成將放大輸入端子ip以及in的電壓差后的電壓輸出到輸出端子out的差動(dòng)放大電路。

接下來，對本實(shí)施方式的差動(dòng)放大電路的動(dòng)作進(jìn)行說明。

在差動(dòng)放大電路的輸入端子ip與in的電壓差為正的情況下，放大電路1的輸出端子op與輸出端子on的電位差也為正，輸出端子op的電壓接近電源電壓，輸出端子on的電壓接近地電壓。而且，輸出晶體管3由于柵極電壓小，因此，電流驅(qū)動(dòng)能力小。在輸出端子op與輸出端子on的電位差為正的情況下，放大電路2的輸出端子gh的電壓接近電源電壓。而且，輸出晶體管4由于柵極電壓大，因此，電流驅(qū)動(dòng)能力大。因此，差動(dòng)放大電路將對應(yīng)于輸入端子ip與in的電壓差的高電壓輸出到輸出端子out。

在差動(dòng)放大電路的輸入端子ip與in的電壓差為負(fù)的情況下，放大電路1的輸出端子op與輸出端子on的電位差也為負(fù)，輸出端子op的電壓接近地電壓，輸出端子on的電壓接近電源電壓。而且，輸出晶體管3由于柵極電壓大，因此，電流驅(qū)動(dòng)能力大。在輸出端子op與輸出端子on的電位差為負(fù)的情況下，放大電路2的輸出端子gh的電壓接近地電壓。而且，輸出晶體管4由于柵極電壓小，因此，電流驅(qū)動(dòng)能力小。因此，差動(dòng)放大電路將對應(yīng)于輸入端子ip與in的電壓差的低電壓輸出到輸出端子out。

這里，放大電路1的輸出端子op與輸出端子on的電壓差相對于輸入端子ip與輸入端子in的電壓差而言，是放大電路1的差動(dòng)增益倍。此外，輸出端子on的電壓變化相對于輸入端子ip與輸入端子in的電壓差而言，是放大電路1的單相增益倍。放大電路2的輸出端子gh的電壓變化相對于放大電路1的輸出端子op與輸出端子on的電壓差而言，是放大電路2的增益倍。而且，輸出晶體管3構(gòu)成源極接地放大電路，對放大電路1的輸出端子on的電壓的變化具有放大作用。

另外，放大電路1的輸出端子op與輸出端子on的電壓的變化量的絕對值不一定必須相等，輸出端子op的電壓的變化量也可以是零。

如以上說明的那樣，圖1的電路作為將放大輸入端子ip與輸入端子in的電壓差后的電壓輸出到輸出端子out的差動(dòng)放大電路而發(fā)揮功能。

如上所述，本實(shí)施方式的差動(dòng)放大電路采用將輸出晶體管3的柵極與放大電路1的輸出端子on連接的結(jié)構(gòu)，因此，放大電路減少1個(gè)，與現(xiàn)有技術(shù)相比，能夠削減消耗電流和電路面積。

而且，設(shè)柵極與放大電路2的輸出端子gh連接的輸出晶體管4為漏極接地電路，抑制了輸出晶體管4的增益，因此，與現(xiàn)有技術(shù)相比，能夠削減在向差動(dòng)放大電路施加負(fù)反饋而使用時(shí)所需的相位補(bǔ)償電路。另外，負(fù)反饋電路、相位補(bǔ)償電路是本領(lǐng)域技術(shù)人員一般公知的，未進(jìn)行圖示。

圖2是示出本實(shí)施方式的差動(dòng)放大電路的另一例的電路圖。圖2的差動(dòng)放大電路相對于圖1的差動(dòng)放大電路而言，進(jìn)一步具有pmos晶體管5。

pmos晶體管5在柵極連接有控制信號端子enb，源極與電源端子連接，漏極與輸出晶體管4的漏極連接。

pmos晶體管5作為開關(guān)而發(fā)揮功能，在控制信號端子enb為地電壓時(shí)成為導(dǎo)通狀態(tài)，在控制信號端子enb為電源電壓時(shí)成為截止?fàn)顟B(tài)。

在差動(dòng)放大電路中，在放大電路2的輸出端子gh為地電壓、輸出晶體管4為截止?fàn)顟B(tài)的情況下，有時(shí)在輸出晶體管4中流過被稱為截止漏電流的漏電流。由于這使得輸出端子out的輸出電壓更接近電源電壓，因此，在使輸出晶體管4的閾值電壓降低的情況下更為顯著。

在本實(shí)施方式的差動(dòng)放大電路中，當(dāng)在輸出晶體管4中流過漏電流的狀況下，通過使控制信號enb為電源電壓，使pmos晶體管5為截止?fàn)顟B(tài)，能夠抑制漏電流。

另外，通常，pmos晶體管5的尺寸容易以在導(dǎo)通狀態(tài)下導(dǎo)通電阻足夠小、在截止?fàn)顟B(tài)下漏電流足夠小的方式進(jìn)行設(shè)定。

如以上說明的那樣，本實(shí)施方式的差動(dòng)放大電路采用使輸出晶體管4經(jīng)由作為開關(guān)而發(fā)揮功能的pmos晶體管5與電源端子連接的結(jié)構(gòu)，因此，能夠抑制輸出晶體管4為截止?fàn)顟B(tài)時(shí)的漏電流，從而削減消耗電流。

另外，在本實(shí)施方式的差動(dòng)放大電路中，可以明確：即使將輸出晶體管4設(shè)為pmos晶體管而與放大電路1的輸出連接，將輸出晶體管3設(shè)為pmos晶體管而與放大電路2的輸出連接，將作為開關(guān)而發(fā)揮功能的晶體管5設(shè)為nmos晶體管而配備于輸出晶體管3與地之間，也能夠得到同樣的效果。